CN111800213A - 面向高速tte级联网络1588同步方法、系统、装置 - Google Patents
面向高速tte级联网络1588同步方法、系统、装置 Download PDFInfo
- Publication number
- CN111800213A CN111800213A CN202010563735.0A CN202010563735A CN111800213A CN 111800213 A CN111800213 A CN 111800213A CN 202010563735 A CN202010563735 A CN 202010563735A CN 111800213 A CN111800213 A CN 111800213A
- Authority
- CN
- China
- Prior art keywords
- frame
- module
- timestamp
- sending
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0658—Clock or time synchronisation among packet nodes
- H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0658—Clock or time synchronisation among packet nodes
- H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
- H04J3/067—Details of the timestamp structure
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Small-Scale Networks (AREA)
Abstract
本发明属于网络通信技术领域，公开了一种面向高速TTE级联网络1588同步方法、系统、装置，端口计算链路延迟，交换节点接收数据帧，打取接收时间戳，解析同步帧Sync并提取帧内容，缓存时间戳信息，计算时间偏差，校正本地时钟，同步帧Sync转发至发送端口，发送仲裁，发送解析并缓存帧类型，MAC发送处理，打取发送时间戳，提取缓存的发送帧类型，修改Sync帧修正域，完成透明传输。本发明采用在数据链路层对数据帧类型进行解析，再进行MAC发送处理的方式，使得同步帧即将传入高速网口时能快速进行时间戳修正；同时设计交换节点采用透明时钟加普通从时钟工作模式，提高了同步方案的通用性与功能多样性。
Description
技术领域
本发明属于网络通信技术领域，尤其涉及一种面向高速TTE级联网络1588同步方法、系统、装置。
背景技术
目前，时间触发以太网络是与标准以太网相兼容的时间确定性网络，通过在传统以太网的基础上，增加时间触发的方式，为关键控制数据业务提供一种无冲突的、确定性的网络传输方式。随着时间触发以太网络数据业务量加大，网络速率不断提高，网络终端个数也逐渐增多，TTE网络系统中典型的星型拓扑已满足不了数据交互的需要，搭建以级联交换机为中心的高速TTE网络成为了研究的重点。时间触发以太网络的实时性和确定性是以高精度的全局同步时钟为基础的，因此，基于IEEE 1588协议实现高速TTE级联网络的时钟同步是本发明研究的重点。
目前，交换节点实现IEEE 1588时钟同步主要有边界时钟与透明时钟两种模式。当网络中的交换节点采用边界时钟模式，整个级联网络将形成多层主从级联时钟的同步体系，从而造成同步偏差的逐层累积，级联层数越多，终端节点的累积误差值越大，同步精度越低。针对边界时钟节点产生的级联误差问题，IEEE 1588v2标准提出透明时钟模型，交换节点采用透明时钟模式实现终端节点与主时钟源的时钟同步，以此来消除边界时钟造成的累积误差问题。透明时钟节点虽然能够很好的解决级联网络累计误差问题，但因为透明节点本身不与主时钟源完成同步，因此并不适用于TTE级联网络，完成时间触发业务的交换功能。
现有部分IEEE 1588时钟同步方案采用硬件打戳、软件同步的方法，其具体实现方式为：1)物理层打取时间戳；2)上传时间戳与同步帧至CPU；3)CPU解析同步帧，提取时间戳信息；4)CPU根据时间戳信息计算同步偏差；5)根据时间偏差修改本地时间。此方法存在以下不足：采用物理层打取时间戳的方式需要使用支持IEEE 1588协议的专用PHY芯片，同时此方法离不开中央处理器CPU完成解析与计算功能，导致同步方案具有较差的通用性与移植性。
现有部分IEEE 1588时钟同步方案采用全硬件实现打戳与同步的方法，其具体实现方式为：1)产生同步帧；2)同步帧进入MAC发送；3)同步帧在即将离开MAC进入PHY芯片时打取时间戳；4)数据帧发送至网口同时对同步帧类型进行帧解析；5)修正正在发送的同步帧时间戳字段；6)从网口接收数据帧并打取时间戳；7)解析接收同步帧类型；8)时间偏差计算；9)修正本地时间。此方法的不足之处是：只针对时间同步方案设计，未考虑其他数据帧与同步帧抢占MAC发送通道，从而导致的同步帧被MAC丢弃的情况，时钟同步的稳定性受到影响；同时同步帧发送至网口时再进行帧解析，面向高速网口时会出现同步帧还未被解析即被网口发出的问题，同步方法只适用于低速网口，具有较差的适配性。
通过上述分析，现有技术存在的问题及缺陷为：现有IEEE 1588时钟同步方案不适用于TTE级联网络；需要专用PHY芯片与CPU，具有较差的通用性与移植性；不适用于高速网络，未考虑同步帧与其他数据帧抢占MAC发送通道的问题，具有较差的稳定性与适配性。
解决以上问题及缺陷的难度为：IEEE 1588协议提出的适用于交换节点的两种时钟模型边界时钟与透明时钟都具有各自的缺陷，需要扩展一种时钟模型，解决边界时钟与透明时钟存在的缺陷，从而适用于TTE级联网络；为了提高同步链路的对称性，同步帧打取时间戳的位置应该尽可能靠近底层，但在物理层打取时间戳又存在需要专用PHY芯片的问题；面向高速网口，需要保证同步帧发送时已经被解析帧类型，用于及时修正时间戳字段；网络中存在其他非同步数据帧，需要考虑同步帧与其他数据帧抢占MAC发送通道的问题。
解决以上问题及缺陷的意义为：面向TTE级联网络提出点到点透明时钟与普通从时钟共同工作的时钟模型，解决了边界时钟模型或透明时钟模型存在的缺陷；利用数据链路层MAC与物理PHY芯片间的十吉比特介质独立接口XGMII处的数据控制信号txc/rxc打取时间戳，使得打取时间戳的位置尽可能靠近底层，又避免了需要专用PHY芯片的问题，提高了同步方法的通用性与稳定性；面向10G高速网口，将数据帧提前进行发送解析，保证数据帧发往高速网口时已经获取帧类型，同时提出一种数据帧仲裁发送方法，提高同步方法的稳定性与适配性。
发明内容
针对现有技术存在的问题，本发明提供了一种面向高速TTE级联网络1588同步方法、系统、装置。
本发明是这样实现的，一种面向高速TTE级联网络1588同步方法，所述面向高速TTE级联网络1588同步方法包括：
网络中每个端口按照对等延迟机制计算链路延迟；
交换节点接收数据帧并打取接收时间戳；
解析同步帧Sync并提取时间戳信息；
根据时间戳信息计算时间偏差，校正交换节点本地时钟；
同步帧Sync经过交换网络被交换节点转发至发送端口；
发送仲裁，决定数据帧抢占MAC发送通道的顺序；
仲裁之后的数据帧进行帧解析并缓存帧类型；
数据帧经过MAC发送通道处理，打取发送时间戳；
提取缓存的发送数据帧类型，根据帧类型修改Sync帧修正域字段，完成Sync帧的透明传输。
进一步，所述面向高速TTE级联网络1588同步方法具体包括：
(1)端口计算链路延迟：
1)TTE级联网络上电之后，交换节点组帧模块或交换网络产生发帧请求，请求发送数据帧，仲裁模块判断是否可以将数据帧发往MAC，若是，生成发帧响应，数据帧发往发送解析模块，否则，拒绝发帧请求；
2)发送解析模块解析数据帧类型字段，当类型域字段为“0x88f7”时，继续解析同步帧的“messageType”字段，产生数据帧对应的帧类型，存入帧类型缓存FIFO模块，同时将数据帧发往MAC发送控制模块；
3)MAC发送控制模块对发送数据进行处理，并转化为满足XGMII接口时序的数据传入时间戳修正模块；
4)根据XGMII接口处数据帧控制信号txc某两个相邻的比特位从“1”变化为“0”时，时间戳生成模块使用双时钟打取两个发送时间戳并暂存，同时帧类型缓存FIFO模块根据XGMII接口处数据帧控制信号txc某两个相邻的比特位从“1”变化为“0”，将数据帧对应的帧类型信息读出，传入时间戳生成模块；
5)判断数据帧类型是否为同步帧，若是，时间戳生成模块将暂存的时间戳存入时间戳存储模块，否则，丢弃暂存的时间戳；
6)时间戳修正模块根据帧类型读取时间戳存储模块中缓存的时间戳，用于修正同步帧的修正域或时间戳字段，并重新计算同步帧的循环冗余校验值，然后将同步帧与其他数据帧发往高速网口；
7)交换节点的高速网口通过以太网将数据帧传送到另一端网络节点的高速网口；
8)高速网口通过XGMII接口将数据帧传入MAC接收控制模块与接收解析模块，同时根据XGMII接口处数据帧控制信号rxc某两个相邻的比特位从“1”变化为“0”时，时间戳生成模块使用双时钟打取两个接收时间戳并暂存；
9)接收解析模块解析数据帧类型字段，当类型域字段为“0x88f7”时，继续解析同步帧的“messageType”字段，解析完成后，执行步骤5)；
10)若解析到当前接收的数据帧为对等延迟请求帧Pdelay_Req，则接收解析模块会产生对等延迟响应帧Pdelay_Resp发帧使能信号至组帧模块，然后依次执行步骤1)，2)，3)，4)，5)，6)；
11)数据帧从另一端网络节点通过以太网传输至交换节点高速网口，然后依次执行步骤8)，9)；
12)若解析到当前接收的数据帧为对等延迟响应帧Pdelay_Resp，则提取Pdelay_Resp同步帧的修正域字段，传入时间戳存储模块；
13)时间戳存储模块将缓存的对等延迟帧三个时间戳信息传入偏差计算模块；
14)偏差计算模块按照链路延迟公式，计算交换节点每个端口的链路延迟；
(2)主时钟源产生包含协调世界时UTC时间信息的同步帧Sync与其他数据帧，通过以太网发送至交换节点；
(3)交换节点的高速网口接收到数据帧，然后依次执行步骤8)，9)；
(4)若解析到当前接收的数据帧为同步帧Sync，则提取Sync同步帧的修正域字段与时间戳字段，传入时间戳存储模块；
(5)时间戳缓存模块将缓存的三个Sync帧时间戳信息传入偏差计算模块；
(6)偏差计算模块利用时间偏差公式，计算交换节点与主时钟源的时间偏差；
(7)交换节点根据时间偏差值校正本地时钟二，完成与主时钟源之间的时间同步；
(8)MAC接收控制模块将Sync帧与其他非同步数据帧传入交换网络，交换网络根据数据帧的目的MAC地址字段将数据帧传送到对应的发送端口；
(9)交换网络产生发帧请求，请求发送数据帧，仲裁模块仲裁后生成发帧响应，数据帧发往发送解析模块，然后依次执行2)，3)，4)，5)，6)；
(10)时间戳修正模块在完成对同步帧Sync修正域字段的修正后，将同步帧与其他数据帧通过高速网口传送至以太网，交换节点完成对同步帧Sync的透明传输功能。
进一步，1)中的组帧模块产生的发帧请求，包括对等延迟请求帧Pdelay_Req与对等延迟响应帧Pdelay_Resp，交换网络产生的发帧请求，包括同步帧Sync与其他非同步数据帧；
1)中的仲裁模块仲裁方法为：
若当前MAC发送控制模块中没有数据，且组帧模块与交换网络同时产生发帧请求，仲裁模块优先给组帧模块产生发帧响应；
若当前MAC发送控制模块中有数据正在传输，则拒绝组帧模块与交换网络产生的发帧请求。
进一步，2)，9)中的“messageType”字段与同步帧类型的对应关系为，“0x0”对应Sync帧，“0x2”对应Pdelay_Req帧，“0x3”对应Pdelay_Resp帧；
4)，8)，(7)中的双时钟包含：
时钟一，从零开始计时，不会被时间偏差纠正，适用于为实现透明时钟功能的同步帧Pdelay_Req、Pdelay_Resp、Sync打取发送时间戳或接收时间戳；
时钟二，从零开始计时，根据时间偏差完成交换节点与主时钟源之间的时钟同步操作，适用于为实现普通从时钟功能的同步帧Sync打取发送时间戳或接收时间戳。
进一步，6)中的时间戳修正模块修正同步帧内容的规则为：
若帧类型为Sync，则计算得到Sync帧最新的滞留时间更新在Sync帧的修正域字段，计算滞留时间的公式如下：
t＝t3-t2+tlink_delay+t1；
其中t表示Sync经过交换节点后得到的最新滞留时间，t1表示Sync帧进入交换节点时携带的滞留时间，t2表示Sync帧进入交换节点时由时钟一打取的接收时间戳，t3表示Sync帧即将从交换节点发出时由时钟一打取的发送时间戳，tlink_delay表示交换节点Sync帧接收端口计算得到的链路延迟时间；
若帧类型为Pdelay_Resp，则修正Pdelay_Resp帧的修正域字段，计算修正域字段的公式如下：
t＝t2-t1；
其中t表示Pdelay_Resp修正域字段需要被更新的数值，t1表示端口接收到Pdelay_Req由时钟一打取的接收时间戳，t2表示Pdelay_Resp即将从端口发出时由时钟一打取的发送时间戳。
进一步，13)中的三个对等延迟帧时间戳信息包括Pdelay_Req的发送时间戳、Pdelay_Resp的接收时间戳、Pdelay_Resp修正域字段携带的Pdelay_Resp发送时间戳减去Pdelay_Req的接收时间戳；
14)中链路延迟公式如下：
其中tlink_delay表示端口计算得到的链路延迟时间，t1表示Pdelay_Req由请求端口时钟一打取的发送时间戳，t2表示Pdelay_Req由响应端口时钟一打取的接收时间戳，t3表示Pdelay_Resp由响应端口时钟一打取的发送时间戳，t4表示Pdelay_Resp由请求端口时钟一打取的接收时间戳。
进一步，(2)中的主时钟源是一台遵从IEEE 1588协议，通过天线与GPS通信，产生精确UTC时间信息的设备；
(5)中的三个Sync帧时间戳信息包括Sync帧的初始发送时间戳、Sync帧的接收时间戳和Sync帧修正域字段携带的Sync帧滞留时间信息；
(6)中时间偏差公式如下：
t＝t2-(t1+tlink_delay+tcf)；
其中，t表示交换节点与主时钟源之间的时间偏差，t1表示Sync帧由主时钟源打取的初始发送时间戳，t2表示Sync帧由时钟二打取的接收时间戳，tlink_delay表示交换节点Sync帧接收端口计算得到的链路延迟时间,tcf表示Sync帧修正域携带的Sync帧滞留时间信息。
本发明的另一目的在于提供一种实施所述面向高速TTE级联网络1588同步方法的面向高速TTE级联网络1588同步系统，所述面向高速TTE级联网络1588同步系统包括：
同步帧接收处理模块，用于面向10G高速网口，利用数据链路层MAC与物理PHY芯片间的十吉比特介质独立接口XGMII处的数据控制信号rxc，交换节点采集同步帧的接收时间戳，并且提取同步帧携带的时间戳信息。
时钟同步模块，用于采用双时钟计时，两个时钟分别为交换节点实现点到点透明时钟模式与普通从时钟模式提供本地时间，同时会根据同步帧处理模块得到的时间戳信息计算时间偏差，修正时钟同步模块中包含的本地时钟。
同步帧透明传输模块，用于根据目的MAC地址转发同步帧Sync，同时记录同步帧Sync进入交换节点与离开交换节点的时间戳信息，计算同步帧Sync在交换节点的滞留时间。
抢占MAC发送通道解决模块，用于通过握手机制产生发帧响应，解决同步帧与其他数据帧抢占MAC发送通道的问题。
同步帧发送处理模块，用于面向10G高速网口，采用数据帧先解析后发送的工作模式，利用数据链路层MAC与物理PHY芯片间的十吉比特介质独立接口XGMII处的数据控制信号txc，交换节点采集同步帧的发送时间戳，并根据发送时间戳与发送帧类型，修改同步帧修正域字段，完成透明传输。
本发明的另一目的在于提供一种搭载所述面向高速TTE级联网络1588同步系统的面向高速TTE级联网络1588同步装置，所述面向高速TTE级联网络1588同步装置包括组帧模块，仲裁模块，发送解析模块，接收解析模块，帧类型缓存FIFO模块，MAC发送控制模块，MAC接收控制模块，时间戳生成模块，时间戳存储模块，时间戳修正模块，偏差计算模块，本地时钟模块；
所述组帧模块输出端与仲裁模块输入端相连；交换网络输出端与仲裁模块输入端相连；仲裁模块输出端与发送解析模块输入端相连；发送解析模块输出端与MAC发送控制模块输入端相连；发送解析模块输出端与帧类型缓存FIFO模块输入端相连；MAC发送控制模块输出端与时间戳修正模块输入端相连；MAC发送控制模块输出端与帧类型缓存FIFO模块输入端相连；帧类型缓存FIFO模块输出端与时间戳修正模块输入端相连；帧类型缓存FIFO模块输出端与时间戳生成模块输入端相连；时间戳生成模块输出端与时间戳存储模块输入端相连；时间戳存储模块输出端与时间戳修正模块输入端相连；时间戳修正模块输出端与高速网口输入端相连；高速网口输出端与MAC接收控制模块输入端相连；高速网口输出端与接收解析模块输入端相连，高速网口输出端与时间戳生成模块输入端相连；接收解析模块输出端与时间戳生成模块输入端相连；接收解析模块输出端与时间戳存储模块输入端相连；时间戳存储模块输出端与偏差计算模块输入端相连；偏差计算模块输出端与本地时钟模块输入端相连；本地时钟模块输出端与时间戳生成模块输入端相连；其中：
高速网口发送与接收10G高速率以太网数据帧，并通过十吉比特介质独立接口XGMII将数据帧传递给交换节点，交换网络会按照数据帧的目的MAC地址字段转发数据帧；
所述组帧模块，用于产生满足IEEE 1588协议规定的同步报文，首先产生发帧请求至仲裁模块，在收到仲裁模块的发帧响应后，组帧模块发送位宽为32比特的PTP数据帧供仲裁模块处理；
所述仲裁模块，用于接收组帧模块与其他数据帧的发帧请求，判断是否有数据帧正在发往MAC发送控制模块，若是，仲裁模块产生发帧响应，拒绝所有发帧请求，否则，按照PTP数据帧优先发送的原则产生发帧响应，传送数据帧；
所述发送解析模块，用于解析仲裁模块发往MAC发送控制模块的所有数据帧的类型域字段，判断类型域字段是否为“0x88f7”，若是，当前数据帧为PTP同步帧，进一步解析同步帧的“messageType”字段，标识同步帧类型存入帧类型缓存FIFO模块，否则，当前数据帧非PTP同步帧，标识非同步帧类型存入帧类型缓存FIFO模块；
所述MAC发送控制模块，用于将仲裁模块输出的数据封装成以太网帧，并通过十吉比特介质独立接口XGMII输出；
所述时间戳生成模块，用于记录数据帧经过XGMII接口时产生的时间戳信息，当经过XGMII接口的数据帧控制信号txc/rxc某两个相邻的比特位从“1”变化为“0”时，表示当前经过XGMII接口的数据信号txd/rxd为有效数据帧，时间戳生成模块生成时间戳，记录当前数据信号到达XGMII接口的时间；
所述帧类型缓存FIFO模块，用于缓存输入MAC发送控制模块数据帧的帧类型，并且根据MAC发送控制模块输出数据帧至XGMII接口的控制信号txc某两个相邻的比特位从“1”变化为“0”时，读出缓存FIFO中的帧类型，帧类型伴随数据帧同时输入时间戳修正模块，同时根据帧类型判断数据帧是否为PTP同步帧，若是，时间戳生成模块将以太网帧到达XGMII接口的时间戳信息缓存至时间戳存储模块，否则，时间戳生成模块将以太网帧到达XGMII接口的时间戳信息丢弃；
所述时间戳存储模块，用于缓存时间戳生成模块送入的有效时间戳以及接收解析模块提取的时间戳，便于时间戳修正模块与偏差计算模块读取时间戳信息；
所述时间戳修正模块，用于将时间戳存储模块缓存的时间戳信息，根据帧类型与IEEE1588协议规定写入数据帧当中，并重新计算数据帧的循环冗余校验值，然后将数据帧传入高速网口输出；
所述MAC接收控制模块，用于接收高速网口输入的以太网数据帧，校验接收到的数据帧是否出错，将正确接收的以太网帧提交给交换网络；
所述接收解析模块，用于判断解析以太网数据帧的类型域字段是否为“0x88f7”，若是，进一步解析同步帧的“messageType”字段，根据同步帧类型提取同步帧的修正域或时间戳字段写入时间戳存储模块，并且将时间戳生成模块产生的数据帧到达XGMII接口的时间戳信息缓存至时间戳存储模块，否则，将时间戳生成模块产生的数据帧到达XGMII接口的时间戳信息丢弃；
偏差计算模块，用于从时间戳存储模块读取时间戳信息，按照IEEE 1588协议计算交换节点与主时钟源之间的时间偏差与链路延迟，并将时间偏差传入本地时钟模块，完成端口时钟校正操作；
本地时钟模块，用于产生纳秒级的本地时间，采用双时钟计时操作，时钟一从零开始计时，不会被时间偏差纠正，适用于为实现透明时钟功能的同步帧打取发送时间戳或接收时间戳，时钟二从零开始计时，根据时间偏差完成本节点与主时钟节点之间的时钟同步操作，适用于为实现普通从时钟功能的同步帧打取发送时间戳或接收时间戳，交换节点为透明时钟与普通从时钟共同工作模式，所以使用双时钟共同计时。
本发明的另一目的在于提供一种时间触发以太网络同步方法，所述时间触发以太网络同步方法运行所述的面向高速TTE级联网络1588同步装置。
结合上述的所有技术方案，本发明所具备的优点及积极效果为：由于本发明装置中的发送解析模块，采用在MAC发送控制模块之前对数据帧进行解析的设计方案，适用于高速交换网络，避免了在高速网络中同步帧同时进行发送与帧解析，从而导致的同步帧未被解析修改时间戳，即被高速网口发送的问题。由于本发明装置中的仲裁模块，使用握手机制向组帧模块和交换网络反馈发帧响应，解决了同步帧与其他数据帧抢占MAC发送通道的冲突问题，使得同步方案更加适用于交换节点，提高同步方案的适用性。
由于本发明装置中的时间戳生成模块，根据数据链路层MAC与物理层PHY间的十吉比特介质独立接口XGMII的控制信号的变化打时间戳，适用于10G高速网口，并且可以精确获取数据帧到达XGMII接口的时刻，消除了物理层打取时间戳带来的不方便性和软件层打取时间戳造成的延时不确定性，保障上下行链路的对称性，提高同步精度。由于本发明方法中的交换节点采用透明时钟加普通从时钟共同工作模式，同时采用双时钟计时，消除了边界时钟造成的累积误差问题以及透明时钟不能完成时钟同步的问题，适用于大规模TTE级联网络完成时钟同步。
由于本发明方法中的交换节点采用对等延迟同步机制，使得交换网络中只需要交换Sync这一种类型的同步帧，降低了同步方法移植至交换网络的复杂度，减少了时钟同步所需要的通信带宽。
本发明特别涉及时间触发以太网络(Time-Trigger Ethernet，通常简写为TTE)中的一种面向高速接口，基于IEEE 1588时钟同步协议的同步方法、系统及装置。本发明按照IEEE 1588协议中规定的对等延迟机制对网络设备进行时钟校准，使得高速TTE级联网络达到精确同步，保障高速TTE级联网络中每台网络设备之间的实时性通信。在不需要软件与专用1588PHY芯片的支持下，本发明完成了高速TTE级联网络的时钟同步，提高了网络的同步精度与设备的适配性能。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图做简单的介绍，显而易见地，下面所描述的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的面向高速TTE级联网络1588同步方法流程图。
图2是本发明实施例提供的面向高速TTE级联网络1588同步系统的结构示意图；
图中：1、同步帧接收处理模块；2、时钟同步模块；3、同步帧透明传输模块；4、抢占MAC发送通道解决模块；5、同步帧发送处理模块。
图3是本发明实施例提供的面向高速TTE级联网络1588同步装置的方框图。
图4是本发明实施例提供的面向高速TTE级联网络1588同步方法实现交换节点发送处理功能的流程图。
图5是本发明实施例提供的面向高速TTE级联网络1588同步方法实现交换节点接收处理功能的流程图。
图6是本发明实施例提供的请求端口采集对等延迟帧三个时间戳的示意图。
图7是本发明证明部分提供的仲裁模块仲裁发送同步帧的仿真波形示意图。
图8是本发明证明部分提供的帧类型缓存FIFO模块缓存发送数据帧类型的仿真波形示意图。
图9是本发明证明部分提供的发送时间戳生成模块产生发送时间戳的仿真波形示意图。
图10是本发明证明部分提供的接收时间戳生成模块产生接收时间戳的仿真波形示意图。
图11是本发明证明部分提供的偏差计算模块计算端口链路延迟的仿真波形示意图。
图12是本发明证明部分提供的本地时钟模块校正本地时钟的仿真波形示意图。
图13是本发明证明部分提供的交换节点实现透明传输的仿真波形示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
针对现有技术存在的问题，本发明提供了一种面向高速TTE级联网络1588同步方法、系统、装置，下面结合附图对本发明作详细的描述。
如图1所示，本发明提供的面向高速TTE级联网络1588同步方法包括以下步骤：
S101：网络中每个端口按照对等延迟机制计算链路延迟；
S102：交换节点接收数据帧并打取接收时间戳；
S103：解析同步帧Sync并提取时间戳信息；
S104：根据时间戳信息计算时间偏差，校正交换节点本地时钟；
S105：同步帧Sync经过交换网络被交换节点转发至发送端口；
S106：发送仲裁，决定数据帧抢占MAC发送通道的顺序；
S107：仲裁之后的数据帧进行帧解析并缓存帧类型；
S108：数据帧经过MAC发送通道处理，打取发送时间戳；
S109：提取缓存的发送数据帧类型，根据帧类型修改Sync帧修正域字段，完成Sync帧的透明传输。
本发明提供的面向高速TTE级联网络1588同步方法业内的普通技术人员还可以采用其他的步骤实施，图1的本发明提供的面向高速TTE级联网络1588同步方法仅仅是一个具体实施例而已。
如图2所示，本发明提供的面向高速TTE级联网络1588同步系统包括：
同步帧接收处理模块1，用于面向10G高速网口，利用数据链路层MAC与物理PHY芯片间的十吉比特介质独立接口XGMII处的数据控制信号rxc，交换节点采集同步帧的接收时间戳，并且提取同步帧携带的时间戳信息。
时钟同步模块2，用于采用双时钟计时，两个时钟分别为交换节点实现点到点透明时钟模式与普通从时钟模式提供本地时间，同时会根据同步帧处理模块得到的时间戳信息计算时间偏差，修正时钟同步模块中包含的本地时钟。
同步帧透明传输模块3，用于根据目的MAC地址转发同步帧Sync，同时记录同步帧Sync进入交换节点与离开交换节点的时间戳信息，计算同步帧Sync在交换节点的滞留时间。
抢占MAC发送通道解决模块4，用于通过握手机制产生发帧响应，解决同步帧与其他数据帧抢占MAC发送通道的问题。
同步帧发送处理模块5，用于面向10G高速网口，采用数据帧先解析后发送的工作模式，利用数据链路层MAC与物理PHY芯片间的十吉比特介质独立接口XGMII处的数据控制信号txc，交换节点采集同步帧的发送时间戳，并根据发送时间戳与发送帧类型，修改同步帧修正域字段，完成透明传输。
下面结合附图对本发明的技术方案作进一步的描述。
面向高速TTE级联网络1588同步方法、系统、装置
如图3所示，本发明提供的面向高速TTE级联网络1588同步装置包括：参组帧模块，仲裁模块，发送解析模块，接收解析模块，帧类型缓存FIFO模块，MAC发送控制模块，MAC接收控制模块，时间戳生成模块，时间戳存储模块，时间戳修正模块，偏差计算模块，本地时钟模块。
组帧模块输出端与仲裁模块输入端相连；交换网络输出端与仲裁模块输入端相连；仲裁模块输出端与发送解析模块输入端相连；发送解析模块输出端与MAC发送控制模块输入端相连；发送解析模块输出端与帧类型缓存FIFO模块输入端相连；MAC发送控制模块输出端与时间戳修正模块输入端相连；MAC发送控制模块输出端与帧类型缓存FIFO模块输入端相连；帧类型缓存FIFO模块输出端与时间戳修正模块输入端相连；帧类型缓存FIFO模块输出端与时间戳生成模块输入端相连；时间戳生成模块输出端与时间戳存储模块输入端相连；时间戳存储模块输出端与时间戳修正模块输入端相连；时间戳修正模块输出端与高速网口输入端相连；高速网口输出端与MAC接收控制模块输入端相连；高速网口输出端与接收解析模块输入端相连，高速网口输出端与时间戳生成模块输入端相连；接收解析模块输出端与时间戳生成模块输入端相连；接收解析模块输出端与时间戳存储模块输入端相连；时间戳存储模块输出端与偏差计算模块输入端相连；偏差计算模块输出端与本地时钟模块输入端相连；本地时钟模块输出端与时间戳生成模块输入端相连；其中：
高速网口发送与接收10G高速率以太网数据帧，并通过十吉比特介质独立接口XGMII将数据帧传递给交换节点，交换网络会按照数据帧的目的MAC地址字段转发数据帧。
组帧模块1，用于产生满足IEEE 1588协议规定的同步报文，首先产生发帧请求至仲裁模块，在收到仲裁模块的发帧响应后，组帧模块发送位宽为32比特的PTP数据帧供仲裁模块处理。
仲裁模块2，用于接收组帧模块与其他数据帧的发帧请求，判断是否有数据帧正在发往MAC发送控制模块，若是，仲裁模块产生发帧响应，拒绝所有发帧请求，否则，按照PTP数据帧优先发送的原则产生发帧响应，传送数据帧。
发送解析模块3，用于解析仲裁模块发往MAC发送控制模块的所有数据帧的类型域字段，判断类型域字段是否为“0x88f7”，若是，当前数据帧为PTP同步帧，进一步解析同步帧的“messageType”字段，标识同步帧类型存入帧类型缓存FIFO模块，否则，当前数据帧非PTP同步帧，标识非同步帧类型存入帧类型缓存FIFO模块。
MAC发送控制模块6，用于将仲裁模块输出的数据封装成以太网帧，并通过十吉比特介质独立接口XGMII输出。
时间戳生成模块8，用于记录数据帧经过XGMII接口时产生的时间戳信息，当经过XGMII接口的数据帧控制信号txc/rxc某两个相邻的比特位从“1”变化为“0”时，表示当前经过XGMII接口的数据信号txd/rxd为有效数据帧，时间戳生成模块生成时间戳，记录当前数据信号到达XGMII接口的时间。
帧类型缓存FIFO模块5，用于缓存输入MAC发送控制模块数据帧的帧类型，并且根据MAC发送控制模块输出数据帧至XGMII接口的控制信号txc某两个相邻的比特位从“1”变化为“0”时，读出缓存FIFO中的帧类型，帧类型伴随数据帧同时输入时间戳修正模块，同时根据帧类型判断数据帧是否为PTP同步帧，若是，时间戳生成模块将以太网帧到达XGMII接口的时间戳信息缓存至时间戳存储模块，否则，时间戳生成模块将以太网帧到达XGMII接口的时间戳信息丢弃。
时间戳存储模块9，用于缓存时间戳生成模块送入的有效时间戳以及接收解析模块提取的时间戳，便于时间戳修正模块与偏差计算模块读取时间戳信息。
时间戳修正模块10，用于将时间戳存储模块缓存的时间戳信息，根据帧类型与IEEE 1588协议规定写入数据帧当中，并重新计算数据帧的循环冗余校验值，然后将数据帧传入高速网口输出。
MAC接收控制模块7，用于接收高速网口输入的以太网数据帧，校验接收到的数据帧是否出错，将正确接收的以太网帧提交给交换网络。
接收解析模块4，用于判断解析以太网数据帧的类型域字段是否为“0x88f7”，若是，进一步解析同步帧的“messageType”字段，根据同步帧类型提取同步帧的修正域或时间戳字段写入时间戳存储模块，并且将时间戳生成模块产生的数据帧到达XGMII接口的时间戳信息缓存至时间戳存储模块，否则，将时间戳生成模块产生的数据帧到达XGMII接口的时间戳信息丢弃。
偏差计算模块11，用于从时间戳存储模块读取时间戳信息，按照IEEE 1588协议计算交换节点与主时钟源之间的时间偏差与链路延迟，并将时间偏差传入本地时钟模块，完成端口时钟校正操作。
本地时钟模块12，用于产生纳秒级的本地时间，采用双时钟计时操作，时钟一从零开始计时，不会被时间偏差纠正，适用于为实现透明时钟功能的同步帧打取发送时间戳或接收时间戳，时钟二从零开始计时，根据时间偏差完成本节点与主时钟节点之间的时钟同步操作，适用于为实现普通从时钟功能的同步帧打取发送时间戳或接收时间戳，交换节点为普通从时钟与透明时钟共同工作模式，所以使用双时钟共同计时。
如图4、图5所示，本发明面向高速TTE级联网络的1588同步方法，包括交换节点发送处理方法与接收处理方法两部分，具体步骤如下：
步骤1，端口计算链路延迟。
1.1)TTE级联网络上电之后，交换节点组帧模块或交换网络产生发帧请求，请求发送数据帧，仲裁模块判断是否可以将数据帧发往MAC，若是，生成发帧响应，数据帧发往发送解析模块，否则，拒绝发帧请求；
所述的组帧模块产生的发帧请求，包括对等延迟请求帧Pdelay_Req与对等延迟响应帧Pdelay_Resp，交换网络产生的发帧请求，包括同步帧Sync与其他非同步数据帧；
所述的仲裁模块仲裁方法为：
若当前MAC发送控制模块中没有数据，且组帧模块与交换网络同时产生发帧请求，仲裁模块优先给组帧模块产生发帧响应；
若当前MAC发送控制模块中有数据正在传输，则拒绝组帧模块与交换网络产生的发帧请求。
1.2)发送解析模块解析数据帧类型字段，当类型域字段为“0x88f7”时，继续解析同步帧的“messageType”字段，产生数据帧对应的帧类型，存入帧类型缓存FIFO模块，同时将数据帧发往MAC发送控制模块；
所述的同步帧“messageType”字段与同步帧类型的对应关系为，“0x0”对应Sync帧，“0x2”对应Pdelay_Req帧，“0x3”对应Pdelay_Resp帧。
1.3)MAC发送控制模块对发送数据进行处理，并转化为满足XGMII接口时序的数据传入时间戳修正模块。
1.4)根据XGMII接口处数据帧控制信号txc某两个相邻的比特位从“1”变化为“0”时，时间戳生成模块使用双时钟打取两个发送时间戳并暂存，同时帧类型缓存FIFO模块根据XGMII接口处数据帧控制信号txc某两个相邻的比特位从“1”变化为“0”，将数据帧对应的帧类型信息读出，传入时间戳生成模块；
所述的双时钟计时方法为：
时钟一，从零开始计时，不会被时间偏差纠正，适用于为实现透明时钟功能的同步帧Pdelay_Req、Pdelay_Resp、Sync打取发送时间戳或接收时间戳；
时钟二，从零开始计时，根据时间偏差完成交换节点与主时钟源之间的时钟同步操作，适用于为实现普通从时钟功能的同步帧Sync打取发送时间戳或接收时间戳。
1.5)判断数据帧类型是否为同步帧，若是，时间戳生成模块将暂存的时间戳存入时间戳存储模块，否则，丢弃暂存的时间戳。
1.6)时间戳修正模块根据帧类型读取时间戳存储模块中缓存的时间戳，用于修正同步帧的修正域或时间戳字段，并重新计算同步帧的循环冗余校验值，然后将同步帧与其他数据帧发往高速网口；
所述的时间戳修正模块修正同步帧内容的规则为：
若帧类型为Sync，则计算得到Sync帧最新的滞留时间更新在Sync帧的修正域字段，计算滞留时间的公式如下：
t＝t3-t2+tlink_delay+t1；
其中t表示Sync经过交换节点后得到的最新滞留时间，t1表示Sync帧进入交换节点时携带的滞留时间，t2表示Sync帧进入交换节点时由时钟一打取的接收时间戳，t3表示Sync帧即将从交换节点发出时由时钟一打取的发送时间戳，tlink_delay表示交换节点Sync帧接收端口计算得到的链路延迟时间；
若帧类型为Pdelay_Resp，则修正Pdelay_Resp帧的修正域字段，计算修正域字段的公式如下：
t＝t2-t1；
其中t表示Pdelay_Resp修正域字段需要被更新的数值，t1表示端口接收到Pdelay_Req由时钟一打取的接收时间戳，t2表示Pdelay_Resp即将从端口发出时由时钟一打取的发送时间戳。
1.7)交换节点的高速网口通过以太网将数据帧传送到另一端网络节点的高速网口。
1.8)高速网口通过XGMII接口将数据帧传入MAC接收控制模块与接收解析模块，同时根据XGMII接口处数据帧控制信号rxc某两个相邻的比特位从“1”变化为“0”时，时间戳生成模块使用双时钟打取两个接收时间戳并暂存。
1.9)接收解析模块解析数据帧类型字段，当类型域字段为“0x88f7”时，继续解析同步帧的“messageType”字段，解析完成后，执行步骤1.5。
1.10)若解析到当前接收的数据帧为对等延迟请求帧Pdelay_Req，则接收解析模块会产生对等延迟响应帧Pdelay_Resp发帧使能信号至组帧模块，然后依次执行步骤1.1，1.2，1.3，1.4，1.5，1.6。
1.11)数据帧从另一端网络节点通过以太网传输至交换节点高速网口，然后依次执行步骤1.8，1.9。
1.12)若解析到当前接收的数据帧为对等延迟响应帧Pdelay_Resp，则提取Pdelay_Resp同步帧的修正域字段，传入时间戳存储模块。
1.13)时间戳存储模块将缓存的对等延迟帧三个时间戳信息传入偏差计算模块；
所述的三个对等延迟帧时间戳信息包括Pdelay_Req的发送时间戳、Pdelay_Resp的接收时间戳、Pdelay_Resp修正域字段携带的Pdelay_Resp发送时间戳减去Pdelay_Req的接收时间戳；
如图6所示，对本发明方法中请求端口采集对等延迟帧三个时间戳信息的过程做进一步描述：
第一步，请求设备端口在t1时刻发送延迟请求Pdelay_Req报文；
第二步，响应设备端口在t2时刻收到Pdelay_Req报文；
第三步，响应设备端口在t3时刻发送延迟响应Pdelay_Resp报文，t3-t2随Pdelay_Resp报文传送到请求设备端口；
第四步，请求设备端口在t4时刻接收到Pdelay_Resp报文，然后解析提取Pdelay_Resp报文中携带的时间戳信息t3-t2。
1.14)偏差计算模块按照链路延迟公式，计算交换节点每个端口的链路延迟；
所述端口链路延迟的计算公式如下：
其中tlink_delay表示端口计算得到的链路延迟时间，t1表示Pdelay_Req由请求端口时钟一打取的发送时间戳，t2表示Pdelay_Req由响应端口时钟一打取的接收时间戳，t3表示Pdelay_Resp由响应端口时钟一打取的发送时间戳，t4表示Pdelay_Resp由请求端口时钟一打取的接收时间戳。
步骤2，主时钟源产生数据帧。
主时钟源产生包含协调世界时UTC时间信息的同步帧Sync与其他数据帧，通过以太网发送至交换节点；
所述的主时钟源是一台遵从IEEE 1588协议，通过天线与GPS通信，可以产生精确UTC时间信息的设备。
步骤3，交换节点接收数据帧。
交换节点的高速网口接收到数据帧，然后依次执行步骤1.8，1.9。
步骤4，解析同步帧Sync并提取帧内容。
若解析到当前接收的数据帧为同步帧Sync，则提取Sync同步帧的修正域字段与时间戳字段，传入时间戳存储模块；
步骤5，提取缓存的时间戳信息。
时间戳缓存模块将缓存的三个Sync帧时间戳信息传入偏差计算模块；
所述的三个Sync帧时间戳信息包括Sync帧的初始发送时间戳、Sync帧的接收时间戳和Sync帧修正域字段携带的Sync帧滞留时间信息。
步骤6，计算时间偏差。
偏差计算模块利用时间偏差公式，计算交换节点与主时钟源的时间偏差；
所述的偏差计算公式如下：
t＝t2-(t1+tlink_delay+tcf)；
其中，t表示交换节点与主时钟源之间的时间偏差，t1表示Sync帧由主时钟源打取的初始发送时间戳，t2表示Sync帧由时钟二打取的接收时间戳，tlink_delay表示交换节点Sync帧接收端口计算得到的链路延迟时间,tcf表示Sync帧修正域携带的Sync帧滞留时间信息。
步骤7，交换节点校正本地时钟二。
交换节点根据时间偏差值校正本地时钟二，完成与主时钟源之间的时间同步。
步骤8，Sync帧与其他非同步数据帧传入交换网络。
MAC接收控制模块将Sync帧与其他非同步数据帧传入交换网络，交换网络根据数据帧的目的MAC地址字段将数据帧传送到对应的发送端口。
步骤9，数据帧发送处理。
交换网络产生发帧请求，请求发送数据帧，仲裁模块仲裁后生成发帧响应，数据帧发往发送解析模块，然后依次执行1.2，1.3，1.4，1.5，1.6。
步骤10，Sync修改修正域，完成透明传输。
时间戳修正模块在完成对同步帧Sync修正域字段的修正后，将同步帧与其他数据帧通过高速网口传送至以太网，交换节点完成对同步帧Sync的透明传输功能。
下面结合仿真对本发明的技术效果左详细的描述。
仲裁模块仲裁发送同步帧的仿真波形如图7所示：
第一步：组帧模块触发对等延迟请求帧发帧请求，请求发送对等延迟请求帧Pdelay_Req；
第二步：仲裁模块检测et_sending信号为低，表示当前MAC未被占用，同时未收到其他非同步数据帧产生的发帧请求信号，此时判定Pdelay_Req占用MAC发送通道，拉高ptp_sending信号，同时反馈发帧响应信号send_Pdelay_Req；
第三步：组帧模块收到发帧响应信号后产生对等延迟请求帧Pdelay_Req，发送至MAC发送通道。
从仿真图7可以得出以下结论：
本发明装置中的仲裁模块，使用握手机制反馈发帧响应，解决了同步帧与其他数据帧抢占MAC发送通道的冲突问题。
面向高速接口，帧类型缓存FIFO模块缓存发送数据帧类型的仿真波形如图8所示：
第一步：数据帧在进入MAC发送控制模块之前即解析得到帧类型，并在数据帧即将进入MAC时，根据数据帧开始信号ff_tx_sop将数据帧类型写入帧类型缓存FIFO模块中；
第二步：数据帧经过MAC发送控制模块处理后，转化为满足XGMII接口时序的数据输出，此时，帧类型缓存FIFO根据XGMII接口处数据帧控制信号txc某两个相邻的比特位从“1”变化为“0”时，将与输出数据帧对应的帧类型读出。
从仿真图8可以得出以下结论：
本发明采用先解析缓存帧类型，再进行MAC发送处理的方法，使得数据帧将要从MAC核中输出时即获得帧类型，避免了在高速网络中同步帧同时进行发送与帧解析，从而导致的同步帧未被解析修改时间戳，即被高速网口发送的问题。
面向高速网口，发送时间戳生成模块产生发送时间戳的仿真波形如图9所示：
发送时间戳生成模块根据XGMII接口处数据帧控制信号txc某两个相邻的比特位从“1”变化为“0”时，使用双时钟打取两个发送时间戳并暂存。
面向高速网口，接收时间戳生成模块产生接收时间戳的仿真波形如图10所示：
接收时间戳生成模块根据XGMII接口处数据帧控制信号rxc某两个相邻的比特位从“1”变化为“0”时，使用双时钟打取两个接收时间戳并暂存。
从仿真图9和图10中可以得出以下结论：
本发明根据数据链路层MAC与物理层PHY间的十吉比特介质独立接口XGMII的控制信号的变化打时间戳，适用于10G高速网口，并且可以精确获取数据帧到达XGMII接口的时刻，消除了物理层打取时间戳带来的不方便性和软件层打取时间戳造成的延时不确定性，保障上下行链路的对称性，提高同步精度。
偏差计算模块计算端口链路延迟的仿真波形如图11所示：
偏差计算模块按照链路延迟公式，根据本地时钟一打取的Pdelay_Req发送时间戳，Pdelay_Resp接收时间戳，以及解析得到的Pdelay_Resp修正域字段携带的Pdelay_Resp发送时间戳减去Pdelay_Req的接收时间戳，计算出端口链路延迟。
本地时钟模块校正本地时钟的仿真波形如图12所示：
第一步：交换节点接收主时钟源发出的同步帧Sync，根据本地时钟二打取同步帧Sync的接收时间戳，并且提取同步帧Sync携带的发送时间戳以及修正域信息，用于计算时间偏差；
第二步：偏差计算模块根据链路延迟以及同步帧Sync的时间戳信息，按照时间偏差公式计算交换节点与主时钟源之间的时间偏差；
第三步：本地时钟模块采用双时钟计时，本地时钟二根据时间偏差修改本地时钟，完成与主时钟源之间的时钟同步。
从仿真图11和图12可以得出以下结论：
本发明本地时钟模块采用双时钟计时，其中本地时钟一，从零开始计时，不会被时间偏差纠正，适用于为实现透明时钟功能的同步帧Pdelay_Req、Pdelay_Resp、Sync打取发送时间戳或接收时间戳；本地时钟二，从零开始计时，根据时间偏差完成交换节点与主时钟源之间的时钟同步操作，适用于为实现普通从时钟功能的同步帧Sync打取发送时间戳或接收时间戳。
交换节点实现透明传输的仿真波形如图13所示：
第一步：同步帧Sync通过高速网口进入交换节点，接收时间戳生成模块根据本地时钟一对Sync帧打取接收时间戳，同时解析同步帧Sync携带的修正域时间信息，共同存入时间戳存储模块；
第二步：交换网口根据同步帧Sync目的MAC地址值，将同步帧转发至发送端口，经过MAC发送控制模块处理后输出，此时发送时间戳生成模块根据本地时钟一对Sync帧打取发送时间戳；
第三步：时间戳修正模块提取时间戳存储模块存储的同步帧Sync接收时间戳、同步帧Sync修正域时间信息、同步帧Sync的发送时间戳以及Sync帧接收端口链路延迟，计算同步帧Sync最新滞留时间；
第四步：时间戳修正模块将计算得到的同步帧Sync最新滞留时间更新至Sync修正域字段，并重新计算同步帧Sync的循环冗余校验值，然后将同步帧发往高速网口，完成透明传输功能。
从仿真图13可以得出以下结论：
本发明交换节点采用点到点透明时钟加普通从时钟工作模式，完成同步帧Sync透明传输的同时修正交换节点本地时钟，消除了边界时钟造成的累积误差问题以及透明时钟不能完成时钟同步的问题，适用于大规模TTE级联网络完成时钟同步。
在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上；术语“上”、“下”、“左”、“右”、“内”、“外”、“前端”、“后端”、“头部”、“尾部”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于描述目的，而不能理解为指示或暗示相对重要性。
应当注意，本发明的实施方式可以通过硬件、软件或者软件和硬件的结合来实现。硬件部分可以利用专用逻辑来实现；软件部分可以存储在存储器中，由适当的指令执行系统，例如微处理器或者专用设计硬件来执行。本领域的普通技术人员可以理解上述的设备和方法可以使用计算机可执行指令和/或包含在处理器控制代码中来实现，例如在诸如磁盘、CD或DVD-ROM的载体介质、诸如只读存储器(固件)的可编程的存储器或者诸如光学或电子信号载体的数据载体上提供了这样的代码。本发明的设备及其模块可以由诸如超大规模集成电路或门阵列、诸如逻辑芯片、晶体管等的半导体、或者诸如现场可编程门阵列、可编程逻辑设备等的可编程硬件设备的硬件电路实现，也可以用由各种类型的处理器执行的软件实现，也可以由上述硬件电路和软件的结合例如固件来实现。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，都应涵盖在本发明的保护范围之内。
Claims (10)
1.一种面向高速TTE级联网络1588同步方法，其特征在于，所述面向高速TTE级联网络1588同步方法包括：
网络中每个端口按照对等延迟机制计算链路延迟；
交换节点接收数据帧并打取接收时间戳；
解析同步帧Sync并提取时间戳信息；
根据时间戳信息计算时间偏差，校正交换节点本地时钟；
同步帧Sync经过交换网络被交换节点转发至发送端口；
发送仲裁，决定数据帧抢占MAC发送通道的顺序；
仲裁之后的数据帧进行帧解析并缓存帧类型；
数据帧经过MAC发送通道处理，打取发送时间戳；
提取缓存的发送数据帧类型，根据帧类型修改Sync帧修正域字段，完成Sync帧的透明传输。
2.如权利要求1所述的面向高速TTE级联网络1588同步方法，其特征在于，所述面向高速TTE级联网络1588同步方法具体包括：
(1)端口计算链路延迟：
1)TTE级联网络上电之后，交换节点组帧模块或交换网络产生发帧请求，请求发送数据帧，仲裁模块判断是否可以将数据帧发往MAC，若是，生成发帧响应，数据帧发往发送解析模块，否则，拒绝发帧请求；
2)发送解析模块解析数据帧类型字段，当类型域字段为0x88f7时，继续解析同步帧的messageType字段，产生数据帧对应的帧类型，存入帧类型缓存FIFO模块，同时将数据帧发往MAC发送控制模块；
3)MAC发送控制模块对发送数据进行处理，并转化为满足XGMII接口时序的数据传入时间戳修正模块；
4)根据XGMII接口处数据帧控制信号txc某两个相邻的比特位从1变化为0时，时间戳生成模块使用双时钟打取两个发送时间戳并暂存，同时帧类型缓存FIFO模块根据XGMII接口处数据帧控制信号txc某两个相邻的比特位从1变化为0，将数据帧对应的帧类型信息读出，传入时间戳生成模块；
5)判断数据帧类型是否为同步帧，若是，时间戳生成模块将暂存的时间戳存入时间戳存储模块，否则，丢弃暂存的时间戳；
6)时间戳修正模块根据帧类型读取时间戳存储模块中缓存的时间戳，用于修正同步帧的修正域或时间戳字段，并重新计算同步帧的循环冗余校验值，然后将同步帧与其他数据帧发往高速网口；
7)交换节点的高速网口通过以太网将数据帧传送到另一端网络节点的高速网口；
8)高速网口通过XGMII接口将数据帧传入MAC接收控制模块与接收解析模块，同时根据XGMII接口处数据帧控制信号rxc某两个相邻的比特位从1变化为0时，时间戳生成模块使用双时钟打取两个接收时间戳并暂存；
9)接收解析模块解析数据帧类型字段，当类型域字段为0x88f7时，继续解析同步帧的messageType字段，解析完成后，执行步骤5)；
10)若解析到当前接收的数据帧为对等延迟请求帧Pdelay_Req，则接收解析模块会产生对等延迟响应帧Pdelay_Resp发帧使能信号至组帧模块，然后依次执行步骤1)，2)，3)，4)，5)，6)；
11)数据帧从另一端网络节点通过以太网传输至交换节点高速网口，然后依次执行步骤8)，9)；
12)若解析到当前接收的数据帧为对等延迟响应帧Pdelay_Resp，则提取Pdelay_Resp同步帧的修正域字段，传入时间戳存储模块；
13)时间戳存储模块将缓存的对等延迟帧三个时间戳信息传入偏差计算模块；
14)偏差计算模块按照链路延迟公式，计算交换节点每个端口的链路延迟；
(2)主时钟源产生包含协调世界时UTC时间信息的同步帧Sync与其他数据帧，通过以太网发送至交换节点；
(3)交换节点的高速网口接收到数据帧，然后依次执行步骤8)，9)；
(4)若解析到当前接收的数据帧为同步帧Sync，则提取Sync同步帧的修正域字段与时间戳字段，传入时间戳存储模块；
(5)时间戳缓存模块将缓存的三个Sync帧时间戳信息传入偏差计算模块；
(6)偏差计算模块利用时间偏差公式，计算交换节点与主时钟源的时间偏差；
(7)交换节点根据时间偏差值校正本地时钟二，完成与主时钟源之间的时间同步；
(8)MAC接收控制模块将Sync帧与其他非同步数据帧传入交换网络，交换网络根据数据帧的目的MAC地址字段将数据帧传送到对应的发送端口；
(9)交换网络产生发帧请求，请求发送数据帧，仲裁模块仲裁后生成发帧响应，数据帧发往发送解析模块，然后依次执行2)，3)，4)，5)，6)；
(10)时间戳修正模块在完成对同步帧Sync修正域字段的修正后，将同步帧与其他数据帧通过高速网口传送至以太网，交换节点完成对同步帧Sync的透明传输功能。
3.如权利要求2所述的面向高速TTE级联网络1588同步方法，其特征在于，1)中的组帧模块产生的发帧请求，包括对等延迟请求帧Pdelay_Req与对等延迟响应帧Pdelay_Resp，交换网络产生的发帧请求，包括同步帧Sync与其他非同步数据帧；
1)中的仲裁模块仲裁方法为：
若当前MAC发送控制模块中没有数据，且组帧模块与交换网络同时产生发帧请求，仲裁模块优先给组帧模块产生发帧响应；
若当前MAC发送控制模块中有数据正在传输，则拒绝组帧模块与交换网络产生的发帧请求。
4.如权利要求2所述的面向高速TTE级联网络1588同步方法，其特征在于，2)，9)中的messageType字段与同步帧类型的对应关系为，0x0对应Sync帧，0x2对应Pdelay_Req帧，0x3对应Pdelay_Resp帧；
4)，8)，(7)中的双时钟包含：
时钟一，从零开始计时，不会被时间偏差纠正，适用于为实现透明时钟功能的同步帧Pdelay_Req、Pdelay_Resp、Sync打取发送时间戳或接收时间戳；
时钟二，从零开始计时，根据时间偏差完成交换节点与主时钟源之间的时钟同步操作，适用于为实现普通从时钟功能的同步帧Sync打取发送时间戳或接收时间戳。
5.如权利要求2所述的面向高速TTE级联网络1588同步方法，其特征在于，6)中的时间戳修正模块修正同步帧内容的规则为：
若帧类型为Sync，则计算得到Sync帧最新的滞留时间更新在Sync帧的修正域字段，计算滞留时间的公式如下：
t＝t3-t2+tlink_delay+t1；
其中t表示Sync经过交换节点后得到的最新滞留时间，t1表示Sync帧进入交换节点时携带的滞留时间，t2表示Sync帧进入交换节点时由时钟一打取的接收时间戳，t3表示Sync帧即将从交换节点发出时由时钟一打取的发送时间戳，tlink_delay表示交换节点Sync帧接收端口计算得到的链路延迟时间；
若帧类型为Pdelay_Resp，则修正Pdelay_Resp帧的修正域字段，计算修正域字段的公式如下：
t＝t2-t1；
其中t表示Pdelay_Resp修正域字段需要被更新的数值，t1表示端口接收到Pdelay_Req由时钟一打取的接收时间戳，t2表示Pdelay_Resp即将从端口发出时由时钟一打取的发送时间戳。
6.如权利要求2所述的面向高速TTE级联网络1588同步方法，其特征在于，13)中的三个对等延迟帧时间戳信息包括Pdelay_Req的发送时间戳、Pdelay_Resp的接收时间戳、Pdelay_Resp修正域字段携带的Pdelay_Resp发送时间戳减去Pdelay_Req的接收时间戳；
14)中链路延迟公式如下：
其中tlink_delay表示端口计算得到的链路延迟时间，t1表示Pdelay_Req由请求端口时钟一打取的发送时间戳，t2表示Pdelay_Req由响应端口时钟一打取的接收时间戳，t3表示Pdelay_Resp由响应端口时钟一打取的发送时间戳，t4表示Pdelay_Resp由请求端口时钟一打取的接收时间戳。
7.如权利要求2所述的面向高速TTE级联网络1588同步方法，其特征在于，(2)中的主时钟源是一台遵从IEEE 1588协议，通过天线与GPS通信，产生精确UTC时间信息的设备；
(5)中的三个Sync帧时间戳信息包括Sync帧的初始发送时间戳、Sync帧的接收时间戳和Sync帧修正域字段携带的Sync帧滞留时间信息；
(6)中时间偏差公式如下：
t＝t2-(t1+tlink_delay+tcf)；
其中，t表示交换节点与主时钟源之间的时间偏差，t1表示Sync帧由主时钟源打取的初始发送时间戳，t2表示Sync帧由时钟二打取的接收时间戳，tlink_delay表示交换节点Sync帧接收端口计算得到的链路延迟时间,tcf表示Sync帧修正域携带的Sync帧滞留时间信息。
8.一种实施权利要求1～7任意一项所述面向高速TTE级联网络1588同步方法的面向高速TTE级联网络1588同步系统，其特征在于，所述面向高速TTE级联网络1588同步系统包括：
同步帧接收处理模块，用于面向10G高速网口，利用数据链路层MAC与物理PHY芯片间的十吉比特介质独立接口XGMII处的数据控制信号rxc，交换节点采集同步帧的接收时间戳，并且提取同步帧携带的时间戳信息。
时钟同步模块，用于采用双时钟计时，两个时钟分别为交换节点实现点到点透明时钟模式与普通从时钟模式提供本地时间，同时会根据同步帧处理模块得到的时间戳信息计算时间偏差，修正时钟同步模块中包含的本地时钟。
同步帧透明传输模块，用于根据目的MAC地址转发同步帧Sync，同时记录同步帧Sync进入交换节点与离开交换节点的时间戳信息，计算同步帧Sync在交换节点的滞留时间。
抢占MAC发送通道解决模块，用于通过握手机制产生发帧响应，解决同步帧与其他数据帧抢占MAC发送通道的问题。
同步帧发送处理模块，用于面向10G高速网口，采用数据帧先解析后发送的工作模式，利用数据链路层MAC与物理PHY芯片间的十吉比特介质独立接口XGMII处的数据控制信号txc，交换节点采集同步帧的发送时间戳，并根据发送时间戳与发送帧类型，修改同步帧修正域字段，完成透明传输。
9.一种搭载权利要求8所述面向高速TTE级联网络1588同步系统的面向高速TTE级联网络1588同步装置，其特征在于，所述面向高速TTE级联网络1588同步装置包括组帧模块，仲裁模块，发送解析模块，接收解析模块，帧类型缓存FIFO模块，MAC发送控制模块，MAC接收控制模块，时间戳生成模块，时间戳存储模块，时间戳修正模块，偏差计算模块，本地时钟模块；
所述组帧模块输出端与仲裁模块输入端相连；交换网络输出端与仲裁模块输入端相连；仲裁模块输出端与发送解析模块输入端相连；发送解析模块输出端与MAC发送控制模块输入端相连；发送解析模块输出端与帧类型缓存FIFO模块输入端相连；MAC发送控制模块输出端与时间戳修正模块输入端相连；MAC发送控制模块输出端与帧类型缓存FIFO模块输入端相连；帧类型缓存FIFO模块输出端与时间戳修正模块输入端相连；帧类型缓存FIFO模块输出端与时间戳生成模块输入端相连；时间戳生成模块输出端与时间戳存储模块输入端相连；时间戳存储模块输出端与时间戳修正模块输入端相连；时间戳修正模块输出端与高速网口输入端相连；高速网口输出端与MAC接收控制模块输入端相连；高速网口输出端与接收解析模块输入端相连，高速网口输出端与时间戳生成模块输入端相连；接收解析模块输出端与时间戳生成模块输入端相连；接收解析模块输出端与时间戳存储模块输入端相连；时间戳存储模块输出端与偏差计算模块输入端相连；偏差计算模块输出端与本地时钟模块输入端相连；本地时钟模块输出端与时间戳生成模块输入端相连；其中：
高速网口发送与接收10G高速率以太网数据帧，并通过十吉比特介质独立接口XGMII将数据帧传递给交换节点，交换网络会按照数据帧的目的MAC地址字段转发数据帧；
所述组帧模块，用于产生满足IEEE 1588协议规定的同步报文，首先产生发帧请求至仲裁模块，在收到仲裁模块的发帧响应后，组帧模块发送位宽为32比特的PTP数据帧供仲裁模块处理；
所述仲裁模块，用于接收组帧模块与其他数据帧的发帧请求，判断是否有数据帧正在发往MAC发送控制模块，若是，仲裁模块产生发帧响应，拒绝所有发帧请求，否则，按照PTP数据帧优先发送的原则产生发帧响应，传送数据帧；
所述发送解析模块，用于解析仲裁模块发往MAC发送控制模块的所有数据帧的类型域字段，判断类型域字段是否为0x88f7，若是，当前数据帧为PTP同步帧，进一步解析同步帧的messageType字段，标识同步帧类型存入帧类型缓存FIFO模块，否则，当前数据帧非PTP同步帧，标识非同步帧类型存入帧类型缓存FIFO模块；
所述MAC发送控制模块，用于将仲裁模块输出的数据封装成以太网帧，并通过十吉比特介质独立接口XGMII输出；
所述时间戳生成模块，用于记录数据帧经过XGMII接口时产生的时间戳信息，当经过XGMII接口的数据帧控制信号txc/rxc某两个相邻的比特位从1变化为0时，表示当前经过XGMII接口的数据信号txd/rxd为有效数据帧，时间戳生成模块生成时间戳，记录当前数据信号到达XGMII接口的时间；
所述帧类型缓存FIFO模块，用于缓存输入MAC发送控制模块数据帧的帧类型，并且根据MAC发送控制模块输出数据帧至XGMII接口的控制信号txc某两个相邻的比特位从1变化为0时，读出缓存FIFO中的帧类型，帧类型伴随数据帧同时输入时间戳修正模块，同时根据帧类型判断数据帧是否为PTP同步帧，若是，时间戳生成模块将以太网帧到达XGMII接口的时间戳信息缓存至时间戳存储模块，否则，时间戳生成模块将以太网帧到达XGMII接口的时间戳信息丢弃；
所述时间戳存储模块，用于缓存时间戳生成模块送入的有效时间戳以及接收解析模块提取的时间戳，便于时间戳修正模块与偏差计算模块读取时间戳信息；
所述时间戳修正模块，用于将时间戳存储模块缓存的时间戳信息，根据帧类型与IEEE1588协议规定写入数据帧当中，并重新计算数据帧的循环冗余校验值，然后将数据帧传入高速网口输出；
所述MAC接收控制模块，用于接收高速网口输入的以太网数据帧，校验接收到的数据帧是否出错，将正确接收的以太网帧提交给交换网络；
所述接收解析模块，用于判断解析以太网数据帧的类型域字段是否为0x88f7，若是，进一步解析同步帧的messageType字段，根据同步帧类型提取同步帧的修正域或时间戳字段写入时间戳存储模块，并且将时间戳生成模块产生的数据帧到达XGMII接口的时间戳信息缓存至时间戳存储模块，否则，将时间戳生成模块产生的数据帧到达XGMII接口的时间戳信息丢弃；
偏差计算模块，用于从时间戳存储模块读取时间戳信息，按照IEEE 1588协议计算交换节点与主时钟源之间的时间偏差与链路延迟，并将时间偏差传入本地时钟模块，完成端口时钟校正操作；
本地时钟模块，用于产生纳秒级的本地时间，采用双时钟计时操作，时钟一从零开始计时，不会被时间偏差纠正，适用于为实现透明时钟功能的同步帧打取发送时间戳或接收时间戳，时钟二从零开始计时，根据时间偏差完成本节点与主时钟节点之间的时钟同步操作，适用于为实现普通从时钟功能的同步帧打取发送时间戳或接收时间戳，交换节点为透明时钟与普通从时钟共同工作模式，所以使用双时钟共同计时。
10.一种时间触发以太网络同步方法，其特征在于，所述时间触发以太网络同步方法运行权利要求9所述的面向高速TTE级联网络1588同步装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010563735.0A CN111800213B (zh) | 2020-06-19 | 2020-06-19 | 面向高速tte级联网络1588同步方法、系统、装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010563735.0A CN111800213B (zh) | 2020-06-19 | 2020-06-19 | 面向高速tte级联网络1588同步方法、系统、装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111800213A true CN111800213A (zh) | 2020-10-20 |
| CN111800213B CN111800213B (zh) | 2021-10-26 |
Family
ID=72803542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010563735.0A Active CN111800213B (zh) | 2020-06-19 | 2020-06-19 | 面向高速tte级联网络1588同步方法、系统、装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111800213B (zh) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112600639A (zh) * | 2020-12-17 | 2021-04-02 | 珠海市一微半导体有限公司 | 一种时间戳修正方法及系统 |
| CN113114404A (zh) * | 2021-04-01 | 2021-07-13 | 四川创智联恒科技有限公司 | 一种通用eCPRI接口拓展装置及方法 |
| CN113114590A (zh) * | 2021-03-05 | 2021-07-13 | 西安电子科技大学 | Tte交换机中as6802同步帧透明传输系统及方法 |
| CN114448545A (zh) * | 2021-12-29 | 2022-05-06 | 中国航空工业集团公司西安航空计算技术研究所 | 一种保证接收数据时间完整性的方法 |
| CN114567574A (zh) * | 2022-03-01 | 2022-05-31 | 烽火通信科技股份有限公司 | 一种基于时序控制实现lm免流量测试的方法与装置 |
| WO2022121996A1 (zh) * | 2020-12-11 | 2022-06-16 | 苏州盛科通信股份有限公司 | 一种实现网络时间同步的方法及装置 |
| CN114690849A (zh) * | 2020-12-30 | 2022-07-01 | 华为技术有限公司 | 时钟偏移确定方法、装置及存储介质 |
| CN115022208A (zh) * | 2022-05-10 | 2022-09-06 | 西安电子科技大学 | 一种tte网络流量监控设备及方法 |
| CN116866108A (zh) * | 2023-07-31 | 2023-10-10 | 苏州纳芯微电子股份有限公司 | 总线通信方法、通信系统控制方法和通信系统 |
| WO2024054912A1 (en) * | 2022-09-08 | 2024-03-14 | Microchip Technology Incorporated | System and methods for network data processing |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103368721A (zh) * | 2013-07-23 | 2013-10-23 | 电子科技大学 | 时间触发以太网中透明时钟的计算方法 |
| CN103746789A (zh) * | 2013-12-18 | 2014-04-23 | 北京四方继保自动化股份有限公司 | 一种基于cpu通用定时器来实现ieee-1588协议中高精度时标的方法 |
| US20150295843A1 (en) * | 2012-11-23 | 2015-10-15 | Kyland Technology Co., Ltd | Time-triggered ethernet-based data transmission method and node device |
| CN107819539A (zh) * | 2017-11-17 | 2018-03-20 | 西安电子科技大学 | 一种实现时间触发以太网端系统的装置及方法 |
| CN108155982A (zh) * | 2016-12-02 | 2018-06-12 | 深圳市中兴微电子技术有限公司 | 一种时间戳处理方法及设备 |
-
2020
- 2020-06-19 CN CN202010563735.0A patent/CN111800213B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150295843A1 (en) * | 2012-11-23 | 2015-10-15 | Kyland Technology Co., Ltd | Time-triggered ethernet-based data transmission method and node device |
| CN103368721A (zh) * | 2013-07-23 | 2013-10-23 | 电子科技大学 | 时间触发以太网中透明时钟的计算方法 |
| CN103746789A (zh) * | 2013-12-18 | 2014-04-23 | 北京四方继保自动化股份有限公司 | 一种基于cpu通用定时器来实现ieee-1588协议中高精度时标的方法 |
| CN108155982A (zh) * | 2016-12-02 | 2018-06-12 | 深圳市中兴微电子技术有限公司 | 一种时间戳处理方法及设备 |
| CN107819539A (zh) * | 2017-11-17 | 2018-03-20 | 西安电子科技大学 | 一种实现时间触发以太网端系统的装置及方法 |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022121996A1 (zh) * | 2020-12-11 | 2022-06-16 | 苏州盛科通信股份有限公司 | 一种实现网络时间同步的方法及装置 |
| CN112600639A (zh) * | 2020-12-17 | 2021-04-02 | 珠海市一微半导体有限公司 | 一种时间戳修正方法及系统 |
| CN114690849A (zh) * | 2020-12-30 | 2022-07-01 | 华为技术有限公司 | 时钟偏移确定方法、装置及存储介质 |
| CN113114590A (zh) * | 2021-03-05 | 2021-07-13 | 西安电子科技大学 | Tte交换机中as6802同步帧透明传输系统及方法 |
| CN113114404A (zh) * | 2021-04-01 | 2021-07-13 | 四川创智联恒科技有限公司 | 一种通用eCPRI接口拓展装置及方法 |
| CN114448545A (zh) * | 2021-12-29 | 2022-05-06 | 中国航空工业集团公司西安航空计算技术研究所 | 一种保证接收数据时间完整性的方法 |
| CN114448545B (zh) * | 2021-12-29 | 2024-01-23 | 中国航空工业集团公司西安航空计算技术研究所 | 一种保证接收数据时间完整性的方法 |
| CN114567574A (zh) * | 2022-03-01 | 2022-05-31 | 烽火通信科技股份有限公司 | 一种基于时序控制实现lm免流量测试的方法与装置 |
| CN114567574B (zh) * | 2022-03-01 | 2023-11-10 | 烽火通信科技股份有限公司 | 一种基于时序控制实现lm免流量测试的方法与装置 |
| CN115022208A (zh) * | 2022-05-10 | 2022-09-06 | 西安电子科技大学 | 一种tte网络流量监控设备及方法 |
| WO2024054912A1 (en) * | 2022-09-08 | 2024-03-14 | Microchip Technology Incorporated | System and methods for network data processing |
| CN116866108A (zh) * | 2023-07-31 | 2023-10-10 | 苏州纳芯微电子股份有限公司 | 总线通信方法、通信系统控制方法和通信系统 |
| CN116866108B (zh) * | 2023-07-31 | 2024-03-12 | 苏州纳芯微电子股份有限公司 | 总线通信方法、通信系统控制方法和通信系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111800213B (zh) | 2021-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111800213B (zh) | 面向高速tte级联网络1588同步方法、系统、装置 | |
| US8879586B2 (en) | Inband timestamping | |
| US9667370B2 (en) | Communication device with peer-to-peer assist to provide synchronization | |
| TWI753199B (zh) | 間接封包分類時間戳系統及方法 | |
| CN104170291B (zh) | 用于处理精确时间协议的方法和网络节点 | |
| JP6214008B2 (ja) | 時間認識デバイス間で時間情報を通信する方法および装置 | |
| US9628209B2 (en) | Time synchronization in distributed network testing equipment | |
| WO2011017867A1 (zh) | 光传送网承载时间同步协议的方法及系统 | |
| WO2019165965A1 (zh) | 时间信息确定的方法、装置及设备 | |
| CN102104476B (zh) | 时钟同步装置及方法 | |
| US7730230B1 (en) | Floating frame timing circuits for network devices | |
| CN105846941B (zh) | 基于ieee 1588标准的时钟透明传输装置及方法 | |
| WO2010057398A1 (zh) | 透传时钟的实现装置和方法 | |
| CN109194433B (zh) | 基于千兆afdx网络的高精度授时方法 | |
| WO2020135857A1 (zh) | 时间同步方法、系统、设备及存储介质 | |
| JP5127482B2 (ja) | タイミング同期方法、同期装置、同期システム及び同期プログラム | |
| CN110035020B (zh) | 一种时间触发以太网交换机调度与同步策略 | |
| EP3174237B1 (en) | Time synchronization method and apparatus for network devices and time synchronization server | |
| CN114337895A (zh) | 基于线性菊花链以太网拓扑的时钟同步系统 | |
| CN110808807B (zh) | 一种局域网络中设备的时钟同步方法 | |
| US20170064049A1 (en) | Network Module For Sending And/Or Receiving Of Data Packages From A Network Arrangement And Method | |
| CN113037417A (zh) | 实现精确时间协议报文一步模式的方法、装置及存储介质 | |
| CN111447031A (zh) | 一种具有时钟同步功能的片上网络路由器结构 | |
| US20230103012A1 (en) | Method for optimising the time synchronisation between network devices connected via a communications network | |
| CN112039621B (zh) | 一种时间同步方法和系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |