CN111800092A - 一种饱和功率放大器的功率控制电路及其控制方法 - Google Patents
一种饱和功率放大器的功率控制电路及其控制方法 Download PDFInfo
- Publication number
- CN111800092A CN111800092A CN201910278680.6A CN201910278680A CN111800092A CN 111800092 A CN111800092 A CN 111800092A CN 201910278680 A CN201910278680 A CN 201910278680A CN 111800092 A CN111800092 A CN 111800092A
- Authority
- CN
- China
- Prior art keywords
- signal
- amplifier
- power
- resistor
- generating unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229920006395 saturated elastomer Polymers 0.000 title claims abstract description 78
- 238000000034 method Methods 0.000 title claims description 33
- 238000004364 calculation method Methods 0.000 claims description 17
- 238000004088 simulation Methods 0.000 claims description 7
- 230000003321 amplification Effects 0.000 description 13
- 238000003199 nucleic acid amplification method Methods 0.000 description 13
- 230000008859 change Effects 0.000 description 9
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 8
- 238000001228 spectrum Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
本申请公开了一种饱和功率放大器的功率控制电路，包括各级放大器的偏置电路，用来为每一级放大器提供偏置信号，以此来控制整个饱和功率放大器的输出功率。每一个前级放大器的偏置电路包括第一信号产生单元、第二信号产生单元、加法器和信号放大与转换单元；所述第一信号产生单元产生一个恒定信号C(i)；所述第二信号产生单元产生一个随控制电压单调递增的可变信号f(i)；所述加法器将恒定信号C(i)与可变信号f(i)叠加；所述信号放大与转换单元将加法器输出的信号进一步放大，作为前级放大器的总偏置信号。本申请同时控制各级放大器功耗，在饱和功率放大器的低输出功率下降低了每一个前级放大器及其偏置电路的功耗，提高了低输出功率下的效率。
Description
技术领域
本申请涉及一种饱和功率放大器中通过控制电压Vramp对输出功率进行控制的电路。
背景技术
在用户设备（UE，User Equipment）与基站（BS，Base Station）通信的过程中，由于用户设备与基站的距离发生变化、或者用户设备的天线受到遮挡等情况，需要经常对用户设备中的功率放大器的发射功率进行功率控制。在2G用户设备中，GSM功率放大器采用控制电压Vramp对输出功率进行连续控制。2G用户设备采用GSMK（Gaussian filtered MinimumShift Keying，高斯滤波最小频移键控）的调制方式，这是一种恒包络调制方式，所采用的GSM功率放大器为饱和功率放大器（SPA，Saturated Power Amplifier）。
请参阅图1a，饱和功率放大器通常是由多级放大器串联构成的，图1中示例性地表现为三级放大器的级联结构，其中末级放大器（即功率输出级）的输出功率最大。在输出最大功率时，饱和功率放大器的绝大部分功耗由末级放大器产生。传统的GaAs（砷化镓）饱和功率放大器通常是一颗芯片，功率控制器通常是采用CMOS工艺单独设计的另一颗芯片。为了减小CMOS功率控制器和GaAs饱和功率放大器之间的连线，通常是只控制末级放大器的电压或电流，以此来控制整个GaAs饱和功率放大器的输出功率。这样只需要一根从CMOS功率控制器到GaAs饱和功率放大器的连线，这节省了CMOS功率控制器上的连线焊盘和GaAs饱和功率放大器上的连线焊盘，达到节省两块芯片面积、降低成本的目的。这种只对末级放大器进行功率控制的方案还具有控制关系简单、实现容易的优点。然而，当饱和功率放大器的输出功率较低时，前级放大器和偏置电路（未图示）的功耗所占比例会显著上升，而这些功耗并不会随饱和功率放大器的输出功率下降而减小，所以这时饱和功率放大器的功率附加效率（PAE，power added efficiency，以下简称效率）变得很低。现有的用户设备对饱和功率放大器的效率的要求越来越高，特别是低输出功率下的效率。
第一种现有的功率控制方案是采用两个偏置电压或偏置电流，一个用于高功率模式，另一个用于低功率模式，这样就能部分平衡高、低输出功率下的效率。但该方案依然是只控制末级放大器，并没有控制前级放大器。并且，当两个偏置电压或偏置电流切换时，容易导致输出功率跳变，从而带来额外的频谱再生，恶化饱和功率放大器的频谱指标。
第二种现有的功率控制方案是采用功率检测电路，如图1b所示；或者是采用末级放大器的电压或电流检测电路，如图1c所示。该方案通过输出功率反馈、末级放大器的电压或电流反馈来调整末级放大器中功率晶体管的集电极或基极的偏置电压或偏置电流，达到优化低输出功率下效率的目的。但该方案仍然是只控制末级放大器，只是可以根据输出功率来采用对应的末级偏置电压或偏置电流。
第三种现有的功率控制方案是采用一个功率控制信号和一个参考电压的线性组合来控制输出功率。该方案通常是只控制末级放大器，这是由于CMOS功率控制器采用CMOS工艺，GaAs饱和功率放大器采用非CMOS工艺，两者无法集成在一个芯片上，过多的控制连线会占用大量的芯片面积，在成本上开销很大。
第四种现有的功率控制方案例如是中国发明专利申请CN104617885A《一种用于移动终端功率放大器的功率控制方法及其装置》，通过读取电源电压信号和功率控制信号生成与功率控制信号成线性放大关系的放大信号，然后根据这个信号和饱和度信息，生成一个或者多个受控电流，将各个受控电流合并，并将合并的电流转换成电压，然后对转换成的电压信号作线性稳压，目的是提高驱动能力，用作控制放大级的基极电压。该方案实质上是采用输出功率检测与反馈来控制末级放大器的方式。只不过传统的功率检测方案对检测的输出功率信息采用模拟的方式转变成反馈量，和功率控制信号一起作为总控制信号。而该方案是采用分段式电流源，采用类似离散的方式来实现检测信号到控制信号的转变。该方案仍然是只控制末级放大器，而且由于存在控制曲线分段线性，不光滑，容易出现开关谱和功率包络控制问题。
第五种现有的功率控制方案例如是中国发明专利申请CN106100591A《一种高效率低谐波的功率放大器及其移动终端》，采用多级级联控制来提高低输出功率下的效率。该方案采用M级级联放大电路，对每一级级联采用是N个并联放大单元，通过关闭部分放大单元来实现在低输出功率上的效率提高。该方案还通过关闭部分放大单元来实现增益和功耗调整，这是离散的调节方式，会影响效率和线性度。该方案没有提出M级级联控制彼此的约束关系，来满足饱和功率放大器的开关谱和谐波要求。因此，该方案只适合在输出功率不高、效率要求不高的一些应用场合，理由如下。首先，在功率放大器的大输出功率应用下，由于末级放大器的电压摆幅很高，末级关闭的放大单元很难真正地关闭掉，会出现部分周期仍然工作的情况。其次，因为采用N个放大单元并联，在部分放大单元关闭后，关闭的放大单元器件的寄生电容依然存在，这会影响效率和线性度。上述两个问题会严重影响功率放大器的开关谱和谐波等指标。
发明内容
本申请所要解决的技术问题是提供一种饱和功率放大器的功率控制电路，在饱和功率放大器处于低输出功率时能够实现较高的效率。为此，本申请还要提供一种饱和功率放大器的功率控制方法。
为解决上述技术问题，本申请提供了一种饱和功率放大器的功率控制电路。所述饱和功率放大器由一个或多个前级放大器以及一个末级放大器级联构成。所述功率控制电路包括各级放大器的偏置电路，用来为每一级放大器提供偏置信号，以此来控制整个饱和功率放大器的输出功率。每一个前级放大器的偏置电路包括第一信号产生单元、第二信号产生单元、加法器和信号放大与转换单元；所述第一信号产生单元产生一个恒定信号C(i)；所述第二信号产生单元产生一个随控制电压单调递增的可变信号f(i)；所述加法器将恒定信号C(i)与可变信号f(i)叠加；所述信号放大与转换单元将加法器输出的信号进一步放大，作为前级放大器的总偏置信号。
上述功率控制电路同时控制各级放大器的功耗，而不是像传统的功率控制电路是只控制末级放大器的功耗。由此，本申请的功率控制电路在饱和功率放大器的低输出功率下降低了每一个前级放大器及其偏置电路的功耗，提高了饱和功率放大器在低输出功率下的效率。
可选地，部分前级放大器的偏置电路中省略第二信号产生单元和加法器，仅由恒定信号作为偏置信号。传统的功率控制电路对每一个前级放大器都仅提供恒定的偏置信号，如果对其中部分前级放大器提供由恒定信号与可变信号叠加的偏置信号，也能降低部分的前级放大器及其偏置电路的功耗，从而提高饱和功率放大器在低输出功率下的效率。但是该方案仍不如对所有的前级放大器都提供由恒定信号与可变信号叠加的偏置信号的效果好。
进一步地，所述末级放大器的偏置电路包括第一信号产生单元三、第二信号产生单元三、比较器一和信号放大与转换单元三；所述第一信号产生单元三产生一个恒定信号C(n)；所述第二信号产生单元三产生一个随控制电压Vramp单调递增的可变信号f(n)；所述比较器一在f(n)＞C(n)时输出f(n)－C(n)，在f(n)≤C(n)时输出为零；所述信号放大与转换单元三将比较器一输出的信号进一步放大，作为末级放大器的总偏置信号。这是末级放大器的偏置电路的一个示例。
进一步地，所述第二信号产生单元中，控制电压接入运算放大器一的同相输入端，运算放大器一的输出端连接NMOS晶体管一的栅极；NMOS晶体管一的源极连接运算放大器一的反相输入端，NMOS晶体管一的源极还通过电阻一接地；NMOS晶体管一的漏极连接PMOS晶体管一至PMOS晶体管三的栅极；PMOS晶体管一至PMOS晶体管三的源极相连；PMOS晶体管一的漏极与栅极相连接；PMOS晶体管二的漏极输出一个可变信号f0(i）作为加法器一的一个输入，恒定信号一C0(i)作为加法器一的另一个输入，加法器一输出可变信号f1(i)，即f1(i)＝f0(i)＋C0(i)；PMOS晶体管三的漏极输出另一个可变信号f0(i+1）作为加法器二的一个输入，恒定信号二C0(i+1)作为加法器二的另一个输入，加法器二输出可变信号f1(i+1)，即f1(i+1)＝f0(i+1)＋C0(i+1)。这是第二信号产生单元的一个示例。
进一步地，所述第二信号产生单元中，还有一个与电阻一串联的NMOS晶体管二；NMOS晶体管二接在电阻一与地之间；NMOS晶体管二的栅极和漏极相连接，并连接电阻一；NMOS晶体管二的源极接地。这是第二信号产生单元的另一个示例。
进一步地，所述第二信号产生单元中，还有一个与电阻一并联的NMOS晶体管二；NMOS晶体管二的栅极和漏极相连接，并连接电阻一和NMOS晶体管一的源极；NMOS晶体管二的源极接地。这是第二信号产生单元的另一个示例。
进一步地，所述第二信号产生单元中，还有一个与电阻一串联的二极管；二极管接在电阻一与地之间；二极管的阳极连接电阻一，阴极接地。这是第二信号产生单元的另一个示例。
进一步地，所述第二信号产生单元中，还有一个与电阻一串联的PMOS晶体管四；PMOS晶体管四接在电阻一与地之间；PMOS晶体管四的源极连接电阻一；PMOS晶体管四的栅极和漏极相连接，并接地。这是第二信号产生单元的另一个示例。
可选地，所述第二信号产生单元中，省略两个加法器和两个恒定信号。这是第二信号产生单元的变形结构。
可选地，所述第二信号产生单元中，省略PMOS晶体管三，此时所述第二信号产生单元只输出一个可变信号f1(i)。或者，所述第二信号产生单元中，增加与PMOS晶体管三采用相同连接方式的一个或多个PMOS晶体管，此时所述第二信号产生单元输出多个可变信号f1(i)、f(i+1)、f(i+2)……。这是第二信号产生单元的另一种变形结构。
进一步地，所述信号放大与转换单元采用电流驱动方式，PMOS晶体管五的栅极与PMOS晶体管六的栅极相连；PMOS晶体管五的栅极还与漏极相连；PMOS晶体管五的源极与PMOS晶体管六的源极相连；可变信号f1(i)从PMOS晶体管五的漏极输入，经过两个PMOS晶体管组成的电流镜结构以后被放大K1(i)倍，作为加法器三的一个输入；恒定信号三C1(i)作为加法器三的另一个输入；加法器三输出总偏置电流。这是信号放大与转换单元的一个示例。
进一步地，所述信号放大与转换单元采用电流驱动方式，可变信号f1(i)接入运算放大器二的同相输入端，运算放大器二的同相输入端还通过电阻二接地；运算放大器二的输出端连接NMOS晶体管三的栅极；NMOS晶体管三的源极连接运算放大器二的反相输入端，NMOS晶体管三的源极还通过电阻三接地；NMOS晶体管三的漏极连接PMOS晶体管七和PMOS晶体管八的栅极；PMOS晶体管七的栅极和漏极相连；PMOS晶体管七和PMOS晶体管八的源极相连；可变信号f1(i)通过电阻二由电流转换为电压，然后通过运算放大器二把电压转换为电流，从PMOS晶体管七的漏极输入，又经过PMOS晶体管七和PMOS晶体管八组成的电流镜结构以后被放大K1(i)倍，由PMOS晶体管八8的漏极输出给加法器三作为一个输入；恒定信号三C1(i)作为加法器三的另一个输入；加法器三输出总偏置电流。这是信号放大与转换单元的另一个示例。
进一步地，所述信号放大与转换单元采用电压驱动方式，可变信号f1(i)接入运算放大器二的同相输入端，恒定信号三C1(i)通过电阻四也接入运算放大器二的同相输入端；运算放大器二的反相输入端通过电阻五接地；运算放大器二的输出端通过电阻六连接到运算放大器二的反相输入端；运算放大器二的输出端还输出总偏置电压；可变信号f1(i)通过电阻四由电流转换为电压，然后经过由运算放大器二、电阻五和电阻六组成的电压放大器放大后，得到总偏置电压。这是信号放大与转换单元的另一个示例。
进一步地，所述第二信号产生单元中，恒定信号一C0(i)为正值；所述信号放大与转换单元中，恒定信号三C1(i)为正值、零、或负值；K1(i)×C0(i)＋C1(i)为正值。这是信号放大与转换单元的优选参数选取原则。
本申请还提供了一种饱和功率放大器的功率控制方法，包括如下步骤：步骤502：确定每一个前级放大器以及末级放大器的总偏置信号计算公式。步骤504：确定控制电压的单位变化量对每一级放大器的输出功率变化量的影响。步骤506：采用电路仿真方式确定每一级放大器的总偏置信号计算公式中的系数。
上述功率控制方法对每一个前级放大级和末级放大级的功率进行联合控制，以使控制电压和输出功率的关系和传统的只控制末级放大器的功率控制曲线一致或接近。
可选地，省略步骤504与步骤506，改为步骤508。步骤508：采用功率控制曲线拟合方式确定每一级放大器的总偏置信号计算公式中的系数。这是本申请的功率控制方法的变形实施例。
进一步地，所述步骤502中，确定每一个前级放大器的总偏置信号为K(i)×Vramp＋C(i)；确定末级放大器的总偏置信号为当K(n)×Vramp＞C(n)时为K(n)×Vramp－C(n)；当K(n)×Vramp≤C(n)时为零。这是一种简化的计算公式的示例。
进一步地，所述步骤504中，将控制电压的变化量ΔV对应整个饱和功率放大器的输出功率变化量称为ΔA；将控制电压的变化量ΔV对应每一个前级放大器的输出功率变化量称为ΔA(i)，将控制电压的变化量ΔV对应末级放大器的输出功率变化量称为ΔA(n)，那么就有ΔA＝ΔA1＋……＋ΔAn；当控制电压发生变化时，要求ΔAn≥任意ΔA(i)。这是ΔV对ΔA(i)和ΔA(n)的影响的一种示例。
进一步地，所述步骤504中，当控制电压发生变化时，要求任意ΔA(i)均相同，即ΔA1＝……＝ΔA(n－1)＝P×ΔAn，p的取值范围是0～1，不含两端点。这是ΔV对ΔA(i)和ΔA(n)的影响的另一种示例。
进一步地，所述步骤504中，当控制电压发生变化时，要求ΔA1≤……≤ΔAn。这是ΔV对ΔA(i)和ΔA(n)的影响的另一种示例。
进一步地，所述步骤506中，先确定末级放大器的总偏置信号计算公式中的系数的取值，然后对每一个前级放大器按照从后往前的输出功率变化量逐步降低的方式通过电路仿真的方法来决定每一个前级放大器的总偏置信号计算公式中的系数的取值。这是确定系数的方式的一种示例。
进一步地，所述步骤508中，调整每一级放大器的总偏置信号计算公式中的系数的取值，以使控制电压对输出功率的控制曲线和只控制末级放大器的控制方式下的控制曲线一致。这是确定系数的方式的另一种示例。
与现有技术相比，本申请提供的饱和功率放大器的功率控制电路同时对每一个前级放大器提供由恒定信号和可变信号叠加组成的总偏置信号，精确控制每一级放大器的输出功率，从而在饱和功率放大器的低输出功率下降低了每一个前级放大器及其偏置电路的功耗，提高了饱和功率放大器在低输出功率下的效率。本申请提供的饱和功率放大器的功率控制方法同时对每一个前级放大器和末级放大器进行联合控制，精确控制每一级放大器的输出功率与控制电压变化量的对应关系，可与传统控制方案具有大致相同的功率控制曲线。
附图说明
图1a至图1c是三种现有的饱和功率放大器的功率控制电路示意图，均仅对末级放大器进行功率控制。
图2是本申请的饱和功率放大器的功率控制电路的一个实施例的方框结构示意图。
图3a至图3e是图2中的第二信号产生单元的五个实施例的电路结构示意图。
图4a至图4c是图2中的信号放大与转换单元的三个实施例的电路结构示意图。
图5a至图5b是本申请的饱和功率放大器的功率控制方法的两个实施例的流程示意图。
图中附图标记为：X为第一信号产生单元；Y为第二信号产生单元；A为加法器；Comp为比较器；B为信号放大与转换单元；U为运算放大器；MN为NMOS晶体管；MP为PMOS晶体管；R为电阻；D为二极管。
具体实施方式
请参阅图2，这是本申请提供的饱和功率放大器的功率控制电路的一个实施例。所述饱和功率放大器主要由n个放大器级联构成，n为自然数。图2中，示例性地将n取值为3，此时饱和功率放大器单元主要由前级放大器一、前级放大器二、末级放大器（即功率输出级）依次级联构成。通常可将末级放大器之前的各级放大器均称为前级放大器。所述功率控制电路主要包括各级放大器的偏置电路、过压保护电路、温度补偿电路等。所述功率控制器电路为每一级放大器提供偏置信号，例如是偏置电压Vbias或偏置电流Ibias，以此来控制整个饱和功率放大器的输出功率。
对于每一个前级放大器例如前级放大器一，其偏置电路主要包括第一信号产生单元一X1、第二信号产生单元一Y1、加法器一A1和信号放大与转换单元一B1。所述第一信号产生单元一X1产生一个恒定的电压或电流信号C1。所述第二信号产生单元一Y1产生一个随控制电压Vramp而变化的可变的电压或电流信号f(i)，具体而言可变信号f1是控制电压Vramp的单调递增（monotonically increasing）函数。换而言之，可变信号f1随着控制电压Vramp的升高而升高或保持不变，可变信号f1随着控制电压Vramp的降低而降低或保持不变。所述加法器一A1将恒定信号C1与可变信号f1叠加。所述信号放大与转换单元一B1将加法器一A1输出的信号进一步放大，作为前级放大器一的总偏置信号，即总偏置电压Vbias1或总偏置电流Ibias1。
可替换地，所述功率控制电路对部分的前级放大器提供的偏置信号是恒定信号与可变信号的叠加，对其余部分的前级放大器提供的偏置信号仅为恒定信号。
对于末级放大器，其偏置电路主要包括第一信号产生单元三X3、第二信号产生单元三Y3、比较器一Comp1和信号放大与转换单元三B3。所述第一信号产生单元三X3产生一个恒定的电压或电流信号C3。所述第二信号产生单元三Y3产生一个随控制电压Vramp单调递增的可变的电压或电流信号f3。所述比较器一Comp1在f3＞C3时输出f3－C3，在f3≤C3时输出为零。所述信号放大与转换单元三B3将比较器一Comp1输出的信号进一步放大，作为末级放大器的总偏置信号，即总偏置电压Vbias3或总偏置电流Ibias3。在末级放大器的总偏置信号中引入恒定信号是为了在控制电压Vramp较小时关闭末级放大器，从而提高前向隔离度。由于这在现有技术中被普遍使用，本申请不再详细分析。
与现有技术相比，本申请提供的饱和功率放大器的功率控制电路具有如下优点。
第一，现有的功率控制电路中，偏置电路仅对各个前级放大器提供恒定的偏置信号。因此，偏置电路的功耗保持恒定，与饱和功率放大器的输出功率无关。
本申请的功率控制电路中，每一个前级放大器的偏置电路都包括产生恒定信号的第一信号产生单元和产生随控制电压Vramp的变化而单调递增的可变信号的第二信号产生单元，两者在加法器中叠加构成总偏置信号。因此，本申请所设计的偏置电路具有这样的特点：在控制电压Vramp较大时，饱和功率放大器的输出功率较大，偏置电路本身也消耗较大的功耗；在控制电压Vramp较小时，饱和功率放大器的输出功率较小，偏置电路本身也消耗较小的功耗。所以，通过设计恒定信号与可变信号并进行叠加，在饱和功率放大器的低输出功率下降低了每一个前级放大器的偏置电路的功耗。
第二，现有的功率控制电路中，偏置电路仅对各个前级放大器提供恒定的偏置信号。因此，各个前级放大器的功耗保持恒定，不受饱和功率放大器的输出功率的影响。
本申请的功率控制电路中，为每一个前级放大器提供的总偏置信号跟随控制电压Vramp的变化而单调递增。因此在控制电压Vramp较大时，饱和功率放大器的输出功率较大，每一个前级放大器也具有较大的功耗；在控制电压Vramp较小时，饱和功率放大器的输出功率较小，每一个前级放大器也具有较小的功耗。所以，通过设计恒定信号与可变信号并进行叠加，在饱和功率放大器的低输出功率下降低了每一个前级放大器的功耗。
第三，由于在饱和功率放大器的低输出功率下同时降低了每一个前级放大器及其偏置电路的功耗，因此提高了饱和功率放大器在低输出功率下的效率。
第四，本申请可将饱和功率放大器和功率控制电路集成制造在一颗CMOS芯片上，不需要采用打线焊盘进行互连。此时可以在饱和功率放大器和功率控制电路之间设计多条连接线，所述连接线集成在该CMOS芯片的制作工艺中一并制造。
第五，本申请的功率控制电路采用单一的模拟控制电压Vramp平滑地控制前级放大器和末级放大器及其偏置电路的功耗，增益控制曲线更加平滑，并且不需要额外的控制线。在控制过程中也不改变前级放大器的电路结构，这和现有技术通过改变放大级单元数目或者偏置电路数目的离散控制有所不同。离散控制是采用数字控制方式，其增益控制呈现阶梯状，容易出现功率跳变和频谱扩展，并且需要额外的控制线。
图2所示的功率控制器单元中，所述第二信号产生单元有多种电路结构可以实现，图3a至图3e示例性地给出了五个实施例。每一个前级放大器的偏置电路中的第二信号产生单元各自独立，不同的第二信号产生单元可以具有相同或不同的电路结构。可选地，这些实施例也能作为末级放大器的偏置电路中的第二信号产生单元。
请参阅图3a，这是本申请的第二信号产生单元的第一实施例。该第一实施例所示的第二信号产生单元包括一个运算放大器U1、一个NMOS晶体管一MN1、三个PMOS晶体管MP1至MP3、一个电阻R1、两个加法器A0(i)和A0(i+1)。控制电压Vramp接入运算放大器一U1的同相输入端，运算放大器一U1的输出端连接NMOS晶体管一MN1的栅极。NMOS晶体管一MN1的源极连接运算放大器一U1的反相输入端，NMOS晶体管一MN1的源极还通过电阻一R1接地。NMOS晶体管一MN1的漏极连接三个PMOS晶体管MP1至MP3的栅极。三个PMOS晶体管MP1至MP3的源极相连，例如连接工作电压（未图示）。PMOS晶体管一MP1的漏极与栅极相连接。PMOS晶体管二MP2的漏极输出一个可变信号f0(i）作为加法器一A0(i)的一个输入，恒定信号一C0(i)作为加法器一A0(i)的另一个输入，加法器一A0(i)输出可变信号f1(i)，即f1(i)＝f0(i)＋C0(i)。PMOS晶体管三MP3的漏极输出另一个可变信号f0(i+1）作为加法器二A0(i+1)的一个输入，恒定信号二C0(i+1)作为加法器二A0(i+1)的另一个输入，加法器二A0(i+1)输出可变信号f1(i+1)，即f1(i+1)＝f0(i+1)＋C0(i+1)。
图3a所示的第二信号产生单元中，通过电阻一R1将控制电压Vramp转换为电流，因此f0(i)＝K0(i)×Vramp，f0(i+1)＝K0(i+1)×Vramp，K0(i)＝K0(i+1)＝1/R1。最终输出的可变信号f1(i)、f1(i+1)与输入的控制电压Vramp之间呈现线性关系，可以表示为f1(i)＝K0(i)×Vramp＋C0(i)，f1(i+1)＝K0(i+1)×Vramp＋C0(i+1)。
可选地，图3a所示的第二信号产生单元中，两个加法器A0(i)和A0(i+1)、两个恒定信号C0(i)和C0(i+1)可以省略。此时，f1(i)＝f0(i)＝K0(i)×Vramp，f1(i+1)＝f0(i+1)＝K0(i+1)×Vramp。
请参阅图3b，这是本申请的第二信号产生单元的第二实施例。该第二实施例所示的偏置电路在第一实施例的基础上增加了一个与电阻一R1串联的NMOS晶体管二MN2。NMOS晶体管二MN2接在电阻一R1与地之间。NMOS晶体管二MN2的栅极和漏极相连接，并连接电阻一R1。NMOS晶体管二MN2的源极接地。
请参阅图3c，这是本申请的第二信号产生单元的第三实施例。该第三实施例所示的偏置电路在第一实施例的基础上增加了一个与电阻一R1并联的NMOS晶体管二MN2。NMOS晶体管二MN2的栅极和漏极相连接，并连接电阻一R1和NMOS晶体管一MN1的源极。NMOS晶体管二MN2的源极接地。
请参阅图3d，这是本申请的第二信号产生单元的第四实施例。该第四实施例所示的偏置电路在第一实施例的基础上增加了一个与电阻一R1串联的二极管D1。二极管D1接在电阻一R1与地之间。二极管D1的阳极连接电阻一R1，阴极接地。
请参阅图3e，这是本申请的第二信号产生单元的第五实施例。该第五实施例所示的偏置电路在第一实施例的基础上增加了一个与电阻一R1串联的PMOS晶体管四MP4。PMOS晶体管四MP4接在电阻一R1与地之间。PMOS晶体管四MP4的源极连接电阻一R1。PMOS晶体管四MP4的栅极和漏极相连接，并接地。
图3b至图3e所示的第二信号产生单元中，f0(i)、f0(i+1)均为输入的控制电压Vramp的单调递增函数，但输出与输入之间均为非线性关系；最终输出的可变信号f1(i)、f1(i+1) 均为输入的控制电压Vramp的单调递增函数，但输出与输入之间均为非线性关系。
可选地，图3b至图3e所示的第二信号产生单元中，两个加法器A0(i)和A0(i+1)、两个恒定信号C0(i)和C0(i+1)可以省略。此时，f1(i)＝f0(i)，f1(i+1)＝f0(i+1)。
图3a至图3e所示的第二信号产生单元中，都是输出两个可变信号f1(i)和f1(i+1)，可用于两个前级放大器。可选地，可将虚线方框中的PMOS晶体管三MP3删除，如有与PMOS晶体管三MP3连接的加法器A0(i+1)和输入的恒定信号C0(i+1)也一并删除，此时这些第二信号产生单元只输出一个可变信号f1(i)，只能用于一个前级放大器。可选地，可以再增加与PMOS晶体管二MP2、PMOS晶体管三MP3具有相同连接方式的一个或多个PMOS晶体管（未图示），并可选地增加与新增的PMOS晶体管连接的加法器A0(i+2)和输入的恒定信号C0(i+2)，从而可以输出更多的可变信号例如f1(i+2)等，从而可用于更多的前级放大器。
图2所示的功率控制器单元中，所述信号放大与转换单元有多种电路结构可以实现，图4a至图4c示例性地给出了三个实施例。每一个前级放大器的偏置电路中的信号放大与转换单元各自独立，不同的信号放大与转换单元可以具有相同或不同的电路结构。可选地，这些实施例也能作为末级放大器的偏置电路中的信号放大与转换单元。
请参阅图4a，这是本申请的信号放大与转换单元的第一实施例。该第一实施例采用电流驱动方式，为前级放大器提供总偏置电流Ibias(i)。所述信号放大与转换单元包括两个PMOS晶体管MP5和MP6、一个加法器A1(i)。PMOS晶体管五MP5的栅极与PMOS晶体管六MP6的栅极相连。PMOS晶体管五MP5的栅极还与漏极相连。PMOS晶体管五MP5的源极与PMOS晶体管六MP6的源极相连，例如连接工作电压（未图示）。可变信号f1(i)从PMOS晶体管五MP5的漏极输入，经过两个PMOS晶体管MP5和MP6组成的电流镜结构以后被放大K1(i)倍，作为加法器三A1(i)的一个输入。恒定信号三C1(i)在这里是恒定电流，作为加法器三A1(i)的另一个输入。加法器三A1(i)输出总偏置电流ibias(i)。
图4a所示的信号放大与转换单元中，如果没有增加恒定信号三C1(i)，那么第i级前级放大器的总偏置电流Ibias(i)＝K(i)×f1(i)＝K1(i)×f0(i)＋K1(i)×C0(i)，K1(i)为电流镜放大倍数。如果对照前述的每一个前级放大器的总偏置电流Ibias(i)＝f(i)＋C(i)，此处的f(i)＝K1(i)×f0(i)为跟随控制电压Vramp单调递增的可变信号，C(i)＝K1(i)×C0(i)为恒定信号。
图4a所示的信号放大与转换单元中，如果根据实际需要增加了恒定信号C1(i)，那么第i级前级放大器的总偏置电流Ibias(i)＝K1(i)×f1(i)＋C1(i)＝K1(i)×f0(i)＋K1(i)×C0(i)＋C1(i)，其中C1(i)在这里是恒定电流，其可以是正值，也可以是负值。如果对照前述的每一个前级放大器的总偏置电流Ibias(i)＝f(i)＋C(i)，此处的f(i)＝K1(i)×f0(i)为跟随控制电压Vramp单调递增的可变信号，C(i)＝K1(i)×C0(i)＋C1(i)为恒定信号。在典型的设计要求中，一开始的恒定电流C0(i)需要为正值，而总的恒定电流C(i)通常也为正值。
优选地，图4a所示的信号放大与转换单元中，可变信号f1(i)由图3a所示的第二信号产生单元提供。此时，Ibias(i)＝K1(i)×Vramp/R1＋K1(i)×C0(i)＋C1(i)。总的可变电流f(i)＝K1(i)/R1×Vramp，总的恒定电流C(i)＝K1(i)×C0(i)＋C1(i)。此时，图4a所示的信号放大与转换单元中，流过PMOS晶体管五MP5的电流与流过PMOS晶体管六MP6的电流的比值应为1:K1(i)，可以满足总偏置电流中可变部分f(i)的线性系数为K1(i)。
请参阅图4b，这是本申请的信号放大与转换单元的第二实施例。该第二实施例采用电流驱动方式，为前级放大器提供总偏置电流Ibias(i)。所述信号放大与转换单元包括一个运算放大器U2、两个PMOS晶体管MP7和MP8、一个NMOS晶体管MN3、两个电阻R2和R3、一个加法器A1(i)。可变信号f1(i)接入运算放大器二U2的同相输入端，运算放大器二U2的同相输入端还通过电阻二R2接地。运算放大器二U2的输出端连接NMOS晶体管三MN3的栅极。NMOS晶体管三MN3的源极连接运算放大器二U2的反相输入端，NMOS晶体管三MN3的源极还通过电阻三R3接地。NMOS晶体管三MN3的漏极连接两个PMOS晶体管MP7和MP8的栅极。PMOS晶体管七MP7的栅极和漏极相连。两个PMOS晶体管MP7和MP8的源极相连，例如连接工作电压（未图示）。可变信号f1(i)通过电阻二R2由电流转换为电压，然后通过运算放大器二U2把电压转换为电流，从PMOS晶体管七MP7的漏极输入，又经过两个PMOS晶体管MP7和MP8组成的电流镜结构以后被放大K1(i)倍，由PMOS晶体管八MP8的漏极输出给加法器三A1(i)作为一个输入。恒定信号三C1(i)在这里是恒定电流，作为加法器三A1(i)的另一个输入。加法器三A1(i)输出总偏置电流ibias(i)。
优选地，图4b所示的信号放大与转换单元中，可变信号f1(i)由图3a所示的第二信号产生单元提供。此时，图4b所示的信号放大与转换单元中，Ibias(i)＝R2/R3×K1(i)×f1(i)+C1(i)。其中K1(i)为PMOS晶体管MP7和MP8的比例系数。由于f1(i)来自于图3a所示的第二信号产生单元，这部分电流通过图4b所示的信号放大与转换单元被放大为R2/R3×K1(i)×f1(i)，然后再和C1(i)相加。C1(i)可以是正数或者负数，但需要保证总的Ibias(i)里面包含的恒定电流R2/R3×K1(i)×C0(i)＋C1(i)为正数。
请参阅图4c，这是本申请的信号放大与转换单元的第三实施例。该第三实施例采用电压驱动方式，为前级放大器提供总偏置电压Vbias(i)。所述信号放大与转换单元包括一个运算放大器U2、三个电阻R4至R6。可变信号f1(i)接入运算放大器二U2的同相输入端，恒定信号C1(i)在这里是恒定电压通过电阻四R4也接入运算放大器二U2的同相输入端。运算放大器二U2的反相输入端通过电阻五R5接地。运算放大器二U2的输出端通过电阻六R6连接到运算放大器二U2的反相输入端。运算放大器二U2的输出端还输出总偏置电压Vbias(i)。可变信号f1(i)通过电阻四R4由电流转换为电压，然后经过由运算放大器二U2、电阻五R5和电阻六R6组成的电压放大器放大后，得到总偏置电压Vbias(i)＝f1(i)×(R4/R5)×(R5+R6)－C1(i)×(R4/R5)×(R5+R6)。
本申请的饱和功率放大器的功率控制电路中，由于前级放大器和末级放大器都会影响输出功率，使得控制电压Vramp和输出功率之间的对应关系变得比较复杂，容易出现输出功率随控制电压Vramp变化过快、过慢、上升/下降不单调等问题。这些问题会影响饱和功率放大器的开关谱特性。为此，本申请提出一种将对前级放大级和末级放大级的控制联合起来的方法，尽可能让控制电压Vramp和输出功率的关系和传统的只控制末级放大器的功率控制曲线一致或接近。
请参阅图5a，这是本申请的饱和功率放大器的功率控制方法的第一实施例，包括如下步骤。
步骤502：确定每一个前级放大器的总偏置信号计算公式、以及末级放大器的总偏置信号计算公式。例如，将每一个前级放大器的总偏置信号简化为K(i)×Vramp＋C(i)；将末级放大器的总偏置信号简化为当K(n)×Vramp＞C(n)时为K(n)×Vramp－C(n)；当K(n)×Vramp≤C(n)时为零。
步骤504：确定控制电压的单位变化量对组成饱和功率放大器的n个级联放大器的每一级输出功率变化量的影响。
将控制电压Vramp的变化量ΔV对应整个饱和功率放大器的输出功率变化量称为ΔA，ΔA的单位是dB。将控制电压Vramp的变化量ΔV对应每一个前级放大器的输出功率变化量称为ΔA(i)，将控制电压Vramp的变化量ΔV对应末级放大器的输出功率变化量称为ΔA(n)，那么就有ΔA＝ΔA1＋……＋ΔAn。以图2所示的三级放大器级联结构为例，ΔA＝ΔA1＋ΔA2＋ΔA3。其中，ΔA1、ΔA2、ΔA3分别表示前级放大器一、前级放大器二、末级放大器针对控制电压Vramp的单位变化量的功率变化量。
优选地，当控制电压Vramp发生变化时，要求末级放大器的输出功率变化量ΔAn大于或等于任意一个前级放大器的输出功率变化量。更优选地，当控制电压Vramp发生变化时，要求末级放大器的输出功率变化量ΔAn大于或等于任意一个前级放大器的输出功率变化量，同时要求所有前级放大器的输出功率变化量相同。例如，ΔA1＝……＝ΔA(n－1)＝P×ΔAn，p的取值范围是0～1，不含两端点。例如，P取1/4、1/3、1/2、2/3、3/4等。
另一种优选地，当控制电压Vramp发生变化时，要求位置靠后的放大器的输出功率变化量ΔA(i+1)大于或等于前一个放大器的输出功率变化量ΔA(i)，即ΔA1≤……≤ΔAn。更优选地，当控制电压Vramp发生变化时，要求位置靠后的放大器的输出功率变化量ΔA(i+1)大于前一个放大器的输出功率变化量ΔA(i)，即ΔA1＜……＜ΔAn。
另一种优选地，当控制电压Vramp发生变化时，要求每一级放大器的输出功率变化量相同，即ΔA1＝……＝ΔAn。
步骤506：根据每一级放大器确定下来的针对控制电压的单位变化量的输出功率变化量，采用电路仿真方式确定每一级放大器的总偏置信号计算公式中的系数，例如是步骤502中的系数K(i)、C(i)、K(n)、C(n)。
以图2所示的三级放大器级联结构为例，可以根据前级放大器一的具体设计包括电路结构、器件参数等，采用电路仿真的方式得到K1和C1的大小。K1越大，前级放大器一的输出功率变化越大，这就需要前级放大器二的输出功率变化要小，这会限制K2的取值。由于前级放大器一和前级放大器二的输出功率不能取太小，这样会导致末级放大器的功率输入不够而无法正常工作，所以前级放大器一和前级放大器二的偏置信号分解成一个恒定信号C(i)加上一个随控制电压Vramp变化的可变信号f(i)，这样在控制电压Vramp很小时，能够保证有一定的输出功率到后级放大器。
由于是饱和功率放大器，实际情况可能比上述方式更加复杂。前级放大器一的输出功率变化对整体饱和功率放大器的输出功率变化无法通过常用的函数或者公式确定，这是因为末级放大器饱和，这时末级放大器的输入功率和输出功率之间是非线性的关系，并和具体的电路实现有关。所以在这种情况下，可以采用的一种优选策略是输出功率的主要调整放到末级放大器，优先确定K3和C3的取值。然后对每一个前级放大器的输出功率变化量采用逐步降低的方案。然后通过电路仿真的方法来决定K1、C1、K2、C2的具体取值，从而提高在低输出功率下前级放大器的效率。
请参阅图5b，这是本申请的饱和功率放大器的功率控制方法的第二实施例。与第一实施例相比，第二实施例省略了步骤504与步骤506，改为步骤508。
步骤508：采用功率控制曲线拟合方式确定每一级放大器的总偏置信号计算公式中的系数，例如是步骤502中的系数K(i)、C(i)、K(n)、C(n)。这是将关注重点放到功率控制曲线。本申请的饱和功率放大器的功率控制电路控制每一级放大器的电压或电流，并且每一级放大器的总偏置电压或电流都是控制电压Vramp的函数，每一级放大器都会影响最后的功率输出，所以和传统的只控制末级放大器的控制方式不一样，本申请需要调整全部前级放大器和末级放大器的控制关系来满足控制曲线。根据图2的示例，就是要调整K1、C1、K2、C2、K3、C3的值来使得控制电压Vramp对输出功率的控制曲线和传统的只控制末级放大器的控制方式下的控制曲线一致。通常来说，当K1、K2变大时，K3需要减小。当C1、C2增大时，C3也需要增大。
以上仅为本申请的优选实施例，并不用于限定本申请。对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (22)
1.一种饱和功率放大器的功率控制电路，所述饱和功率放大器由一个或多个前级放大器以及一个末级放大器级联构成；其特征是，所述功率控制电路包括各级放大器的偏置电路，用来为每一级放大器提供偏置信号，以此来控制整个饱和功率放大器的输出功率；
每一个前级放大器的偏置电路包括第一信号产生单元、第二信号产生单元、加法器和信号放大与转换单元；所述第一信号产生单元产生一个恒定信号C(i)；所述第二信号产生单元产生一个随控制电压单调递增的可变信号f(i)；所述加法器将恒定信号C(i)与可变信号f(i)叠加；所述信号放大与转换单元将加法器输出的信号进一步放大，作为前级放大器的总偏置信号。
2.根据权利要求1所述的饱和功率放大器的功率控制电路，其特征是，部分前级放大器的偏置电路中省略第二信号产生单元和加法器，仅由恒定信号作为偏置信号。
3.根据权利要求1所述的饱和功率放大器的功率控制电路，其特征是，所述末级放大器的偏置电路包括第一信号产生单元三、第二信号产生单元三、比较器一和信号放大与转换单元三；所述第一信号产生单元三产生一个恒定信号C(n)；所述第二信号产生单元三产生一个随控制电压Vramp单调递增的可变信号f(n)；所述比较器一在f(n)＞C(n)时输出f(n)－C(n)，在f(n)≤C(n)时输出为零；所述信号放大与转换单元三将比较器一输出的信号进一步放大，作为末级放大器的总偏置信号。
4.根据权利要求1所述的饱和功率放大器的功率控制电路，其特征是，所述第二信号产生单元中，控制电压接入运算放大器一的同相输入端，运算放大器一的输出端连接NMOS晶体管一的栅极；NMOS晶体管一的源极连接运算放大器一的反相输入端，NMOS晶体管一的源极还通过电阻一接地；NMOS晶体管一的漏极连接PMOS晶体管一至PMOS晶体管三的栅极；PMOS晶体管一至PMOS晶体管三的源极相连；PMOS晶体管一的漏极与栅极相连接；PMOS晶体管二的漏极输出一个可变信号f0(i）作为加法器一的一个输入，恒定信号一C0(i)作为加法器一的另一个输入，加法器一输出可变信号f1(i)，即f1(i)＝f0(i)＋C0(i)；PMOS晶体管三的漏极输出另一个可变信号f0(i+1）作为加法器二的一个输入，恒定信号二C0(i+1)作为加法器二的另一个输入，加法器二输出可变信号f1(i+1)，即f1(i+1)＝f0(i+1)＋C0(i+1)。
5.根据权利要求4所述的饱和功率放大器的功率控制电路，其特征是，所述第二信号产生单元中，还有一个与电阻一串联的NMOS晶体管二；NMOS晶体管二接在电阻一与地之间；NMOS晶体管二的栅极和漏极相连接，并连接电阻一；NMOS晶体管二的源极接地。
6.根据权利要求4所述的饱和功率放大器的功率控制电路，其特征是，所述第二信号产生单元中，还有一个与电阻一并联的NMOS晶体管二；NMOS晶体管二的栅极和漏极相连接，并连接电阻一和NMOS晶体管一的源极；NMOS晶体管二的源极接地。
7.根据权利要求4所述的饱和功率放大器的功率控制电路，其特征是，所述第二信号产生单元中，还有一个与电阻一串联的二极管；二极管接在电阻一与地之间；二极管的阳极连接电阻一，阴极接地。
8.根据权利要求4所述的饱和功率放大器的功率控制电路，其特征是，所述第二信号产生单元中，还有一个与电阻一串联的PMOS晶体管四；PMOS晶体管四接在电阻一与地之间；PMOS晶体管四的源极连接电阻一；PMOS晶体管四的栅极和漏极相连接，并接地。
9.根据权利要求4至8中任一项所述的饱和功率放大器的功率控制电路，其特征是，所述第二信号产生单元中，省略两个加法器和两个恒定信号。
10.根据权利要求4至8中任一项所述的饱和功率放大器的功率控制电路，其特征是，所述第二信号产生单元中，省略PMOS晶体管三，此时所述第二信号产生单元只输出一个可变信号f1(i)；
或者，所述第二信号产生单元中，增加与PMOS晶体管三采用相同连接方式的一个或多个PMOS晶体管，此时所述第二信号产生单元输出多个可变信号f1(i)、f(i+1)、f(i+2)……。
11.根据权利要求1所述的饱和功率放大器的功率控制电路，其特征是，所述信号放大与转换单元采用电流驱动方式，PMOS晶体管五的栅极与PMOS晶体管六的栅极相连；PMOS晶体管五的栅极还与漏极相连；PMOS晶体管五的源极与PMOS晶体管六的源极相连；可变信号f1(i)从PMOS晶体管五的漏极输入，经过两个PMOS晶体管组成的电流镜结构以后被放大K1(i)倍，作为加法器三的一个输入；恒定信号三C1(i)作为加法器三的另一个输入；加法器三输出总偏置电流。
12.根据权利要求1所述的饱和功率放大器的功率控制电路，其特征是，所述信号放大与转换单元采用电流驱动方式，可变信号f1(i)接入运算放大器二的同相输入端，运算放大器二的同相输入端还通过电阻二接地；运算放大器二的输出端连接NMOS晶体管三的栅极；NMOS晶体管三的源极连接运算放大器二的反相输入端，NMOS晶体管三的源极还通过电阻三接地；NMOS晶体管三的漏极连接PMOS晶体管七和PMOS晶体管八的栅极；PMOS晶体管七的栅极和漏极相连；PMOS晶体管七和PMOS晶体管八的源极相连；可变信号f1(i)通过电阻二由电流转换为电压，然后通过运算放大器二把电压转换为电流，从PMOS晶体管七的漏极输入，又经过PMOS晶体管七和PMOS晶体管八组成的电流镜结构以后被放大K1(i)倍，由PMOS晶体管八8的漏极输出给加法器三作为一个输入；恒定信号三C1(i)作为加法器三的另一个输入；加法器三输出总偏置电流。
13.根据权利要求1所述的饱和功率放大器的功率控制电路，其特征是，所述信号放大与转换单元采用电压驱动方式，可变信号f1(i)接入运算放大器二的同相输入端，恒定信号三C1(i)通过电阻四也接入运算放大器二的同相输入端；运算放大器二的反相输入端通过电阻五接地；运算放大器二的输出端通过电阻六连接到运算放大器二的反相输入端；运算放大器二的输出端还输出总偏置电压；可变信号f1(i)通过电阻四由电流转换为电压，然后经过由运算放大器二、电阻五和电阻六组成的电压放大器放大后，得到总偏置电压。
14.根据权利要求4至8、11至13中任一项所述的饱和功率放大器的功率控制电路，其特征是，所述第二信号产生单元中，恒定信号一C0(i)为正值；所述信号放大与转换单元中，恒定信号三C1(i)为正值、零、或负值；K1(i)×C0(i)＋C1(i)为正值。
15.一种饱和功率放大器的功率控制方法，其特征是，包括如下步骤：
步骤502：确定每一个前级放大器以及末级放大器的总偏置信号计算公式；
步骤504：确定控制电压的单位变化量对每一级放大器的输出功率变化量的影响；
步骤506：采用电路仿真方式确定每一级放大器的总偏置信号计算公式中的系数。
16.根据权利要求15所述的饱和功率放大器的功率控制方法，其特征是，省略步骤504与步骤506，改为步骤508；
步骤508：采用功率控制曲线拟合方式确定每一级放大器的总偏置信号计算公式中的系数。
17.根据权利要求15或16所述的饱和功率放大器的功率控制方法，其特征是，所述步骤502中，确定每一个前级放大器的总偏置信号为K(i)×Vramp＋C(i)；确定末级放大器的总偏置信号为当K(n)×Vramp＞C(n)时为K(n)×Vramp－C(n)；当K(n)×Vramp≤C(n)时为零。
18.根据权利要求15所述的饱和功率放大器的功率控制方法，其特征是，所述步骤504中，将控制电压的变化量ΔV对应整个饱和功率放大器的输出功率变化量称为ΔA；将控制电压的变化量ΔV对应每一个前级放大器的输出功率变化量称为ΔA(i)，将控制电压的变化量ΔV对应末级放大器的输出功率变化量称为ΔA(n)，那么就有ΔA＝ΔA1＋……＋ΔAn；当控制电压发生变化时，要求ΔAn≥任意ΔA(i)。
19.根据权利要求18所述的饱和功率放大器的功率控制方法，其特征是，所述步骤504中，当控制电压发生变化时，要求任意ΔA(i)均相同，即ΔA1＝……＝ΔA(n－1)＝P×ΔAn，p的取值范围是0～1，不含两端点。
20.根据权利要求18所述的饱和功率放大器的功率控制方法，其特征是，所述步骤504中，当控制电压发生变化时，要求ΔA1≤……≤ΔAn。
21.根据权利要求15所述的饱和功率放大器的功率控制方法，其特征是，所述步骤506中，先确定末级放大器的总偏置信号计算公式中的系数的取值，然后对每一个前级放大器按照从后往前的输出功率变化量逐步降低的方式通过电路仿真的方法来决定每一个前级放大器的总偏置信号计算公式中的系数的取值。
22.根据权利要求15所述的饱和功率放大器的功率控制方法，其特征是，所述步骤508中，调整每一级放大器的总偏置信号计算公式中的系数的取值，以使控制电压对输出功率的控制曲线和只控制末级放大器的控制方式下的控制曲线一致。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910278680.6A CN111800092B (zh) | 2019-04-09 | 2019-04-09 | 一种饱和功率放大器的功率控制电路及其控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910278680.6A CN111800092B (zh) | 2019-04-09 | 2019-04-09 | 一种饱和功率放大器的功率控制电路及其控制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111800092A true CN111800092A (zh) | 2020-10-20 |
| CN111800092B CN111800092B (zh) | 2023-11-28 |
Family
ID=72805655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910278680.6A Active CN111800092B (zh) | 2019-04-09 | 2019-04-09 | 一种饱和功率放大器的功率控制电路及其控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111800092B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111901726A (zh) * | 2020-07-29 | 2020-11-06 | 广州市迪士普音响科技有限公司 | 一种自动默音前置放大器系统及其控制方法 |
| CN114647268A (zh) * | 2022-03-24 | 2022-06-21 | 中国科学院微电子研究所 | 一种低压差线性稳压电路 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005020383A (ja) * | 2003-06-26 | 2005-01-20 | Renesas Technology Corp | 高周波電力増幅回路および無線通信システム |
| US7193459B1 (en) * | 2004-06-23 | 2007-03-20 | Rf Micro Devices, Inc. | Power amplifier control technique for enhanced efficiency |
| US7545217B1 (en) * | 2004-05-12 | 2009-06-09 | Anadigics, Inc. | System and method for improving power efficiency in GSM power amplifiers |
| US20110095827A1 (en) * | 2008-05-20 | 2011-04-28 | Renesas Electronics Corporation | Radio frequency (rf) power amplifier and rf power amplifier apparatus |
| US20120249236A1 (en) * | 2011-03-28 | 2012-10-04 | Infineon Technologies Ag | Amplifier Circuit, Mobile Communication Device and Method for Adjusting a Bias of a Power Amplifier |
| JP2013062728A (ja) * | 2011-09-14 | 2013-04-04 | Renesas Electronics Corp | Ｒｆ電力増幅器およびその動作方法 |
| CN108011603A (zh) * | 2016-10-28 | 2018-05-08 | 三星电机株式会社 | 适配多频带的功率放大器设备 |
-
2019
- 2019-04-09 CN CN201910278680.6A patent/CN111800092B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005020383A (ja) * | 2003-06-26 | 2005-01-20 | Renesas Technology Corp | 高周波電力増幅回路および無線通信システム |
| US7545217B1 (en) * | 2004-05-12 | 2009-06-09 | Anadigics, Inc. | System and method for improving power efficiency in GSM power amplifiers |
| US7193459B1 (en) * | 2004-06-23 | 2007-03-20 | Rf Micro Devices, Inc. | Power amplifier control technique for enhanced efficiency |
| US20110095827A1 (en) * | 2008-05-20 | 2011-04-28 | Renesas Electronics Corporation | Radio frequency (rf) power amplifier and rf power amplifier apparatus |
| US20120249236A1 (en) * | 2011-03-28 | 2012-10-04 | Infineon Technologies Ag | Amplifier Circuit, Mobile Communication Device and Method for Adjusting a Bias of a Power Amplifier |
| JP2013062728A (ja) * | 2011-09-14 | 2013-04-04 | Renesas Electronics Corp | Ｒｆ電力増幅器およびその動作方法 |
| CN108011603A (zh) * | 2016-10-28 | 2018-05-08 | 三星电机株式会社 | 适配多频带的功率放大器设备 |
Non-Patent Citations (1)
| Title |
|---|
| 京湘: "双频/GSM 3.6V集成功率放大器", 电子产品世界, no. 09, pages 54 - 55 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111901726A (zh) * | 2020-07-29 | 2020-11-06 | 广州市迪士普音响科技有限公司 | 一种自动默音前置放大器系统及其控制方法 |
| CN114647268A (zh) * | 2022-03-24 | 2022-06-21 | 中国科学院微电子研究所 | 一种低压差线性稳压电路 |
| CN114647268B (zh) * | 2022-03-24 | 2024-05-24 | 中国科学院微电子研究所 | 一种低压差线性稳压电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111800092B (zh) | 2023-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102484454B (zh) | 用于功率放大的线性化电路和方法 | |
| CN103248330B (zh) | 一种高增益精度的可编程增益放大器 | |
| CN113037222B (zh) | 一种偏置电路及放大器 | |
| CN100527604C (zh) | 功率放大器 | |
| JP5831511B2 (ja) | 高周波電力増幅器 | |
| CN110729995B (zh) | 一种电平转换电路及电平转换方法 | |
| CN101902207A (zh) | 偏置电路、高功率放大器和便携信息终端 | |
| CN115567005B (zh) | 一种功率自适应Doherty功率放大器结构及设计方法 | |
| WO2016078618A1 (zh) | 用于射频功率放大器的功率控制方法、装置及通信终端 | |
| CN107994897B (zh) | 一种偏置电流控制电路、方法以及功率放大控制电路 | |
| CN111800092A (zh) | 一种饱和功率放大器的功率控制电路及其控制方法 | |
| CN103201951B (zh) | 偏置控制电路 | |
| JP5328975B2 (ja) | Ｒｆパワーモジュール | |
| US7602238B2 (en) | Power amplifier | |
| JP5725026B2 (ja) | 電源変調器及びその制御方法 | |
| Lin et al. | A 0.8-V 0.25-mW Current-Mirror OTA With 160-MHz GBW in 0.18-$\mu {\hbox {m}} $ CMOS | |
| Eo et al. | High efficiency 5GHz CMOS power amplifier with adaptive bias control circuit | |
| CN109683649B (zh) | 一种恒流电路 | |
| TW201406057A (zh) | 共源共柵放大器及放大電路 | |
| WO2012100947A1 (en) | Amplification circuit having optimization of power | |
| CN103107791B (zh) | 带宽恒定的增益线性可变增益放大器 | |
| US9209761B2 (en) | Combined input stage for transconductance amplifier having gain linearity over increased input voltage range | |
| CN114584082A (zh) | 运算放大器的带宽调整电路及带宽调整方法 | |
| KR101653903B1 (ko) | 비선형 증폭단을 이용한 선형 증폭기 | |
| JP5165610B2 (ja) | Ｒｆ電力増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |