CN111799224B - 与双栅氧高低压CMOS工艺兼容提高器件稳定性的π型栅多晶及其制作方法 - Google Patents

与双栅氧高低压CMOS工艺兼容提高器件稳定性的π型栅多晶及其制作方法 Download PDF

Info

Publication number
CN111799224B
CN111799224B CN202010635339.4A CN202010635339A CN111799224B CN 111799224 B CN111799224 B CN 111799224B CN 202010635339 A CN202010635339 A CN 202010635339A CN 111799224 B CN111799224 B CN 111799224B
Authority
CN
China
Prior art keywords
layer
gate
polycrystalline
voltage
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010635339.4A
Other languages
English (en)
Other versions
CN111799224A (zh
Inventor
殷万军
钟怡
刘玉奎
朱坤峰
桂林
梁康弟
裴颖
李光波
谭开州
刘青
钱呈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Zhongke Yuxin Electronic Co ltd
Original Assignee
Chongqing Zhongke Yuxin Electronic Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Zhongke Yuxin Electronic Co ltd filed Critical Chongqing Zhongke Yuxin Electronic Co ltd
Priority to CN202010635339.4A priority Critical patent/CN111799224B/zh
Publication of CN111799224A publication Critical patent/CN111799224A/zh
Application granted granted Critical
Publication of CN111799224B publication Critical patent/CN111799224B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开与双栅氧高低压CMOS工艺兼容提高器件稳定性的π型栅多晶及其制作方法，方法步骤：1)实施薄栅氧化层；2)淀积栅多晶薄膜；3)制作π型栅多晶结构；器件包括衬底、N型阱、自对准P型阱等。本发明实现了精细控制栅多晶厚度有效抑制后续氧化刻蚀工艺对于栅多晶纵向尺寸的影响，提高了栅多晶薄膜的电性能稳定性和工艺一致性，有效改善与高精密线性双多晶电容模块兼容性，有效提高了双多晶电容电压系数和近零偏压电容电压对称性。通过抑制掺杂离子特别是硼离子进入栅多晶薄膜，有效改善PMOS器件栅多晶表面平整性和产品长期可靠性。通过替代有机抗反射涂层，提高工艺兼容性并降低产品的制造成本，有效提升产品成品率和市场竞争力。

Description

与双栅氧高低压CMOS工艺兼容提高器件稳定性的π型栅多晶 及其制作方法
技术领域
本发明涉及半导体集成电路领域，具体是与双栅氧高低压 CMOS工艺兼容提高器件稳定性的π型栅多晶及其制作方法。
背景技术
在CMOS模拟集成电路制造过程中，尤其是深亚微米CMOS 模拟工艺，对于影响MOS器件性能的栅多晶横向尺寸更加重视，比如栅多晶长度，栅多晶刻蚀形貌等。对于栅多晶的纵向尺寸的工艺一致性重视明显不足，但是由于栅多晶刻蚀后以及栅多晶侧壁回刻工艺后应力消除采用的多晶氧化工艺，如果没有合适的栅多晶保护结构都会产生栅多晶层的消耗。另外对于自对准PMOS源漏注入工艺，在重掺杂磷的栅多晶薄膜中会引入重剂量的硼离子和氟离子。这不但会影响PMOS器件的电性能(10纳米以下薄栅氧器件尤为严重)，而且在完成源漏杂质激活退火后栅多晶表面呈现起伏不平，影响PMOS栅多晶表面形貌和产品的长期可靠性。
另一方面，在包含高线性双多晶电容模块的模拟CMOS工艺中，栅多晶薄膜作为高线性多晶电容的一端电极，多晶薄膜的电性能稳定性和一致性对于双多晶电容的高线性度和近零偏压对称性影响非常显著。
因此，如何精细控制栅多晶结构尺寸和栅多晶薄膜方块阻值是一个亟待解决的问题。
发明内容
本发明的目的是解决现有技术中存在的问题。
为实现本发明目的而采用的技术方案是这样的，与双栅氧高低压CMOS工艺兼容提高器件稳定性的π型栅多晶制作方法，包括以下步骤：
1)在衬底上形成N型阱注入区，并在N型阱注入区内形成N 型阱。在N型阱注入区以外区域形成自对准P型阱区，并内形成自对准P型阱。
2)在N型阱注入区内形成P型MOS轻掺杂源漏注入区和P 型MOS源漏注入区，并分别完成P型MOS轻掺杂源漏和P型MOS 源漏的注入。
3)在N型阱注入区和自对准P型阱区部分表面形成n埃米的 LOCOS场氧化层，在N型阱注入区和自对准P型阱区未被LOCOS 场氧化层覆盖的表面区域形成m1埃米的厚栅氧化层。n，m1为自然数。
4)在LOCOS场氧化层的平坦表面淀积多晶层。在多晶层表面淀积氧氮介质层。在氧氮介质层表面淀积栅多晶层。
在所述LOCOS场氧化层未覆盖的区域表面形成屏蔽保护层。在所述LOCOS场氧化层未覆盖的区域形成厚栅氧化层之前，去除所述屏蔽保护层。
5)在低压器件有源区域去除m1埃米厚栅氧化层，完成清洗后形成m2埃米的低压MOS薄栅氧化层。m2为自然数。
高压MOS厚栅氧化层和低压MOS薄栅氧化层形成的步骤为：
I)在阱表面未被LOCOS场氧化层覆盖的区域形成m1埃米厚栅氧化层。
II)在低压器件有源区域去除m1埃米厚栅氧化层，完成清洗后形成m2埃米薄栅氧化层，其余厚度未改变的厚栅氧化层即为高压 MOS厚栅氧化层。
高压MOS厚栅氧化层表面的栅多晶层具有栅多晶层顶层氧氮介质保护层。利用后续栅多晶侧壁回刻工艺，完成高压器件的栅多晶π型保护结构。
低压MOS薄栅氧化层表面的栅多晶层具有栅多晶层顶层氧氮介质保护层。利用后续栅多晶侧壁回刻工艺，完成低压器件的栅多晶π型保护结构。
6)在低压MOS薄栅氧化层上利用低压化学汽相沉积法淀积f 埃米栅多晶层。利用POCL3工艺完成栅多晶层掺杂。f为自然数。
7)利用低压化学汽相沉积法工艺在栅多晶层上淀积g埃米厚度的氮氧介质保护层，并采用光刻刻蚀工艺完成栅多晶层曝光刻蚀。g 为自然数。
8)对所述刻蚀后的栅多晶层进行热氧化，并完成MOS管轻掺杂源漏注入。
9)完成侧壁保护层复合介质淀积，并完成栅多晶侧壁回刻制作，形成π型栅多晶结构。
10)完成常规CMOS源漏注入工艺，并采用快速退火工艺激活掺杂杂质和消除薄膜应力。
11)采用低压化学汽相沉积法淀积二氧化硅介质层。
12)在上述膜层上，采用PECVD淀积USG低介电系数膜层，改善台阶填充覆盖性能。
13)采用化学机械抛光CMP工艺完成膜层平坦化加工，并采用干法刻蚀工艺完成器件接触孔加工。
14)采用钨溅射工艺和钨化学机械平坦化工艺完成器件接触孔填充加工，溅射铝硅铜膜层并完成金属连线刻蚀加工。
基于与双栅氧高低压CMOS工艺兼容提高器件稳定性的π型栅多晶制作方法制作的π型栅多晶器件，包括衬底、N型阱、自对准P 型阱、LOCOS场氧化层、低压MOS薄栅氧化层、栅多晶层、P型 MOS轻掺杂源漏注入区、侧壁保护层、P型MOS源漏注入区、多晶层、氧氮介质层、N型MOS源漏注入区、高压MOS厚栅氧化层、栅多晶层顶层氧氮介质保护层、硅/多晶硅-金属层M1间接触孔、硅 /多晶硅/场氧-金属层M1层间ILD介质平坦化层、多层金属层间IMD 介质平坦化层、第一层金属膜层M1、多层金属层间通孔、顶层金属层M2和栅多晶膜层刻蚀后氧化膜层。
所述π型栅多晶结构应用于低压MOS管区域、低VCL多晶电容区域、高压MOS管区域和/或高VCL多晶电容区域；
位于低VCL多晶电容区域和高VCL多晶电容区域下方的膜层为LOCOS场氧化层 平坦区域；
位于低压PMOS管区域的N型阱内形成有P型MOS轻掺杂源漏注入区和P型MOS源漏注入区；
位于高压NMOS管区域的自对准P型阱内形成有N型MOS源漏注入区和提高耐压的漏工程N型阱区；
所述N型阱和自对准P型阱定义的有源区外其他表面覆盖有 LOCOS场氧化层；
所述N型阱和自对准P型阱位于衬底之上；
位于低压PMOS管区域定义为有源区表面覆盖有低压MOS薄栅氧化层；
位于高压NMOS管区域定义为有源区表面覆盖有高压MOS厚栅氧化层；
所述多晶层表面覆盖有氧氮介质层；
所述多晶层通过多晶硅-金属层M1间接触孔与第一层金属膜层 M1连通；
所述栅多晶层表面覆盖有栅多晶层顶层氧氮介质保护层；
所述栅多晶层通过多晶硅-金属层M1间接触孔与第一层金属膜层M1连通；
所述栅多晶层的侧壁为栅多晶膜层刻蚀后氧化 膜层；
所述栅多晶膜层刻蚀后 氧化膜层的外侧壁覆盖有侧壁保护层。
所述P型MOS源漏注入区通过硅-金属层M1间接触孔与第一层金属膜层M1连通；
所述N型MOS源漏注入区通过硅-金属层M1间接触孔与第一层金属膜层M1连通；
第一层金属膜层M1之下填充有硅/多晶硅/场氧-金属层M1层间 ILD介质平坦化层；
所述第一层金属膜层M1通过多层金属层间通孔与顶层金属层 M2连通；
所述第一层金属膜层M1、顶层金属层M2之间填充有多层金属层间IMD介质平坦化层。
本发明的技术效果是毋庸置疑的。本发明通过在双栅氧高低压 CMOS器件中采用π型栅多晶结构，精细控制栅多晶厚度有效抑制后续氧化刻蚀工艺对于栅多晶纵向尺寸的影响，同时可以降低多晶薄膜层注入剂量达10％，提高了栅多晶薄膜的电性能稳定性和工艺一致性。
本发明通过在双栅氧高低压CMOS器件采用π型栅多晶结构，有效抑制掺杂离子特别是高剂量的硼离子和氟离子进入重掺杂磷的栅多晶薄膜中，有效控制重掺杂磷的栅多晶中氟离子与硼离子浓度比值，有效改善源漏杂质注入激活退火后PMOS器件栅多晶表面平整性和产品的长期可靠性。
本发明通过在双栅氧高低压CMOS器件采用π型栅多晶结构，有效改善高线性双多晶电容上下多晶极板浓度匹配性，有效提高双多晶电容电压系数和近零偏压电容电压对称性。
通过本发明所述的栅多晶π型结构，综合考虑驻波效应和氮化硅介质对于掺杂离子注入能量的屏蔽能力确定淀积在栅多晶薄膜顶层的氮化硅介质层厚度，这层氮化硅介质层可以替代有机抗反射涂层，提高工艺兼容性并降低产品的制造成本，有效提升产品成品率和市场竞争力。
本发明实现了精细控制栅多晶厚度有效抑制后续氧化刻蚀工艺对于栅多晶纵向尺寸的影响，提高了栅多晶薄膜的电性能稳定性和工艺一致性。有效改善与高精密线性双多晶电容模块兼容性，有效提高了双多晶电容电压系数和近零偏压电容电压对称性。另外，通过替代有机抗反射涂层，提高工艺兼容性并降低产品的制造成本，有效提升产品成品率和市场竞争力。
附图说明
图1是完成阱注入，退火，场氧化等常规CMOS工艺后生长屏蔽氧化层的剖面图；
图2是完成高压器件需要的厚栅氧氧化层生长后的剖面图；
图3是完成剥离厚栅氧化层后生长薄栅氧化层的剖面图；
图4是完成栅多晶侧壁回刻后栅多晶π型保护结构剖面图；
图5是完成MOS管源漏注入后的剖面图；
图6是完成全局平坦化后接触孔刻蚀后的剖面图；
图7是实施例1的双栅氧高低压兼容CMOS工艺集成的双多晶电容结构示意图；
图8为图7的局部放大图。
图中，衬底24、LOCOS场氧化层11、P型MOS轻掺杂源漏注入区12、N型阱13、低压MOS薄栅氧化层14、栅多晶层15、侧壁保护层16、P型MOS源漏注入区17、多晶层18、氧氮介质层19、自对准 P型阱20、N型MOS源漏注入区21、高压MOS厚栅氧化层22、栅多晶层顶层氧氮介质保护层23、硅/多晶硅-金属层M1间接触孔25、硅/多晶硅/场氧-金属层M1层间ILD介质平坦化层26、多层金属层间IMD介质平坦化层27、第一层金属膜层M128、多层金属层间通孔29、顶层金属层M230、栅多晶膜层刻蚀后氧化膜层31、栅多晶π型结构下方膜层结构32。
具体实施方式
下面结合实施例对本发明作进一步说明，但不应该理解为本发明上述主题范围仅限于下述实施例。在不脱离本发明上述技术思想的情况下，根据本领域普通技术知识和惯用手段，做出各种替换和变更，均应包括在本发明的保护范围内。
实施例1：
参见图1至图7，与双栅氧高低压CMOS工艺兼容提高器件稳定性的π型栅多晶制作方法，包括以下步骤：
1)在衬底24上形成N型阱注入区，并在N型阱注入区内形成 N型阱13。在N型阱注入区以外区域形成自对准P型阱区，并内形成自对准P型阱20。
2)在N型阱注入区内形成P型MOS轻掺杂源漏注入区12和 P型MOS源漏注入区17，并分别完成P型MOS轻掺杂源漏和P 型MOS源漏的注入。
3)在N型阱注入区和自对准P型阱区部分表面形成n埃米的 LOCOS场氧化层11，在N型阱注入区和自对准P型阱区未被LOCOS 场氧化层11覆盖的表面区域形成m1埃米的厚栅氧化层。n，m1为自然数。
4)在LOCOS(硅局部氧化)场氧化层11的平坦区域表面淀积多晶层18。在多晶层18表面淀积氧氮介质层19。在氧氮介质层19 表面淀积栅多晶层15。
在所述LOCOS场氧化层11未覆盖的区域表面形成屏蔽保护层。在所述LOCOS场氧化层11未覆盖的区域形成厚栅氧化层之前，去除所述屏蔽保护层。
5)在低压器件有源区域去除m1埃米厚栅氧化层，完成清洗后形成m2埃米的低压MOS薄栅氧化层14。m2为自然数。
高压MOS厚栅氧化层22和低压MOS薄栅氧化层14形成的步骤为：
I)在阱表面未被LOCOS场氧化层11覆盖的区域形成m1埃米厚栅氧化层。
II)在低压器件有源区域去除m1埃米厚栅氧化层，完成清洗后形成m2埃米薄栅氧化层，其余厚度未改变的厚栅氧化层即为高压 MOS厚栅氧化层22。
高压MOS厚栅氧化层22表面的栅多晶层15具有栅多晶层顶层氧氮介质保护层23。利用后续栅多晶侧壁回刻工艺，完成高压器件的栅多晶π型保护结构。
低压MOS薄栅氧化层14表面的栅多晶层15具有栅多晶层顶层氧氮介质保护层。利用后续栅多晶侧壁回刻工艺，完成低压器件的栅多晶π型保护结构。
6)在低压MOS薄栅氧化层14上利用低压化学汽相沉积法淀积 f埃米栅多晶层15。利用POCL3工艺完成栅多晶层掺杂。f为自然数。
7)利用低压化学汽相沉积法工艺在栅多晶层15上淀积g埃米厚度的氮氧介质保护层23，并采用光刻刻蚀工艺完成栅多晶层15 曝光刻蚀。g为自然数。
8)对所述刻蚀后的栅多晶层15进行热氧化，并完成MOS管轻掺杂源漏注入。
9)完成侧壁保护层复合介质淀积，并完成栅多晶侧壁回刻制作，形成π型栅多晶结构。
10)完成常规CMOS源漏注入工艺，并采用快速退火工艺激活掺杂杂质和消除薄膜应力。
11)采用低压化学汽相沉积法淀积二氧化硅介质层。
12)在上述膜层上，采用PECVD淀积USG低介电系数膜层，改善台阶填充覆盖性能。
13)采用化学机械抛光CMP工艺完成膜层平坦化加工，并采用干法刻蚀工艺完成器件接触孔加工。
14)采用钨溅射工艺和钨化学机械平坦化工艺完成器件接触孔填充加工，溅射铝硅铜膜层并完成金属连线刻蚀加工。
实施例2：
前序工艺与实施1相同：
1)在栅氧化层上利用低压化学汽相沉积法淀积f埃米MOS栅多晶层；利用原位掺杂工艺实现栅多晶层掺杂。
原位掺杂工艺可以设备和工艺控制都有较高要求，但是可以精简栅多晶淀积掺杂工序。
2)利用低压化学汽相沉积法工艺在栅多晶层上淀积g埃米厚度的氮化硅介质层，并采用光刻刻蚀工艺在选定区域完成栅多晶刻蚀；
确定氮化硅介质层的步骤如下：
2.1)依据后续源漏注入的能量来选择氮化硅薄膜厚度，以达到有效抑制后续PMOS源漏硼离子注入进栅多晶的工艺要求。
2.2)依据光波相位相消原理，选择氮化硅薄膜厚度，实现抗反射涂层的作用。
实施例3：
前序工艺与实施1相同，参见图2：
1)在所述的场氧化层上依次淀积第一层多晶薄膜、氮氧介质保护层。实现多晶电阻与高低压兼容CMOS主体工艺集成。
2)在所述第一层多晶薄膜淀积后，首先采用N型杂质普注工艺调整多晶膜层电阻率，然后在需要低温度系数的多晶电阻区域注入P 型杂质，实现长期稳定的高精度线性多晶电阻制作。
实施例4：
前序工艺与实施例1相同，参见图2至图5：
1)在所述的场氧化层上依次淀积第一层多晶薄膜、氮氧介质保护层，形成双多晶电容下电极。
2)在所述第一层多晶薄膜淀积后，首先采用N型杂质普注工艺调整多晶膜层电阻率，然后在需要低值多晶电容区域注入N型杂质实现与后续栅多晶薄层浓度匹配，然后完成高精度线性多晶电容下电极刻蚀制作。
3)后续工艺步骤与实施例1相同。精细控制多晶电容上电极多晶厚度有效抑制后续氧化刻蚀工艺对于多晶电容上电极多晶薄膜纵向尺寸的影响，提高了多晶电容上电极多晶薄膜的电性能稳定性和工艺一致性，实现双多晶电容与高低压兼容CMOS主体工艺集成并提高双多晶电容电压系数和近零偏压电容电压对称性。
实施例5：
前序工艺与实施例1相同：
1)对所述栅多晶层刻蚀热氧化后，根据需要完成ESD曝光注入等工艺，实现在高低压兼容CMOS工艺中集成ESD器件。
随后完成栅多晶侧壁保护氮氧膜层淀积和栅多晶回刻工艺，形成π型栅多晶结构。
实施例6：
基于与双栅氧高低压CMOS工艺兼容提高器件稳定性的π型栅多晶制作方法制作的π型栅多晶器件，包括衬底(P-substrate)24、 N型阱13、自对准P型阱20、LOCOS场氧化层11、低压MOS薄栅氧化层14、栅多晶层15、P型MOS轻掺杂源漏注入区12、侧壁保护层16、P型MOS源漏注入区17、多晶层18、氧氮介质层19、 N型MOS源漏注入区21、高压MOS厚栅氧化层22、栅多晶层顶层氧氮介质保护层23、硅/多晶硅-金属层M1间接触孔25、硅/多晶硅/场氧-金属层M1层间ILD介质平坦化层26、多层金属层间IMD 介质平坦化层27、第一层金属膜层M128、多层金属层间通孔29、顶层金属层M230、栅多晶膜层刻蚀后氧化膜层31、栅多晶π型结构下方膜层结构32。
所述π型栅多晶结构应用于低压MOS管区域、低VCL多晶电容区域、高压MOS管区域和/或高VCL多晶电容区域；
位于低VCL多晶电容区域和高VCL多晶电容区域下方的膜层为LOCOS场氧化层11平坦区域；
位于低压PMOS管区域的N型阱内形成有P型MOS轻掺杂源漏注入区12和P型MOS源漏注入区17；
位于高压NMOS管区域的自对准P型阱20内形成有N型MOS 源漏注入区21和提高耐压的漏工程N型阱区13；
所述N型阱和自对准P型阱定义的有源区外其他表面覆盖有 LOCOS场氧化层11；
位于低压PMOS管区域定义为有源区的表面覆盖有低压MOS 薄栅氧化层14；
位于高压NMOS管区域定义为有源区的表面覆盖有高压MOS 厚栅氧化层22；
所述多晶层18表面覆盖有氧氮介质层19；
所述多晶层18通过多晶硅-金属层M1间接触孔25与第一层金属膜层M128连通；
所述栅多晶层15表面覆盖有栅多晶层顶层氧氮介质保护层23；
所述栅多晶层15通过多晶硅-金属层M1间接触孔25与第一层金属膜层M128连通；
所述栅多晶层15的侧壁为栅多晶膜层刻蚀后氧化膜层31；
所述栅多晶膜层刻蚀后氧化膜层31的外侧壁覆盖有侧壁保护层 16。
所述P型MOS源漏注入区17通过硅-金属层M1间接触孔25 与第一层金属膜层M128连通；
所述N型MOS源漏注入区21通过硅-金属层M1间接触孔25 与第一层金属膜层M128连通；
第一层金属膜层M128之下填充有硅/多晶硅/场氧-金属层M1 层间ILD介质平坦化层26；
所述第一层金属膜层M128通过多层金属层间通孔29与顶层金属层M230连通；
所述第一层金属膜层M128、顶层金属层M230之间填充有多层金属层间IMD介质平坦化层27。
所述N型阱和自对准P型阱位于衬底24之上。所述衬底24为 100晶向立方晶系中六个等同的晶面P型衬底，该衬底也可以替换为外延层。
栅多晶层15下方为栅多晶π型结构下方膜层结构32，该膜层结构32既可以为有源区膜层结构，也可以是场氧区域的膜层结构。

Claims (6)

1.与双栅氧高低压CMOS工艺兼容提高器件稳定性的π型栅多晶制作方法，其特征在于，包括以下步骤：
1)在衬底(24)上形成N型阱注入区，并在N型阱注入区内形成N型阱(13)；在N型阱注入区以外区域形成自对准P型阱区，并内形成自对准P型阱(20)；
2)在N型阱注入区内形成P型MOS轻掺杂源漏注入区(12)和P型MOS源漏注入区(17)，并分别完成P型MOS轻掺杂源漏和P型MOS源漏的注入；
3)在N型阱注入区和自对准P型阱区部分表面形成n埃米的LOCOS场氧化层(11)，在N型阱注入区和自对准P型阱区未被LOCOS场氧化层(11)覆盖的表面区域形成m1埃米的厚栅氧化层；n，m1为自然数；
4)在LOCOS场氧化层(11)的平坦表面淀积多晶层(18)；在多晶层(18)表面淀积氧氮介质层(19)；在氧氮介质层(19)表面淀积栅多晶层(15)；
5)在低压器件有源区域去除m1埃米厚栅氧化层，完成清洗后形成m2埃米的低压MOS薄栅氧化层(14)；m2为自然数；
6)在低压MOS薄栅氧化层(14)上利用低压化学汽相沉积法淀积f埃米栅多晶层(15)；利用POCL3工艺完成栅多晶层掺杂；f为自然数；
7)利用低压化学汽相沉积法工艺在栅多晶层(15)上淀积g埃米厚度的氮氧介质保护层(23)，并采用光刻刻蚀工艺完成栅多晶层(15)曝光刻蚀；g为自然数；
8)对所述刻蚀后的栅多晶层(15)进行热氧化，并完成MOS管轻掺杂源漏注入；
9)完成侧壁保护层(16)复合介质淀积，并完成栅多晶侧壁回刻制作，形成π型栅多晶结构；
10)完成常规CMOS源漏注入工艺，并采用快速退火工艺激活掺杂杂质和消除薄膜应力；
11)采用低压化学汽相沉积法淀积二氧化硅介质层；
12)在上述膜层上，采用PECVD淀积USG低介电系数膜层，改善台阶填充覆盖性能；
13)采用化学机械抛光CMP工艺完成膜层平坦化加工，并采用干法刻蚀工艺完成器件接触孔加工；
14)采用钨溅射工艺和钨化学机械平坦化工艺完成器件接触孔填充加工，溅射铝硅铜膜层并完成金属连线刻蚀加工。
2.根据权利要求1所述的与双栅氧高低压CMOS工艺兼容提高器件稳定性的π型栅多晶制作方法，其特征在于：在所述LOCOS场氧化层(11)未覆盖的区域表面形成屏蔽保护层；在所述LOCOS场氧化层(11)未覆盖的区域形成厚栅氧化层之前，去除所述屏蔽保护层。
3.根据权利要求1所述的与双栅氧高低压CMOS工艺兼容提高器件稳定性的π型栅多晶制作方法，其特征在于，高压MOS厚栅氧化层(22)和低压MOS薄栅氧化层(14)形成的步骤为：
1)在阱表面未被LOCOS场氧化层(11)覆盖的区域形成m1埃米厚栅氧化层；
2)在低压器件有源区域去除m1埃米厚栅氧化层，完成清洗后形成m2埃米薄栅氧化层，其余厚度未改变的厚栅氧化层即为高压MOS厚栅氧化层(22)。
4.根据权利要求1所述的与双栅氧高低压CMOS工艺兼容提高器件稳定性的π型栅多晶制作方法，其特征在于，高压MOS厚栅氧化层(22)表面的栅多晶层(15)具有栅多晶层顶层氧氮介质保护层(23)；利用后续栅多晶侧壁回刻工艺，完成高压器件的栅多晶π型保护结构。
5.根据权利要求1所述的与双栅氧高低压CMOS工艺兼容提高器件稳定性的π型栅多晶制作方法，其特征在于，低压MOS薄栅氧化层(14)表面的栅多晶层(15)具有栅多晶层顶层氧氮介质保护层；利用后续栅多晶侧壁回刻工艺，完成低压器件的栅多晶π型保护结构。
6.基于权利要求1至5任一项所述的与双栅氧高低压CMOS工艺兼容提高器件稳定性的π型栅多晶制作方法制作的器件，其特征在于：包括衬底(24)、N型阱(13)、自对准P型阱(20)、LOCOS场氧化层(11)、低压MOS薄栅氧化层(14)、栅多晶层(15)、P 型MOS轻掺杂源漏注入区(12)、侧壁保护层(16)、P型MOS源漏注入区(17)、多晶层(18)、氧氮介质层(19)、N型MOS源漏注入区(21)、高压MOS厚栅氧化层(22)、栅多晶层顶层氧氮介质保护层(23)、硅/多晶硅-金属层M1间接触孔(25)、硅/多晶硅/场氧-金属层M1层间ILD介质平坦化层(26)、多层金属层间IMD介质平坦化层(27)、第一层金属膜层M1(28)、多层金属层间通孔(29)、顶层金属层M2(30)和栅多晶膜层刻蚀后氧化膜层(31)；
所述π型栅多晶结构应用于低压MOS管区域、低VCL多晶电容区域、高压MOS管区域和/或高VCL多晶电容区域；
位于低VCL多晶电容区域和高VCL多晶电容区域下方的膜层为LOCOS场氧化层(11)平坦区域；
位于低压PMOS管区域的N型阱内形成有P型MOS轻掺杂源漏注入区(12)和P型MOS源漏注入区(17)；
位于高压NMOS管区域的自对准P型阱(20)内形成有N型MOS源漏注入区(21)和提高耐压的漏工程N型阱区(13)；
所述N型阱和自对准P型阱定义的有源区外其他表面覆盖有LOCOS场氧化层(11)；
所述N型阱和自对准P型阱位于衬底(24)之上；
位于低压PMOS管区域定义为有源区的表面覆盖有低压MOS薄栅氧化层(14)；
位于高压NMOS管区域定义为有源区的表面覆盖有高压MOS厚栅氧化层(22)；
所述多晶层(18)表面覆盖有氧氮介质层(19)；
所述多晶层(18)通过多晶硅-金属层M1间接触孔(25)与第一层金属膜层M1(28)连通；
所述栅多晶层(15)表面覆盖有栅多晶层顶层氧氮介质保护层(23)；
所述栅多晶层(15)通过多晶硅-金属层M1间接触孔(25)与第一层金属膜层M1(28)连通；
所述栅多晶层(15)的侧壁为栅多晶膜层刻蚀后氧化膜层(31)；
所述栅多晶膜层刻蚀后 氧化膜层(31)的外侧壁覆盖有侧壁保护层(16)；
所述P型MOS源漏注入区(17)通过硅-金属层M1间接触孔(25)与第一层金属膜层M1(28)连通；
所述N型MOS源漏注入区(21)通过硅-金属层M1间接触孔(25)与第一层金属膜层M1(28)连通；
第一层金属膜层M1(28)之下填充有硅/多晶硅/场氧-金属层M1层间ILD介质平坦化层(26)；
所述第一层金属膜层M1(28)通过多层金属层间通孔(29)与顶层金属层M2(30)连通；
所述第一层金属膜层M1(28)、顶层金属层M2(30)之间填充有多层金属层间IMD介质平坦化层(27)。
CN202010635339.4A 2020-07-03 2020-07-03 与双栅氧高低压CMOS工艺兼容提高器件稳定性的π型栅多晶及其制作方法 Active CN111799224B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010635339.4A CN111799224B (zh) 2020-07-03 2020-07-03 与双栅氧高低压CMOS工艺兼容提高器件稳定性的π型栅多晶及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010635339.4A CN111799224B (zh) 2020-07-03 2020-07-03 与双栅氧高低压CMOS工艺兼容提高器件稳定性的π型栅多晶及其制作方法

Publications (2)

Publication Number Publication Date
CN111799224A CN111799224A (zh) 2020-10-20
CN111799224B true CN111799224B (zh) 2022-05-27

Family

ID=72810168

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010635339.4A Active CN111799224B (zh) 2020-07-03 2020-07-03 与双栅氧高低压CMOS工艺兼容提高器件稳定性的π型栅多晶及其制作方法

Country Status (1)

Country Link
CN (1) CN111799224B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113451216B (zh) * 2021-06-28 2022-03-25 中国电子科技集团公司第二十四研究所 成套硅基抗辐射高压cmos器件集成结构及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102446726B (zh) * 2010-10-13 2013-10-09 中芯国际集成电路制造(上海)有限公司 一种金属栅极的形成方法
US10998238B2 (en) * 2018-10-31 2021-05-04 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuits with buried interconnect conductors
CN109994427B (zh) * 2019-02-01 2021-01-01 重庆中科渝芯电子有限公司 与cmos工艺兼容低温度系数多晶电阻模块及其集成方法

Also Published As

Publication number Publication date
CN111799224A (zh) 2020-10-20

Similar Documents

Publication Publication Date Title
US10672760B2 (en) Semiconductor die
US8084787B2 (en) PMD liner nitride films and fabrication methods for improved NMOS performance
TWI383490B (zh) 半導體裝置之製造方法
TWI495013B (zh) 積體電路及其形成方法
US5808319A (en) Localized semiconductor substrate for multilevel transistors
KR101899155B1 (ko) 반도체 장치 및 그 제조 방법
KR20130011904A (ko) Ｃｍｏｓ 반도체 디바이스의 금속 게이트 구조 및 이의 형성 방법
US20170278755A1 (en) Semiconductor Structures and Methods of Forming the Same
TWI420591B (zh) 半導體基板，半導體裝置及其製造方法
US20050048725A1 (en) Semiconductor device and manufacturing method thereof
CN111799224B (zh) 与双栅氧高低压CMOS工艺兼容提高器件稳定性的π型栅多晶及其制作方法
US9202859B1 (en) Well resistors and polysilicon resistors
JP6934540B2 (ja) 半導体装置の製造方法
CN109994427B (zh) 与cmos工艺兼容低温度系数多晶电阻模块及其集成方法
TW200403763A (en) Manufacturing method of semiconductor integrated circuit device
US5950082A (en) Transistor formation for multilevel transistors
CN117497558A (zh) 在浅沟槽隔离集成之后使用深沟槽隔离而实现的管芯大小减小和深沟槽密度增大
CN113380799B (zh) 低位错密度高可靠性高低压cmos自对准双阱工艺方法及器件
US20100176455A1 (en) Semiconductor device having insulated gate field effect transistors and method of fabricating the same
JP2022539356A (ja) 複合誘電体層を含む集積回路
CN115132662A (zh) 模拟BiCMOS工艺高应力边缘效应优化集成方法和高线性双多晶电容器
CN110649000B (zh) 具有电容器的半导体器件及其制造方法
CN115241131A (zh) 多层栅模拟cmos工艺边缘应力优化集成方法和低电压系数多晶电容器
JP2006352003A (ja) 半導体装置およびその製造方法
KR101100752B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant