CN111786933A - 采用信号时序的认证装置与方法 - Google Patents
采用信号时序的认证装置与方法 Download PDFInfo
- Publication number
- CN111786933A CN111786933A CN201910273553.7A CN201910273553A CN111786933A CN 111786933 A CN111786933 A CN 111786933A CN 201910273553 A CN201910273553 A CN 201910273553A CN 111786933 A CN111786933 A CN 111786933A
- Authority
- CN
- China
- Prior art keywords
- signal sequence
- signal
- trigger
- sequence
- reference signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L63/00—Network architectures or network communication protocols for network security
- H04L63/08—Network architectures or network communication protocols for network security for authentication of entities
- H04L63/0853—Network architectures or network communication protocols for network security for authentication of entities using an additional device, e.g. smartcard, SIM or a different communication terminal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/55—Detecting local intrusion or implementing counter-measures
- G06F21/556—Detecting local intrusion or implementing counter-measures involving covert channels, i.e. data leakage between processes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Storage Device Security (AREA)
Abstract
本发明涉及电子信息领域,具体是一种为具有信号连接关系的芯片、模块、部件、设备、装置等进行身份合法性认证的技术与方法。本发明所提供的装置与方法,不需要密码类型的复杂计算,而是利用信号的时序特征;具有轻量、可靠、成本低廉的优势。所采用的技术方案是:将来自被认证设备的特征信号与本地参照信号,共同输入到处理单元;处理单元以其中一路信号作为触发,依据另一路信号在触发时的状态,获得触发结果;触发结果进一步予以降噪等处理,形成被认证设备的身份标识。
Description
技术领域
本发明涉及电子信息领域,具体是一种为具有信号连接关系的芯片、设备、装置进行身份合法性认证的技术与方法。
背景技术
信息安全往往需要认证性措施以保障所连接芯片等电子设备的合法性与完整性,以防范诸如设备被篡改、被替换等风险。通常的认证手段往往是基于密码学来实现的,通过数学计算的困难来防范对身份信息的篡改。但这样的手段,要求执行密码类计算的设备具有较强的计算能力,并不适于广泛部署的嵌入式中低端设备。此外,这样的手段还存在易受侧信道攻击等风险。因此,需要一种轻量的、可靠的、非基于数学计算困难性的认证技术。
发明内容
本发明提供采用信号时序的认证装置与方法,实现对包括芯片(即集成电路)在内的电子设备身份合法性的判决。
本发明采用如下技术方案:
采用信号时序的认证装置,其特征是:
认证装置具有至少一个通信单元、至少一个参照单元、至少一个处理单元;
认证装置通过通信单元,连接被认证实体;
在认证过程中,认证装置通过通信单元,接收来自被认证实体的特征信号序列;
在认证过程中,认证装置使用参照单元,产生参照信号序列;
该特征信号序列以及该参照信号序列,共同传送到处理单元;
处理单元接收该两路信号序列,以其中一路信号序列的信号脉冲跳变沿作为触发,在每一触发时,依据另外一路信号序列在触发时的信号脉冲状态,产生触发结果值;
处理单元对触发结果值作处理,形成被认证实体的身份标识。
所述的采用信号时序的认证装置,其特征是:
所述的参照单元,依据设定的参数因子,能够改变所产生的参照信号序列的频率,以及能够改变所产生的参照信号序列的初始相位。
所述的采用信号时序的认证装置,其特征是:
所述的特征信号序列,是:
其头部具有一个特定形式的信号序列片段;
该特定形式的信号序列片段,用于确定认证过程的起始点;
该特定形式的信号序列片段,用于确定参照信号序列的频率和相位参数。
所述的采用信号时序的认证装置,其特征是:
所述的处理单元,是:
包含前端子单元与后端子单元;
其前端子单元的功能相当于边沿触发器,将所接收的两路信号的其中之一,作为触发时钟、并约定进行触发的跳变沿,将另一路信号,作为输入值,每一次触发将依据触发时输入值的状态,而得到每一次触发的结果值;
前端子单元的触发结果值传递到后端子单元,后端子单元的功能是进行信号处理,以进一步作冗余去除、干扰消除、数据加密等类型的处理;
后端子单元所得到的处理结果,作为处理单元的处理结果。
所述的采用信号时序的认证装置,其特征是:
所述的参照信号序列,是:
参照信号序列的脉冲周期与特征信号序列的脉冲周期,是不相等的。
所述的采用信号时序的认证装置,其特征是:
所述的参照信号序列,是:
参照信号序列的脉冲周期与特征信号序列的脉冲周期,是不相等的,参照信号序列的脉冲周期小于特征信号序列的脉冲周期。
所述的采用信号时序的认证装置,其特征是:
所述的参照信号序列,是:
参照信号序列具有与特征信号序列相同的频率,以及具有相同的相位。
所述的采用信号时序的认证装置,其特征是:
所述的参照信号序列,是:
参照信号序列所包含的部分脉冲的跳变,相比于特征信号序列所包含的部分脉冲的跳变,是相当于同时发生的;
相当于同时发生,是包括发生在相同的时间;
相当于同时发生,是包括发生的时间先后差异接近门电路的延迟。
采用信号时序的认证方法,其特征是:
具有通信单元、参照单元、处理单元;
通过通信单元,连接被认证实体;
在认证过程中,通信单元接收来自被认证实体的特征信号序列;
在认证过程中,参照单元产生参照信号序列;
该特征信号序列以及该参照信号序列,共同传送到处理单元;
处理单元接收该两路信号序列,以其中一路信号序列的信号脉冲跳变沿作为触发,在每一触发时,依据当前另外一路信号序列的信号脉冲状态,产生当前的触发结果值;
将产生的触发结果值所形成的结果值序列,予以冗余去除、噪声消除等处理,进而形成被认证实体的身份标识。
本发明给出的技术方案,具有结构简单、计算量小、资源消耗少、认证安全性高的优势。可广泛用于硬件设备的安全防护场合。
附图说明
图1是本发明实施例的结构示意图。
具体实施方式
首先予以说明: 本发明所述的信号、信号序列、脉冲、跳变、跳变沿、下跳沿、上跳沿、边沿、电平、电压、时钟、时序、周期、频率、Hz(赫兹)、信号线、信号通路、端口、触发、触发器、边沿触发器、逻辑、物理、哈希变换、加密等,都遵从芯片(又称集成电路)、数字电路领域与数字逻辑中所公知的通常意义的约定。
进一步地予以明确:本发明所述的信号序列,是数字信号序列;整个序列由一系列信号脉冲或数字信号脉冲所组成;如果每个信号脉冲的时间宽度是相同的,那么,该信号序列为周期序列,其周期等于一个信号脉冲的时间宽度,而频率则为周期的倒数。对于信号脉冲而言,包含两种状态;从逻辑的角度,这两种状态的一种为“逻辑1”,另一种为“逻辑0”,或者这两种状态也分别称为“逻辑正”与“逻辑负”;从物理的角度,这两种状态的一种为高电压,另一种为低电压(或零电压)。在两种状态的转变处,形成信号脉冲的跳变;若发生从高电压向低电压的转变,则形成“下跳变”;若发生从低电压到高电压的转变,则形成“上跳变”。“下跳变”过程所对应的信号边沿,称“下跳沿”;“上跳变”过程所对应的信号边沿,称“上跳沿”,“下跳沿”和“上跳沿”统称为信号脉冲的“边沿”。存在其它的称呼或用词,比如“负跳变”、“正跳变”、“正边沿”、“负边沿”、“下降沿”、“上升沿”等,但都服从公知公认的含义。
下面结合附图对本发明的实施例作详细说明。
图1是本发明采用信号时序的认证装置与方法的一种实施例的结构示意图。主认证芯片100,被认证芯片200。在主认证芯片中,有通信单元101、参照单元102、处理单元103。通过对被认证芯片200所发出的特征信号的处理,主认证芯片100得以判决被认证芯片200的身份合法性。
这里所述的主认证芯片与被认证芯片,仅是执行认证过程的实体的形态的示例;实体的形态除了芯片,可以是芯片内的模块,可以是由芯片构成的电子设备,还可以是其它构成形态的电子设备、电子器件、电子装置等。后续所述的芯片、设备、装置等,都是形态上的示例,不表示仅限于所述的形态。为了描述方便,并不在描述中把所有形态逐一列举,而是以某一种或某几种形态作为示例;比如,以芯片作为描述所用的形态示例。但不管是以何种形态示例进行描述的,所描述的技术方案,都适用于各种形态。
在进行身份认证时,被认证芯片200向主认证芯片100发出特征信号序列。特征信号序列通过连接主认证芯片与被认证芯片之间的信号通路111,传递到主认证芯片的通信单元101,并进而通过信号通路112传递到处理单元103。参照单元102产生参照信号序列;所产生的参照信号序列通过信号通路113传递到处理单元103。
这样,处理单元就接收到两路信号序列;一路来自于被认证芯片,是被认证芯片所发出的特征信号序列;另一路来自于主认证芯片内部所包含的参照单元,是参照单元所产生的参照信号序列。处理单元具有类同于边沿触发器的功能:假定以参照信号序列作为触发器时钟(也就是触发器时钟脉冲信号,通常简记为CP),以特征信号序列作为触发器输入值;假定以触发器时钟的下跳沿(也称下降沿、负边沿等)为有效;那么,在参照信号序列的每一个脉冲下跳沿,将依据特征信号序列的当前状态,而得到一个触发结果值。
由此,在参照信号序列与特征信号序列的共同作用下,处理单元得到一个触发结果值序列,该结果值序列即可作为被认证芯片的身份标识。或者,处理单元进一步对触发结果值序列予以后续处理变换,比如去除冗余位、比如进行降噪、比如进行哈希变换、比如进行加密保存等,而将后续处理变换的结果作为被认证芯片的身份标识。如果被认证芯片被非法替换了,那么,所发出的特征信号序列就会发生变化,使得触发结果值序列随之变化,从而得到的作为身份标识的结果也随之变化;若主认证芯片检测到与之前不同的结果,即可判决被认证芯片是非法的。
可以通过参数设定,改变参照信号序列的频率或周期,使之与特征信号序列不同;比如,使参照信号序列的脉冲周期小于特征信号序列的脉冲周期。也可以侦测特征信号序列的频率与相位(比如,采用锁相环等机制),使得参照信号序列与特征信号序列是同频率同相位的。不管是哪种情况,总有一部分参照信号序列所含脉冲的跳变,与一部分特征信号序列所含脉冲的跳变,是同时或近于同时发生的。这样,当处理单元以边沿触发器模式接收参照信号序列和特征信号序列的作用,以其中一路为触发时钟、另一路为输入值,就会使得某些触发结果值是为“1”还是为“0”,取决于极为细微的脉冲跳变发生时间先后。比如,触发时钟的脉冲下跳沿有效时间,相比于输入值的脉冲跳变时间,先后相差大于一个门电路延迟,则可能输出“1”;而小于一个门电路延迟,则可能输出“0”。这种细微的时间先后,会随着不同的实际物理芯片而不同。因此,更换被认证芯片后,即使被认证芯片发向主认证芯片的特征信号序列在逻辑上保持不变,但由于物理上必然存在细微的时序差异(即时间先后的抖动、或时间先后的变化),从而将导致主认证芯片的处理单元所得到的触发结果值发生变化,使得恢复原身份标识失败;也就是,检测出被认证芯片是非法的。
处理单元的首要功能是以边沿触发器的模式,检测出信号时序的细微变化。进一步的信号处理,可以对结果进行优化。比如,假定特征信号序列是一个周期信号,对应频率为1KHz;参照信号序列也是一个周期信号,对应频率为1MHz。认证过程开始后,就有频率为1KHz的特征信号序列以及频率为1MHz的参照信号序列,传递到处理单元。处理单元以边沿触发器的方式工作;将1MHz的参照信号作为触发器的触发时钟,并设定为脉冲下跳沿有效;将1KHz的特征信号作为触发器的输入值;在参照信号序列的每一个脉冲下跳沿,都将得到一个触发结果值。按照这样的设定,处理单元将获得大量冗余的触发结果值。比如,在特征信号的一个周期内,将产生1K(1M/1K = 1K)个触发结果值;在这1K个触发结果值中,绝大多数都是连续的“1”和连续的“0”;只有在特征信号序列的脉冲跳变时间附近,才会有触发结果值的变化。因此,处理单元除了在前端具有触发器的功能,还应具有后端信号处理功能,以便压缩冗余。此外,滤波以平滑噪声也可以优化触发结果值的质量。还可以将结果做哈希变换或者做加密变换,然后只保存变换后的结果,从而保护身份认证标识的秘密性。
认证过程,可由被认证芯片发起;认证过程的起始点,可以开始于特征信号序列的特定状态。比如,当用于连接主认证芯片和被认证芯片的信号线,也就是传输特征信号的信号线,出现特定的信号电平变化(比如,由持续为“高”变化为“低”),则表示认证过程的开始。这种特定的信号电平变化,通过通信单元以及信号通路120(如图1所示)传递到参照单元;当参照单元监测到符合设定的信号变化,则获悉认证过程的开始,于是即产生参照信号序列。此外,特征信号序列的头部,可以采用特定形式的信号序列片段,比如,以稳定的周期进行电平高低的切换;这样,以便参照单元能够借以识别出特征信号序列的频率与相位,从而使得参照单元为参照信号序列选定合适的频率与相位。
认证过程,也可由主认证芯片发起;认证过程的起始点,可以开始于参照信号序列的特定状态。比如,参照信号序列具有固定的频率、且已处于持续发生状态;在参照信号序列的某一脉冲的下跳沿,启动认证过程。这样一来,便于保证每一次执行认证过程时,参照信号序列的初始状态(包括频率与初始相位),都是一致的。认证过程启动后,参照单元发出启动信号;启动信号通过信号通路120以及通信单元,发送到连接主认证芯片和被认证芯片的信号线上。为此,要求通信单元具有双向信号传递能力(比如,通信单元包含一条信号输入通路、一条信号输出通路)。当被认证芯片接收到主认证芯片所发出的启动信号后,即向主认证芯片传递特征信号序列。
参照信号序列的频率可以是变化的,即,随着时间的推移而取不同的频率;这样,可以使得参照信号序列的脉冲跳变沿,以更复杂的模式重合于特征信号序列的脉冲跳变时间。也可以通过锁相环等手段,在初始阶段检测出特征信号序列的频率与相位,并以同样的频率与相位产生参照信号序列,从而使得两路信号序列的脉冲跳变沿更多重叠在一起,进而使得处理单元的触发结果值包含更丰富的身份识别信息。参照单元或主认证芯片应该保持每一次执行认证过程时,所产生的参照信号序列是一致的;比如,将相关的频率和相位参数存储起来,以便下一次能够控制参照单元,以同样的频率和初始相位来产生参照信号序列。若被认证芯片是被合法替换的、而需要进行新的认证以获得新的认证结果时,则应依据新的被认证芯片的特性,对参照信号序列的频率与初始相位等参数,作新的选定与保存。
基于以上描述的实施方案,可以做出更多的调整、变化和优化。比如,可以选择在脉冲上跳沿触发,或者既在脉冲上跳沿触发、又在脉冲下跳沿触发,以便使得处理单元得到更多触发结果值。执行认证功能的实体的具体形态,可以是芯片、芯片内的模块、包含芯片的电子器件、或者其它形式的电子装置与设备。同样,外部被认证实体的具体形态,也可以是芯片内的模块、芯片或其它形式的电子装置与设备。
上述实施例,只是按照本发明的技术方案所进行的具体实施方式;在本发明技术方案范围内进行的通常性变化和替换,都应当包含在本发明的保护范围内。
本发明适用于所有的依据本发明的内容而构造的装置与方法,以及不需其它发明性质的能力而可获得的变化形式。因此,本发明适用于同这里所描述的原理与特征相一致的最广的范围。
Claims (9)
1.采用信号时序的认证装置,其特征是:
认证装置具有至少一个通信单元、至少一个参照单元、至少一个处理单元;
认证装置通过通信单元,连接被认证实体;
在认证过程中,认证装置通过通信单元,接收来自被认证实体的特征信号序列;
在认证过程中,认证装置使用参照单元,产生参照信号序列;
该特征信号序列以及该参照信号序列,共同传送到处理单元;
处理单元接收该两路信号序列,以其中一路信号序列的信号脉冲跳变沿作为触发,在每一触发时,依据另外一路信号序列在触发时的信号脉冲状态,产生触发结果值;
处理单元对触发结果值作处理,形成被认证实体的身份标识。
2.根据权利要求1所述的采用信号时序的认证装置,其特征是:
所述的参照单元,依据设定的参数因子,能够改变所产生的参照信号序列的频率,以及能够改变所产生的参照信号序列的初始相位。
3.根据权利要求1所述的采用信号时序的认证装置,其特征是:
所述的特征信号序列,是:
其头部具有一个特定形式的信号序列片段;
该特定形式的信号序列片段,用于确定认证过程的起始点;
该特定形式的信号序列片段,用于确定参照信号序列的频率和相位参数。
4.根据权利要求1所述的采用信号时序的认证装置,其特征是:
所述的处理单元,是:
包含前端子单元与后端子单元;
其前端子单元的功能相当于边沿触发器,将所接收的两路信号的其中之一,作为触发时钟、并约定进行触发的跳变沿,将另一路信号,作为输入值,每一次触发将依据触发时输入值的状态,而得到每一次触发的结果值;
前端子单元的触发结果值传递到后端子单元,后端子单元的功能是进行信号处理,以进一步作冗余去除、干扰消除、数据加密等类型的处理;
后端子单元所得到的处理结果,作为处理单元的处理结果。
5.根据权利要求1所述的采用信号时序的认证装置,其特征是:
所述的参照信号序列,是:
参照信号序列的脉冲周期与特征信号序列的脉冲周期,是不相等的。
6.根据权利要求1所述的采用信号时序的认证装置,其特征是:
所述的参照信号序列,是:
参照信号序列的脉冲周期与特征信号序列的脉冲周期,是不相等的,参照信号序列的脉冲周期小于特征信号序列的脉冲周期。
7.根据权利要求1所述的采用信号时序的认证装置,其特征是:
所述的参照信号序列,是:
参照信号序列具有与特征信号序列相同的频率,以及具有相同的相位。
8.根据权利要求1所述的采用信号时序的认证装置,其特征是:
所述的参照信号序列,是:
参照信号序列所包含的部分脉冲的跳变,相比于特征信号序列所包含的部分脉冲的跳变,是相当于同时发生的;
相当于同时发生,是包括发生在相同的时间;
相当于同时发生,是包括发生的时间先后差异接近门电路的延迟。
9.采用信号时序的认证方法,其特征是:
具有通信单元、参照单元、处理单元;
通过通信单元,连接被认证实体;
在认证过程中,通信单元接收来自被认证实体的特征信号序列;
在认证过程中,参照单元产生参照信号序列;
该特征信号序列以及该参照信号序列,共同传送到处理单元;
处理单元接收该两路信号序列,以其中一路信号序列的信号脉冲跳变沿作为触发,在每一触发时,依据当前另外一路信号序列的信号脉冲状态,产生当前的触发结果值;
将产生的触发结果值所形成的结果值序列,予以冗余去除、噪声消除等处理,进而形成被认证实体的身份标识。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910273553.7A CN111786933A (zh) | 2019-04-06 | 2019-04-06 | 采用信号时序的认证装置与方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910273553.7A CN111786933A (zh) | 2019-04-06 | 2019-04-06 | 采用信号时序的认证装置与方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111786933A true CN111786933A (zh) | 2020-10-16 |
Family
ID=72755569
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910273553.7A Pending CN111786933A (zh) | 2019-04-06 | 2019-04-06 | 采用信号时序的认证装置与方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111786933A (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004247984A (ja) * | 2003-02-14 | 2004-09-02 | Fuji Xerox Co Ltd | シーケンス処理装置およびその方法 |
US20080235774A1 (en) * | 2004-03-02 | 2008-09-25 | Noriyoshi Tsuyuzaki | Authentication Apparatus and Authentication Method Using Random Pulse Generator |
CN103957635A (zh) * | 2014-04-28 | 2014-07-30 | 梁涛 | 开关装置及其控制实现方法 |
CN106816923A (zh) * | 2016-12-26 | 2017-06-09 | 广东欧珀移动通信有限公司 | 一种无线原装适配器识别的方法及终端 |
-
2019
- 2019-04-06 CN CN201910273553.7A patent/CN111786933A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004247984A (ja) * | 2003-02-14 | 2004-09-02 | Fuji Xerox Co Ltd | シーケンス処理装置およびその方法 |
US20080235774A1 (en) * | 2004-03-02 | 2008-09-25 | Noriyoshi Tsuyuzaki | Authentication Apparatus and Authentication Method Using Random Pulse Generator |
CN103957635A (zh) * | 2014-04-28 | 2014-07-30 | 梁涛 | 开关装置及其控制实现方法 |
CN106816923A (zh) * | 2016-12-26 | 2017-06-09 | 广东欧珀移动通信有限公司 | 一种无线原装适配器识别的方法及终端 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7634035B2 (en) | Phase comparison circuit and clock recovery circuit | |
US8548038B2 (en) | Pattern detector for serializer-deserializer adaptation | |
US7450677B2 (en) | Clock and data recovery apparatus and method thereof | |
US8149980B2 (en) | System and method for implementing a phase detector to support a data transmission procedure | |
JPH08163117A (ja) | ビット位相同期回路 | |
CA2029981A1 (en) | Edge transition insensitive delay line apparatus & method | |
KR102600349B1 (ko) | 링 발진기 구조 기반의 비밀 정보 생성 장치 및 방법 | |
JP4706885B2 (ja) | クロック・データ再生回路およびその制御方法 | |
CN108075877B (zh) | 一种安全系统及终端芯片 | |
TW200952342A (en) | System and method for implementing a digital phase-locked loop | |
US20060008040A1 (en) | Data recovery circuits using oversampling for maverick edge detection/suppression | |
Gu et al. | A modeling attack resistant deception technique for securing PUF based authentication | |
WO2021232255A1 (zh) | 真随机数发生器及电子设备 | |
KR101733660B1 (ko) | 10gbase―t 시스템에서 데이터 보조 타이밍 복원을 위한 방법 및 장치 | |
CN107094071B (zh) | 在通信接收器中降低伪前序检测的系统和方法 | |
EP2924910B1 (en) | Apparatus and method for clock and data recovery | |
US20150078499A1 (en) | Integrated processor and cdr circuit | |
CN109428593B (zh) | 重新对准回路的电路、锁相回路、重新对准强度调整方法 | |
CN111786933A (zh) | 采用信号时序的认证装置与方法 | |
JPH11355133A (ja) | 位相比較回路 | |
US8208521B2 (en) | Methods and apparatus for detecting a loss of lock condition in a clock and data recovery system | |
US20150301109A1 (en) | Synchronous Sampling of Internal State for Investigation of Digital Systems | |
US8959406B2 (en) | Method for data packet processing at very high data rates and extremely poor transmission conditions | |
US6680644B2 (en) | Digital interpolation window filter for phase-locked loop operation with randomly jittered reference clock | |
JP6993365B2 (ja) | 情報処理システム、情報処理装置、及び情報処理装置の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20201016 |
|
WD01 | Invention patent application deemed withdrawn after publication |