CN111767690A - 基于lvs工具的盆区检测方法 - Google Patents
基于lvs工具的盆区检测方法 Download PDFInfo
- Publication number
- CN111767690A CN111767690A CN202010579567.4A CN202010579567A CN111767690A CN 111767690 A CN111767690 A CN 111767690A CN 202010579567 A CN202010579567 A CN 202010579567A CN 111767690 A CN111767690 A CN 111767690A
- Authority
- CN
- China
- Prior art keywords
- basin
- region
- voltage
- target devices
- distance parameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 50
- 230000000875 corresponding effect Effects 0.000 claims description 47
- 238000004088 simulation Methods 0.000 claims description 23
- 230000002596 correlated effect Effects 0.000 claims description 14
- 230000015556 catabolic process Effects 0.000 claims description 11
- 230000003071 parasitic effect Effects 0.000 claims description 9
- 210000004197 pelvis Anatomy 0.000 claims description 4
- 239000000758 substrate Substances 0.000 description 23
- 238000000034 method Methods 0.000 description 19
- 238000005192 partition Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000012938 design process Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000007689 inspection Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000000638 solvent extraction Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种基于LVS工具的盆区检测方法，包括：在所述LVS工具中添加盆区电压作为新的属性；获取芯片电路中多个目标器件的盆区电压，并将所述多个目标器件的盆区电压对应的添加至网表中；基于所述芯片电路绘制版图，并基于第一距离参数和第二距离参数定义所述版图中的多个盆区的盆区电压；将所述多个目标器件对应的放置于所述多个盆区中，并将定义的所述多个盆区的盆区电压对应的传递给所述多个目标器件；对比所述网表中每个目标器件的盆区电压与对应的盆区传递的盆区电压是否一致，并在不一致时进行报错。本发明提升了对器件盆区的检测效率和检测准确率。
Description
技术领域
本发明涉及半导体设计与制造技术领域，具体涉及一种基于LVS工具的盆区检测方法。
背景技术
现有工艺中，通常采用P型衬底(P-Substrate，简称PSUB)作为晶元薄片的衬底，PSUB的存在会导致在电路中所有器件的衬底在电学上相通。而在电路设计中，芯片会有器件处于不同电压范围下进行工作的需求。随着盆区(TUB区)的引入，通过对盆区加不同电压，能够将在不同电压范围下工作的器件在芯片中进行分区，缩减芯片版图(layout)的面积；另外，盆区能阻断器件与P型衬底的电学连接，减少P型衬底漏电对器件工作的影响。其中，将加在盆区的电压称为盆区电压。
在FAB(chip-fabrication plants，芯片制造工厂)提供的PDK(Process DesignKit，制造设计工程套件)中，线路与版图的对比(Layout Versus Schematics，简称LVS)不会包含盆区电压即盆区分区的检查。最常规的绘制版图的流程是在电路原理图中用标记层(TEXT LAYER)进行分区标记，然后由版图工程师进行分区绘制版图，这个过程中盆区电压的检查只能用肉眼去检查。同时，每个盆区都有各自的电压使用范围，如果超过电压使用范围，盆区会产生较大的漏电甚至发生击穿(BV)，常规的PDK也无法反应上述现象。
如果在LVS中没有加入盆区电压的检查，而采用肉眼检查的方式，那么在版图绘制过程中就会不可避免的发生错误，进而减少芯片工作的效率和成功的几率。而如果PDK中缺少对盆区的击穿电压和漏电的仿真，则无法提示电路设计工程师潜在的风险。
因此，有必要提供改进的技术方案以克服现有技术中存在的以上技术问题。
发明内容
为了解决上述技术问题，本发明提供了一种基于LVS工具的盆区检测方法，能够提升对器件盆区的检测效率和检测准确率。
根据本发明提供的一种基于LVS工具的盆区检测方法，所述方法包括：在所述LVS工具中添加盆区电压作为新的属性；获取芯片电路中多个目标器件的盆区电压，并将所述多个目标器件的盆区电压对应的添加至网表中；基于所述芯片电路绘制版图，并基于第一距离参数和第二距离参数定义所述版图中的多个盆区的盆区电压；将所述多个目标器件对应的放置于所述多个盆区中，并将定义的所述多个盆区的盆区电压对应的传递给所述多个目标器件；对比所述网表中每个目标器件的盆区电压与对应的盆区传递的盆区电压是否一致，并在不一致时进行报错。
优选地，将所述多个目标器件的盆区电压对应的添加至网表中之后还包括：将所述多个目标器件的盆区电压传递给子电路模型，以仿真获取所述芯片电路的多个盆区的击穿电压和漏电信息。
优选地，对所述版图中的多个盆区分别赋予不同的盆区电压之后还包括：提取所述多个盆区的面积和周长信息；将所述多个盆区的面积和周长信息，以及所述多个目标器件的盆区电压传递给子电路模型，获取所述芯片电路的寄生参数并传递所述寄生参数给所述芯片电路进行仿真。
优选地，获取芯片电路中多个目标器件的盆区电压包括：获取所述多个目标器件的工作电压范围；基于所述多个目标器件的工作电压范围定义所述多个目标器件的盆区电压。
优选地，所述网表包括：auCdl网表、hspice仿真网表以及spectre仿真网表中的至少之一。
优选地，所述第一距离参数为所述多个盆区中每个盆区对应的深阱区与相邻的N型阱区的最小距离，所述第二距离参数为所述多个盆区中每个盆区对应的深阱区与相邻的P型阱区的最小距离。
优选地，所述多个盆区中每个盆区的盆区电压与所述第一距离参数正相关；或者所述多个盆区中每个盆区的盆区电压与所述第二距离参数正相关。
优选地，定义所述第一距离参数和所述第二距离参数的权重，则所述多个盆区中每个盆区的盆区电压与所述第一距离参数和所述第一距离参数对应的权重的乘积正相关，且与所述第二距离参数和所述第二距离参数对应的权重的乘积正相关。
优选地，所述深阱区为深N型阱区和深P型阱区的其中之一。
优选地，将定义的所述多个盆区的盆区电压对应的传递给所述多个目标器件包括：依次获取所述多个目标器件中每个目标器件对应的盆区的所述第一距离参数和所述第二距离参数，并基于每个目标器件对应的盆区的所述第一距离参数和所述第二距离参数查找该盆区被定义的盆区电压；将查找到的盆区的盆区电压对应的传递给放置于该盆区中的目标器件。
优选地，所述多个盆区中每个盆区的盆区电压与该盆区对应的深阱区与相邻的N型阱区的间距正相关；或者所述多个盆区中每个盆区的盆区电压与该盆区对应的深阱区与相邻的P型阱区的间距正相关。
本发明的有益效果是：本发明公开了一种基于LVS工具的盆区检测方法，通过在LVS检测工具中添加盆区电压作为器件的新的属性，同时将获取的多个目标器件的盆区电压添加至网表中以作为基础盆区电压属性，进而可以完善LVS工具中器件的盆区电压属性，以及使得工作人员直观的获知线路部分的不同目标器件对应的盆区电压属性，为利用LVS工具进行器件的盆区电压检测提供了基础。通过基于盆区对应的不同的第一距离参数和第二距离参数定义不同盆区的盆区电压，并在当将多个目标器件放置于多个盆区中时，将定义的盆区电压对应的赋予放置于每个盆区中的目标器件以作为该目标器件的临时盆区电压属性，之后再通过对比网表中目标器件的基础盆区电压属性和盆区赋予的临时盆区电压属性是否一致，进而可以判断出线路中的每个目标器件对应在版图中的放置位置是否放置正确并在不一致时报错，便于工作人员及时准确的修改，以及实现了LVS工具对盆区分区的自动检测，极大地提升了检测效率和检测准确率。同时也能够判断版图中的多个盆区是否能够正确的对应不同电压工作范围的多个目标器件，以保证芯片中的盆区能够为该不同电压工作范围的多个目标器件进行正确的分区，进而在有效的缩减芯片电路的版图布局面积的情况下，阻断不同目标器件与芯片衬底(如P型衬底)的电学连接，减少芯片衬底漏电对器件工作的影响。
通过提取器件的盆区电压属性以及器件盆区的面积和周长信息，并传递至子电路模型进行后仿真，通过仿真进而反应芯片电路内各节点的寄生效应，进一步完善对器件盆区检测的完整性和电路仿真的准确性。
通过将线路部分的盆区电压传递给子电路模型进行前仿真，可以获取器件盆区的击穿电压和漏电信息，进而能够预先提醒设计工程师在设计时存在的潜在的风险，提高了芯片设计工作成功的几率。
根据多个目标器件的工作电压范围定义其的盆区电压，以作为目标器件的基础盆区电压属性，能够判断版图中的多个盆区是否能够正确的对应不同电压工作范围的多个目标器件，以保证芯片中的盆区能够为该不同电压工作范围的多个目标器件进行正确的分区，进而在有效的缩减芯片电路的版图布局面积的情况下，阻断不同目标器件与芯片衬底(如P型衬底)的电学连接，减少芯片衬底漏电对器件工作的影响。
根据半导体器件中的深阱区与相邻的N型阱区的间距以及与相邻的P型阱区的间距的不同对每个盆区分别定义不同的盆区电压，能够更好的区分每个盆区，并确保不同的盆区都有各自的电压使用范围，有效防止较大漏电甚至发生击穿的情况出现，定义方法简单，减少了检测过程的复杂度，有助于提高对器件盆区的检测效率。
先定义所有的对应不同第一距离参数和第二距离参数的盆区的盆区电压，再在赋予器件时通过查找第一距离参数和第二距离参数的方式确定被定义的需赋予的盆区电压属性，有利于制定统一的定义规则，避免每次检测时需要重复定义，且统一的定义规则也有利于提高检测结果的准确性。
应当说明的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。
图1示出根据本发明实施例提供的基于LVS工具的盆区检测方法的流程图；
图2示出根据本发明实施例提供的包含有的一个盆区的芯片截面示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以通过不同的形式来实现，并不限于本文所描述的实施例。相反的，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
下面，参照附图对本发明进行详细说明。
图1示出根据本发明实施例提供的基于LVS工具的盆区检测方法的流程图，图2示出根据本发明实施例提供的包含有的一个盆区的芯片截面示意图。
LVS是一种版图与逻辑图(或线路、电路)的匹配性验证工具，用来验证芯片电路(或简称芯片)的版图和电路是否匹配，即在对应的芯片制造过程中验证芯片电路中线路部分的多个目标器件是否正确的放置于版图中。如图1所示，本实施例中，基于LVS工具的盆区检测方法包括执行如下步骤：
在步骤S1中，在LVS工具中添加盆区电压作为新的属性。
由于LVS工具中没有对盆区电压的检测而导致在根据原理图绘制版图的过程中只能用肉眼去检测器件的盆区电压，如此会带来效率和准确率的影响。为了使LVS工具能够自动的进行器件盆区电压的检测，就需要给LVS工具中添加盆区电压作为一个新的属性。LVS工具在加入该新的属性之后，就能够在进行芯片电路的逻辑图与版图的对比检测时将对应该属性的芯片电路中目标器件的盆区电压也作为检测的一部分，进而为实现基于LVS工具的盆区自动检测提供基础。
需要说明的是，上述添加盆区电压作为一个新的属性，可参照器件的尺寸、规格属性进行理解，且本步骤中所添加的盆区电压不是具体的电压数值，而是一种属性类型(可即为盆区电压属性)，只不过本实施例中将这个属性取名叫“盆区电压”。
在步骤S2中，获取芯片电路中多个目标器件的盆区电压，并将多个目标器件的盆区电压对应的添加至网表中。
在LVS工具中添加盆区电压作为新的属性后，还需要对应完善不同目标器件的这一属性。也即是说，获取不同目标器件的对应的盆区电压(此处代表电压数值)，并将多个目标器件的盆区电压对应的添加至LVS工具中的各相关网表中，进而可以使得在LVS工具中，不同的目标器件对应的盆区电压属性一栏中都有相应的一个盆区电压数值可供参考。
可选地，多个目标器件的盆区电压可在工作人员打开相应的盆区电压属性菜单后得以显示，或在电路原理图(即逻辑图)中相应的器件位置直接显示，以方便查看。
具体地，获取芯片电路中多个目标器件的盆区电压包括：获取多个目标器件的工作电压范围；基于多个目标器件的工作电压范围定义多个目标器件的盆区电压。不同工作电压范围的目标器件对应不同的盆区电压，如此方便对不同的目标器件进行区分。同时基于基于多个目标器件的工作电压范围定义的盆区电压属性值在后续进行LVS对比时作为对比基础的基础盆区电压属性存在，其不一定是作为对应目标器件的真实需要的电压值，只是能够基于此判断版图中的多个盆区是否能够正确的对应不同电压工作范围的多个目标器件，以保证芯片中的盆区能够为该不同电压工作范围的多个目标器件进行正确的分区，进而在有效的缩减芯片电路的版图布局面积的情况下，阻断不同目标器件与芯片衬底(如P型衬底)的电学连接，减少芯片衬底漏电对器件工作的影响。
进一步地，上述网表包括：auCdl网表、hspice仿真网表以及spectre仿真网表中的至少之一。
在步骤S3中，基于芯片电路绘制版图，并基于第一距离参数和第二距离参数定义版图中的多个盆区的盆区电压。
基于芯片电路的线路图绘制版图，在绘制的版图中则包含有用于放置芯片电路线路部分中各器件的对应区域，本文中将用于放置如MOS器件等的对工作电压范围有要求的目标器件的区域称为“盆区(TUB区)”。其中，每个盆区均对应芯片中的一个深阱区(如为深N型阱区和深P型阱区的其中之一)，并通过设置与该深阱区相关的第一距离参数和第二距离参数，以为更好的定位芯片中的不同的盆区。
参考图2，为某一芯片中对应包含有一个盆区的部分截面示意图，在该部分截面图中，包括：P型衬底10，深N型阱区20，位于深N型阱区20两侧的第一P型阱区301和第二P型阱区304，位于深N型阱区20内的第一N型阱区302和第二N型阱区303，位于第一P型阱区301内的第一P+注入区401，位于第二P型阱区304内的第二P+注入区404，位于第一N型阱区302内的第一N+注入区402，以及位于第二N型阱区303内的第二N+注入区403。其中，深N型阱区20的边界与相邻的第一P型阱区301的边界的最小间距记为DNPW，深N型阱区20的边界与相邻的第一N型阱区302的边界的最小间距记为DNNW。其中，DNNW即为所述第一距离参数，DNPW即为所述第二距离参数。
进一步地，不同数值的DNNW和DNPW对应的器件在上电时会产生不同的击穿电压，从而形成不同的盆区，同时其漏电情况也不相同。因此，根据目标器件的DNNW和DNPW的数值大小的不同以及所处范围的不同，可以对多个不同的盆区定义不同的盆区电压，该定义的盆区电压也对应该盆区的电压分区范围，以尽可能的减少P型衬底漏电对器件工作的影响。
在本发明的一个实施例中，多个盆区中每个盆区的盆区电压与该盆区对应的第一距离参数(DNNW)正相关；或者多个盆区中每个盆区的盆区电压与该盆区对应的第二距离参数(DNPW)正相关。此种方式的定义方法简单，工作量小。
在本发明的另一个实施例中，先定义第一距离参数(DNNW)和第二距离参数(DNPW)的权重，则多个盆区中每个盆区的盆区电压与第一距离参数(DNNW)和第一距离参数对应的权重的乘积正相关，且与第二距离参数(DNPW)和第二距离参数对应的权重的乘积正相关。此种方式的定义范围全面，能够考虑第一距离参数(DNNW)和第二距离参数(DNPW)对盆区的不同程度的影响而导致的该盆区所需添加电压的不同，定义结果准确。
在步骤S4中，将多个目标器件对应的放置于多个盆区中，并将定义的多个盆区的盆区电压对应的传递给多个目标器件。
在步骤S5中，对比网表中每个目标器件的盆区电压与对应的盆区赋予的盆区电压是否一致，并在不一致时进行报错。
在芯片版图绘制好后，在芯片的具体制造过程中，需要将对应芯片电路中的多个目标器件对应的放置到芯片版图中的对应区域。但由于不同目标器件所需的工作电压范围不同，在芯片版图中应放置到正确的具有不同电压承载能力的盆区中，以避免目标器件的工作电压超过盆区的电压承载能力而导致该盆区产生较大的漏电或发生击穿，影响芯片的使用。因此，本实施例中，在工作人员将多个目标器件对应的放置于多个盆区中后，采用LVS工具进行判断多个目标器件的放置位置是否正确。
具体的，将多个目标器件对应的放置于多个盆区中，并利用LVS工具的特性将定义的多个盆区的盆区电压对应的传递给多个目标器件，以作为该目标器件的临时盆区电压属性。之后通过对比网表中每个目标器件的盆区电压(即目标器件的基础盆区电压属性)与对应的盆区赋予的盆区电压(即目标器件的临时盆区电压属性)是否一致，显示对比结果，并在检测到存在不一致时进行报错，进而可以判断出线路中的每个目标器件对应在版图中的放置位置是否放置正确，便于工作人员及时准确的修改，以及实现了LVS工具对盆区分区的自动检测，极大地提升了检测效率和检测准确率。同时也能够判断版图中的多个盆区是否能够正确的对应不同电压工作范围的多个目标器件，以保证芯片中的盆区能够为该不同电压工作范围的多个目标器件进行正确的分区，进而在有效的缩减芯片电路的版图布局面积的情况下，阻断不同目标器件与芯片衬底(如P型衬底)的电学连接，减少芯片衬底漏电对器件工作的影响。
进一步地，将定义的多个盆区的盆区电压对应的传递给多个目标器件包括：依次获取多个目标器件中每个目标器件对应的盆区的第一距离参数和第二距离参数，并基于每个目标器件对应的盆区的第一距离参数和第二距离参数查找该盆区被定义的盆区电压；将查找到的盆区的盆区电压对应的传递给放置于该盆区中的目标器件。此种方式为先定义所有的对应不同第一距离参数和第二距离参数的盆区的盆区电压，再在需要赋予目标器件时通过查找第一距离参数和第二距离参数的方式确定被定义的需赋予的盆区电压属性，进而将查找到的定义值利用LVS工具的特性赋予目标器件，有利于制定统一的定义规则，避免每次检测时需要重复定义，且统一的定义规则也有利于提高检测结果的准确性。
进一步地，本发明实施例还包括对芯片电路进行前仿真。具体的，在将多个目标器件的盆区电压对应的添加至网表中之后，将多个目标器件的盆区电压传递给子电路模型，以仿真获取芯片电路的多个盆区的击穿电压和漏电信息。如此，可以获取器件盆区的击穿电压和漏电信息，进而能够预先提醒设计工程师在设计时存在的潜在的风险，提高了芯片设计工作成功的几率。
更进一步地，本发明实施例还包括对芯片电路进行后仿真。具体的，在对版图中的多个盆区分别赋予不同的盆区电压之后，提取芯片中多个盆区的面积和周长信息；将多个盆区的面积和周长信息，以及多个目标器件的盆区电压传递给子电路模型，获取所述芯片电路的寄生参数并传递所述寄生参数给所述芯片电路进行仿真。如此，通过仿真进而反应芯片电路内各节点的寄生效应，进一步完善对器件盆区检测的完整性和电路仿真的准确性。
可以理解的是，本发明所公开的技术方案适用于所有需要进行盆区分区的器件。
综上，本发明通过在LVS检测工具中添加盆区电压作为器件的新的属性，同时将获取的多个目标器件的盆区电压添加至网表中以作为基础盆区电压属性，进而可以完善LVS工具中器件的盆区电压属性，以及使得工作人员直观的获知线路部分的不同目标器件对应的盆区电压属性，为利用LVS工具进行器件的盆区电压检测提供了基础。通过基于盆区对应的不同的第一距离参数和第二距离参数定义不同盆区的盆区电压，并在当将多个目标器件放置于多个盆区中时，将定义的盆区电压对应的赋予放置于每个盆区中的目标器件以作为该目标器件的临时盆区电压属性，之后再通过对比网表中目标器件的基础盆区电压属性和盆区赋予的临时盆区电压属性是否一致，进而可以判断出线路中的每个目标器件对应在版图中的放置位置是否放置正确并在不一致时报错，便于工作人员及时准确的修改，以及实现了LVS工具对盆区分区的自动检测，极大地提升了检测效率和检测准确率。同时也能够判断版图中的多个盆区是否能够正确的对应不同电压工作范围的多个目标器件，以为该不同电压工作范围的多个目标器件正确进行分区，进而在有效的缩减芯片电路的版图布局面积的情况下，阻断不同目标器件与芯片衬底(如P型衬底)的电学连接，减少芯片衬底漏电对器件工作的影响。
另一方面，通过提取器件的盆区电压属性以及器件盆区的面积和周长信息，并传递至子电路模型进行后仿真，通过仿真进而反应芯片电路内各节点的寄生效应，进一步完善对器件盆区检测的完整性和电路仿真的准确性。同时，通过将线路部分的盆区电压传递给子电路模型进行前仿真，可以获取器件盆区的击穿电压和漏电信息，进而能够预先提醒设计工程师在设计时存在的潜在的风险，提高了芯片设计工作成功的几率。
应当说明的是，在本文中，所含术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
最后应说明的是：显然，上述实施例仅仅是为清楚地说明本发明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明的保护范围之中。
Claims (10)
1.一种基于LVS工具的盆区检测方法，其特征在于，所述方法包括：
在所述LVS工具中添加盆区电压作为新的属性；
获取芯片电路中多个目标器件的盆区电压，并将所述多个目标器件的盆区电压对应的添加至网表中；
基于所述芯片电路绘制版图，并基于第一距离参数和第二距离参数定义所述版图中的多个盆区的盆区电压；
将所述多个目标器件对应的放置于所述多个盆区中，并将定义的所述多个盆区的盆区电压对应的传递给所述多个目标器件；
对比所述网表中每个目标器件的盆区电压与对应的盆区传递的盆区电压是否一致，并在不一致时进行报错。
2.根据权利要求1所述的基于LVS工具的盆区检测方法，其特征在于，将所述多个目标器件的盆区电压对应的添加至网表中之后还包括：
将所述多个目标器件的盆区电压传递给子电路模型，以仿真获取所述芯片电路的多个盆区的击穿电压和漏电信息。
3.根据权利要求1所述的基于LVS工具的盆区检测方法，其特征在于，对所述版图中的多个盆区分别赋予不同的盆区电压之后还包括：
提取所述多个盆区的面积和周长信息；
将所述多个盆区的面积和周长信息，以及所述多个目标器件的盆区电压传递给子电路模型，获取所述芯片电路的寄生参数并传递所述寄生参数给所述芯片电路进行仿真。
4.根据权利要求1所述的基于LVS工具的盆区检测方法，其特征在于，获取芯片电路中多个目标器件的盆区电压包括：
获取所述多个目标器件的工作电压范围；
基于所述多个目标器件的工作电压范围定义所述多个目标器件的盆区电压。
5.根据权利要求1和2中任一项所述的基于LVS工具的盆区检测方法，其特征在于，所述网表包括：auCdl网表、hspice仿真网表以及spectre仿真网表中的至少之一。
6.根据权利要求1所述的基于LVS工具的盆区检测方法，其特征在于，所述第一距离参数为所述多个盆区中每个盆区对应的深阱区与相邻的N型阱区的最小距离，
所述第二距离参数为所述多个盆区中每个盆区对应的深阱区与相邻的P型阱区的最小距离。
7.根据权利要求6所述的基于LVS工具的盆区检测方法，其特征在于，所述多个盆区中每个盆区的盆区电压与该盆区对应的所述第一距离参数正相关；或者
所述多个盆区中每个盆区的盆区电压与该盆区对应的所述第二距离参数正相关。
8.根据权利要求6所述的基于LVS工具的盆区检测方法，其特征在于，定义所述第一距离参数和所述第二距离参数的权重，则所述多个盆区中每个盆区的盆区电压与所述第一距离参数和所述第一距离参数对应的权重的乘积正相关，且与所述第二距离参数和所述第二距离参数对应的权重的乘积正相关。
9.根据权利要求6所述的基于LVS工具的盆区检测方法，其特征在于，所述深阱区为深N型阱区和深P型阱区的其中之一。
10.根据权利要求1所述的基于LVS工具的盆区检测方法，其特征在于，将定义的所述多个盆区的盆区电压对应的传递给所述多个目标器件包括：
依次获取所述多个目标器件中每个目标器件对应的盆区的所述第一距离参数和所述第二距离参数，并基于每个目标器件对应的盆区的所述第一距离参数和所述第二距离参数查找该盆区被定义的盆区电压；
将查找到的盆区的盆区电压对应的传递给放置于该盆区中的目标器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010579567.4A CN111767690B (zh) | 2020-06-23 | 2020-06-23 | 基于lvs工具的盆区检测方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010579567.4A CN111767690B (zh) | 2020-06-23 | 2020-06-23 | 基于lvs工具的盆区检测方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111767690A true CN111767690A (zh) | 2020-10-13 |
| CN111767690B CN111767690B (zh) | 2024-03-22 |
Family
ID=72722060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010579567.4A Active CN111767690B (zh) | 2020-06-23 | 2020-06-23 | 基于lvs工具的盆区检测方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111767690B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1243334A (zh) * | 1998-07-23 | 2000-02-02 | 电子科技大学 | 一种用于有浮动电压端的半导体器件的表面耐压层 |
| US6555872B1 (en) * | 2000-11-22 | 2003-04-29 | Thunderbird Technologies, Inc. | Trench gate fermi-threshold field effect transistors |
| US20080072191A1 (en) * | 2006-09-14 | 2008-03-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Sanity checker for integrated circuits |
| CN103150430A (zh) * | 2013-03-01 | 2013-06-12 | 杭州广立微电子有限公司 | 一种测试芯片版图的生成方法 |
| US20140007031A1 (en) * | 2012-06-29 | 2014-01-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device design method, system and computer program product |
| DE102013106539A1 (de) * | 2013-03-12 | 2014-09-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Verfahren zur Verifikation eines Layouts für Polysilizium-Zellrandstrukturen in FinFET-Standardzellen |
| CN106227606A (zh) * | 2016-07-28 | 2016-12-14 | 张升泽 | 多区间分配电子芯片电压的方法及系统 |
| KR20180127141A (ko) * | 2017-05-19 | 2018-11-28 | 삼성전자주식회사 | 집적 회로를 설계하기 위한 컴퓨터 구현 방법, 컴퓨팅 시스템, 및 집적 회로의 제조 방법 |
| CN111180440A (zh) * | 2020-01-20 | 2020-05-19 | 杭州电子科技大学 | 一种单相直流马达驱动芯片及芯片绘制方法 |
-
2020
- 2020-06-23 CN CN202010579567.4A patent/CN111767690B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1243334A (zh) * | 1998-07-23 | 2000-02-02 | 电子科技大学 | 一种用于有浮动电压端的半导体器件的表面耐压层 |
| US6555872B1 (en) * | 2000-11-22 | 2003-04-29 | Thunderbird Technologies, Inc. | Trench gate fermi-threshold field effect transistors |
| US20080072191A1 (en) * | 2006-09-14 | 2008-03-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Sanity checker for integrated circuits |
| US20140007031A1 (en) * | 2012-06-29 | 2014-01-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device design method, system and computer program product |
| CN103150430A (zh) * | 2013-03-01 | 2013-06-12 | 杭州广立微电子有限公司 | 一种测试芯片版图的生成方法 |
| DE102013106539A1 (de) * | 2013-03-12 | 2014-09-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Verfahren zur Verifikation eines Layouts für Polysilizium-Zellrandstrukturen in FinFET-Standardzellen |
| CN106227606A (zh) * | 2016-07-28 | 2016-12-14 | 张升泽 | 多区间分配电子芯片电压的方法及系统 |
| KR20180127141A (ko) * | 2017-05-19 | 2018-11-28 | 삼성전자주식회사 | 집적 회로를 설계하기 위한 컴퓨터 구현 방법, 컴퓨팅 시스템, 및 집적 회로의 제조 방법 |
| CN111180440A (zh) * | 2020-01-20 | 2020-05-19 | 杭州电子科技大学 | 一种单相直流马达驱动芯片及芯片绘制方法 |
Non-Patent Citations (1)
| Title |
|---|
| 孔谋夫: "新型半桥功率集成电路的研究", 中国博士学位论文全文数据库, no. 05 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111767690B (zh) | 2024-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7243317B2 (en) | Parameter checking method for on-chip ESD protection circuit physical design layout verification | |
| CN103544333B (zh) | 半导体器件设计方法、系统和计算机程序产品 | |
| US6675139B1 (en) | Floor plan-based power bus analysis and design tool for integrated circuits | |
| US20030014201A1 (en) | Floor plan development electromigration and voltage drop analysis tool | |
| CN102142355B (zh) | 物体制造缺陷的应用方法 | |
| US20080127020A1 (en) | System and method for automatic elimination of voltage drop, also known as IR drop, violations of a mask layout block, maintaining the process design rules correctness | |
| CN111488717A (zh) | 标准单元时序模型的抽取方法、装置、设备及存储介质 | |
| US9471739B2 (en) | Integrated circuit (IC) design method with enhanced circuit extraction models | |
| US8458643B2 (en) | Integrated circuit design framework comprising automatic analysis functionality | |
| US6775796B2 (en) | Creation of memory array bitmaps using logical to physical server | |
| US8627253B2 (en) | Method for substrate noise analysis | |
| CN105740487A (zh) | 基于工艺设计包的版图与原理图一致性验证方法 | |
| CN103646031B (zh) | Drc文件的坐标数据对比方法 | |
| CN104424056B (zh) | 版图数据的层次检查方法 | |
| US6892364B2 (en) | Method of analyzing an integrated electric circuit, computer program utilizing the method, data carrier including the method, and method for downloading the program | |
| CN103218466B (zh) | 集成电路设计与制造方法 | |
| US8418112B2 (en) | Method of generating RC technology file | |
| CN111767690B (zh) | 基于lvs工具的盆区检测方法 | |
| Allan et al. | Efficient extra material critical area algorithms | |
| US8984468B1 (en) | Method to adaptively calculate resistor mesh in IC designs | |
| TWI775299B (zh) | 在電子設計自動化平台上進行電壓規則檢查的電腦實施方法 | |
| TWI763125B (zh) | 識別積體電路的缺陷的系統及方法和電腦可讀儲存媒體 | |
| WO2009002301A1 (en) | System and method for automatic elimination of voltage drop | |
| US20040216062A1 (en) | Method of forecasting unit capacitance for chip design | |
| CN107563091A (zh) | 一种pcell验证中连接性检查的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: Room 901-23, 9 / F, west 4 building, Xigang development center, 298 Zhenhua Road, Sandun Town, Xihu District, Hangzhou City, Zhejiang Province, 310030 Applicant after: Jiehuate Microelectronics Co.,Ltd. Address before: Room 901-23, 9 / F, west 4 building, Xigang development center, 298 Zhenhua Road, Sandun Town, Xihu District, Hangzhou City, Zhejiang Province, 310030 Applicant before: JOULWATT TECHNOLOGY Inc.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |