CN1117673A - 代码序列发生器 - Google Patents

Abstract

一种代码序列发生器，包括用于保存n位代码的寄存器，用于对寄存器的内容执行矩阵运算的运算电路，并通过把运算结果反馈回到该寄存器来顺序地产生代码序列。通过选择性地从存放预先计算好的矩阵的存储器电路读出一个矩阵来改变被置于运算电路中的矩阵。这就能够在短时间内设置所需的寄存状态，即使所需的代码序列很长，并且在不改变时钟信号速率的情况下产生任何代码序列。

Description

代码序列发生器

本发明涉及产生最大长度序列或黄金序列的一种代码序列发生器。

数字代码序列用在各种领域中，例如数字信息的密码技术，以及用于扩展展布频谱通讯的信号带宽的扩展代码。尤其是，把最大长度序列(M—序列)用作随机代码或伪噪声信号，因为它们具有很长的周期，并且其自相关特性是脉冲式的。

通过使用一个寄存器和对该寄存器的内容进行计算的一个运算电路，并且把计算结果反馈给寄存器，就能产生数字代码。

例如，产生具有15周期的M序列的计算过程可由图1所示的单个异或线路和一个简单的反馈电路来实现。

在图1中，引用数字1代表由4个寄存器R1—R4组成的4级移位寄存器，引用数字2代表对寄存器R1和R4的输出进行异或运算的异或电路。异或电路2的输出被反馈到寄存器R1的输入端。对寄存器R1—R4中的每一个置初值(不是所有的初值都是零)，并且通过所提供的时钟信号对寄存器R1—R4的内容进行移位操作，因此产生15周期的M序列代码。

图2给出由图1发生器的一般化所得到的15周期M—序列发生器。该发生器包括四个1位的寄存器，而不是图1的移位寄存器1。在图2中，引用数字3代表包括四个1位寄存器REG1—REG4的寄存器电路，引用数字4代表对寄存器电路3的内容执行运算的运算电路，并把运算结果反馈到寄存器电路3。M序列是从寄存器REG4的输出端输出的。

在这些M序列代码发生器中，假定在为寄存器电路3提供给定数目的时钟脉冲而改变其状态之后开始产生代码序列。例如，为了在提供5个时钟脉冲之后开始产生代码序列，这5个时钟脉冲必须很快地被作用到寄存器电路3上，使之处于启动状态。在这种情况下，虽然很容易从某个所需的相位中产生15周期的M—序列，但是要通过为寄存器提供所需数目的时钟脉冲，使之处于所需的启动状态，以便从所需的状态中产生具有长得多的周期的代码序列，将需要长得多的时间。

而且，为了按每隔一个代码序列产生一个代码序列，需要以双速率的时钟信号操作代码序列发生器，以便选择每隔一个的代码序列。因此，在以代码序列区间产生一个代码序列需要以比正常速率快m倍的时钟速率操作代码序列发生器。因此，常规的代码序列发生器需要比一般速率的时钟信号更高的速率的时钟信号。

因此，当代码序列的周期很长时，现有的技术需要很长的时间才能从所需状态中开始产生代码序列。此外，在为代码序列的整数倍的所需区间上，需要较高速率的时钟信号来产生代码序列。

因此，本发明的目的之一是提供在任何情况下都能在短时间达到某个所需的启动相位、并且使用一般速率的时钟就能在为代码序列整数倍的所需区间上产生代码序列的一种代码序列发生器。

在本发明的第一方面，提供了一种代码序列发生器，通过对由n×n的矩阵A到n位数据X所定义的线性变换重复m次(m为正整数)，产生代码序列Y＝A^mX该代码序列发生器包括：

对每个预定的t＋1个正整数Pj(j＝0，1，2，…，t)预先存储矩阵A的Pj次幂(即A^Pj)的存储装置；

把整数m分解为整数Pj的线性组合(即m＝k₀＋K₁P₁＋K₂P₂＋…K_tP_t，其中K₀，K₁，K₂，…K_t为等于或大于零的整数)的装置；

从存储装置中顺序选择和K₀，K₁，K₂，…，K_t中的非零元素相关的矩阵A^P0、A^P1、A^P2，…A^Pt的选择装置；以及

对K₀，K₁，K₂…，K_t中的非零元素执行下面矩阵运算的装置：

Y＝(A^P0)(A^P1)^K1(A^P2)^K2…(A^Pt)^KtX

整数Pj可以这样确定：顺序地让n除以2(即P₀＝1，P₁＝n/2，P₂＝n/2²，…，P_t＝n/2^t)。并把最后的结果向下舍入为最接近的整数。

选择装置可能包括并行操作的n个t＋1对1的行多路转换器。

选择装置可能选择性地为存储装置提供和从矩阵APj中被选择出来的某个矩阵相关的地址。

选择装置可以为运算装置提供从矩阵A^Pj中选择出来的某个特定的矩阵，使得代码序列发生器能产生具有某个所需代码区间的代码序列，该代码区间被定义为两个相继代码序列的值m之差。

根据本发明，移动状态一步，代码序列发生器的寄存器电路的第i个状态向量X_i(i为正整数)被改变为第i＋1个状态间量X_i＋1，其中X_i＋1表示如下：

X_i＋1＝AX_i其中，矩阵A表示常规技术中的一个运算过程，m步(m为正整数)后的寄存器状态被表示为：

X_i＋m＝A^mX_i换句话说，必须对矩阵A执行m次乘法。在根据本发明的代码序列发生器中，可以减少运算电路的乘法次数。例如，假定m由下式表示：

m＝K₀＋K₁P₁＋K₂P₂

其中，K₀，K₂，P₁，P₁和P₂为等于或大于零的整数。如果必须预先计算好矩阵A、A^P1和A^P2，则m步后的寄存器状态X_i＋m＝A_mX_i＝(A^P0)(A^P1)^K1(A^P2)^K2这意味着乘法的次数M由下式给出：

M＝K₀＋K₁＋K₂因此，大大地减少了乘法的次数M。例如，当m＝127、P₁＝100和P₂＝10时，有K₀＝7，K₁＝1，K₂＝2，且乘法的次数M＝10。可以预期，随着值m的增加，乘法次数M将会更加减少。

此外，根据本发明，组合若干矩阵，就能很快地将寄存器置到所需的相位，然后开始从所需的相位中产生代码序列。

本发明和常规技术的区别在于它不是顺序地逐步得到下一个寄存器的状态，而是预先准备好表示给出非连续寄存器状态的运算过程的矩阵。

此外，根据本发明，代码序列能在某个预期的区间上被产生，而不需要改变时钟速率。因此，当代码序列很长且远离当前状态的寄存器状态被设置时，本发明尤其有效。

从下面结合附图对实施例的描述中，本发明的上述和其他目的、效果、特征和优点将会更加明显。

图1是说明15周期的常规M—序列发生器的具体例子的框图；

图2是说明常规的M—序列发生器的一般结构的框图；以及

图3是说明根据本发明的代码序列发生器的一个示例的框图。

现在结合附图来描述本发明。

图3是说明根据本发明的代码序列发生器的一个实施例的框图。在图3中，引用数字5表示一个n位的寄存器，包括n个1位的寄疗器REG1，REG2，…REGn。寄存器5保存n位状态的向量X_i(i为等于或大于零的整数)，被送到运算电路6。

另一方面，引用数字7代表存储器电路，它预先存放t＋1个n×n的矩阵A^P0，A^P1，A^P2，…A^Pt。其中，值t根据存储器电路7的容量和运算的简化程度来决定。例如，当t＝4和n＝100时，Pj(j＝0，1，2，…，t＝4)如下确定：首先，因为矩阵A是最基本的，P₀被设置为P₀＝1。接着，顺序被2除并对结果向下舍入为最接近的整数：P₁＝n/2＝50，P₂＝n/2²＝25，P₃＝n/2³＝12，而P₄＝P_t＝n/2⁴＝6。

存储器电路7的输出数据被送到选择开关8的t＋1个n位输入端。选择开关8包括n个并行操作的t＋1对1行多路转换器，在控制电路9的控制下选择所需的矩阵A^Pi，并且通过选择开关8的n位输出端顺序地为运算电路6提供所选矩阵的每一行。运算电路6用矩阵A^Pi乘以状态向量X_i。

状态向量X_i前进一步的状态向量X_i＋1由下式给出：

X_i＋1＝AX_i而前进m步的状态向量X_i＋m由下式给出：

X_i＋m＝A^mX_i    (2)

控制电路9把m分解为如下的Pj线性表达式：

m＝K₀＋K₁P₁＋K₂P₂＋…＋K_tP_t    (3)例如，在上述的例子中，其中，n＝100，t＝4，则m＝81可分解如下：

m＝1×50＋1×25＋6    (4)

顺序地执行m除以2，就能很容易地实现这种分解。根据这一分解，控制电路9控制选择开关8，使得用在运算中的矩阵A^Pj能从存储器电路7被送到运算电路6上。接着，控制电路9把读出信号送给存储器电路7，使得矩阵A^Pj的各行能从顶行开始顺序地逐行被读出，并且通过选择开关8被送到运算电路6上。此外，控制电路9还为运算电路6提供有关运算(乘法)次数的信息。

按照这样的安排，A^mXⁱ用等式(3)表达如下：

A^mX_i＝(A)^K0(A^P1)^Kt…(A^Pt)^KtX；)    (5)

在这种情况下，由于A^Pj已给预先被计算并预先存放在存储器电路7中，只需从存储器电路7中读出这些信息就可以了。因此，通过对矩阵(A^Pj)的乘法重复Kj次就能得到(A^Pj)^Kj。所以，等式(5)的运算可由M＝K₀＋K₁…＋K_t次乘法得到结果。运算结果被存入寄存器5中，并且从那里输出。

考虑到常规的技术中矩阵A的乘法被重复m次这样的事实，显然计算量可以被大大地减少了。例如，当m＝81时，由等式(4)可得出M＝1＋1＋6＝8。这意味着只需做8次乘法，就能提供所要的结果。

在本实施例中，虽然将被送到运算电路6的矩阵A^Pj是由选择开关8选择的，但也可以通过为存储器电路7提供来自控制电路9的地址信息来选择该矩阵。在这种情况下，可以不用选择开关8，而让控制电路9承担选择装置的功能。

此外，随着本实施例中t值的增加，运算的速度也会加快。然而，这将增加必须被预先计算好的矩阵个数，并且需要较大容量的存储电路。此外，把来自存储器电路7的某个固定的矩阵A^P1提供给运算电路6，就能由每个P₁步产物状态向量。此外，虽然本实施例只用了一个运算电路6，但是通过把若干矩阵中的一个读出存储器电路7而对其设置，但也可以使用多个运算电路，每个电路关联一个矩阵，并通过组合这些运算电路来执行运算。

而且，在本实施例中能很快地达到所需的寄存器状态。结果，能在很短的时间内得到代码序列的特定相位，使得代码序列能从该相位中被产生。此外，代码序列能在所需的区间上产生，而不必使用较高速率的时钟信号。因此，本发明在设置和长代码序列相关并且被大量步骤隔开的寄存器状态时特别有效。

上面已经结合一个实施例详细介绍了本发明，根据上述的内容，熟悉这一技术的人显然可以进行各种修改和改进，而不脱离本发明的较广义范围，因此，下面的权利要求书打算复盖落在本发明基本原理内的所有各种修改和改进。

Claims (5)

1.一种代码序列发生器，通过重复m次由n×n矩阵A对n位数据X定义的线性变换来产生代码序列y＝A^mX，m为正整数，所述的代码序列发生器包括：

对预定义的t＋1个正整数Pj(j＝0，1，2，…t)中的每一个正整数预先存储所述矩阵A的Pj次幂，即A^Pj的存储装置；

把所述的整数m分解为所述整数Pj的线性变换的装置，即，m＝K₀＋K₁P₁＋K₂P₂＋…＋K_tP_t其中K₀，K₁，K₂，…K_t为等于或大于零的整数；

顺序地选择和来自所述存储装置中的非零的所述K₀，K₁，K₂，…K_t相关的矩阵A^P0，A^P1，A^P2，…A^Pt的选择装置；以及

对非零的所述K₀，K₁，K₂，…K_t执行下面矩阵运算的装置：

Y＝(A^P0)(A^P1)^K1(A^P2)^K2…(A^Pt)^KtX。

2.权利要求1的代码序列发生器，其中，所述的整数Pj是这样确定的：顺序执行n除以2，即P₀＝1，P₁＝n/2，P₂＝n/2²，…，P₁＝n/2^t，并且将结果下舍入到最近的整数。

3.权利要求2的代码序列发生器，其中所述的选择装置包括n个并行操作的t＋1对1行多路转换器。

4.权利要求2的代码序列发生器，其中，所述的选择装置选择性地把和从所述矩阵A^Pj中选择的矩阵相关的地址提供给所述的存储装置。

5.权利要求1的代码序列发生器，其中，所述的选择装置把从所述矩阵A^Pj中选择出来的某个特定的矩阵提供给所述的运算装置，使得所述的代码序列发生器能产生具有被定义为两个相继的代码序列的m值之差的所需代码区间的代码序列。