CN111756225A - 逻辑保护电路、驱动电机控制器及系统 - Google Patents

Abstract

本申请提供一种逻辑保护电路、驱动电机控制器及系统，涉及驱动电机技术领域。逻辑保护电路包括：第一缓冲驱动器、逻辑调理电路、驱动功率电路和第二缓冲驱动器，其中：驱动功率电路包括：驱动电路和功率电路，驱动电路通过功率电路连接电机；功率电路由多个绝缘栅双极型晶体管IGBT构成；第一缓冲驱动器的第一输入端通过主控板连接器连接主控板；第一缓冲驱动器的第一输出端连接驱动电路的驱动输入端；逻辑调理电路的输入端连接驱动电路的输出端，逻辑调理电路的输出端连接第二缓冲驱动器的第一输入端；第二缓冲驱动器的第一输出端连接主控板连接器。相对于现有技术，避免了对故障的封锁速度较慢，导致无法满足IGBT的保护要求的问题。

Description

逻辑保护电路、驱动电机控制器及系统

技术领域

本申请涉及驱动电机技术领域，具体而言，涉及一种逻辑保护电路、驱动电机控制器及系统。

背景技术

当今社会面临的环境污染和能源短缺等问题使人们越来越重视新能源汽车，纯电动汽车由于接近“零污染”、噪声低、能量转换效率高和结构简单等优点成为备受关注的绿色出行交通工具，也成为各大汽车厂商未来发展的一个重要方向。

绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)由于其兼备场效应管易于驱动、控制简单、开关频率高的优势与BJT双极型器件低饱和压降、容量大的特点目前已经成为电动汽车领域应用最为广泛的电力电子开关元件。在IGBT的使用中，对IGBT的保护最为关键，这主要是因为IGBT器件本身较为昂贵，在功率变换及变频调速中起到核心作用，并且其应用场合多变、使用环境恶略。在新能源车辆的主电机控制器领域，一般都需要各种检测信号的软硬件保护策略，IGBT作为一种大功率的复合器件，存在着过流时可能发生锁定现象而造成损坏的问题。

现有技术中在过流时会采用一般的速度封锁栅极电压，但是这样的封锁方式由于封锁速度较慢，且过高的电流变化率会引起过电压，从而出现炸机或者故障误报的现象，无法满足IGBT的保护要求。

发明内容

本申请的目的在于，针对上述现有技术中的不足，提供一种逻辑保护电路、驱动电机控制器及系统，以解决现有技术中封锁速度较慢，且过高的电流变化率会引起过电压，从而出现炸机或者故障误报的现象，无法满足IGBT的保护要求的问题。

为实现上述目的，本申请实施例采用的技术方案如下：

第一方面，本申请一实施例提供了一种逻辑保护电路，所述逻辑保护电路包括：第一缓冲驱动器、逻辑调理电路、驱动功率电路和第二缓冲驱动器，其中：

所述驱动功率电路包括：驱动电路和功率电路，所述驱动电路通过所述功率电路连接电机，以对所述电机进行驱动；所述功率电路由多个绝缘栅双极型晶体管IGBT构成；

所述第一缓冲驱动器的第一输入端通过主控板连接器连接主控板，以接收所述主控板输出的脉冲宽度调制PWM信号；所述第一缓冲驱动器的第一输出端连接所述驱动电路的驱动输入端，以将缓冲处理后的PWM信号传输至所述驱动电路，使得所述驱动电路基于缓冲处理后的PWM信号对所述功率电路中的IGBT的开通或关断进行控制；

所述逻辑调理电路的输入端连接所述驱动电路的输出端，所述逻辑调理电路的输出端连接所述第二缓冲驱动器的第一输入端，以使得所述逻辑调理电路基于来自所述驱动电路的多路故障信号，得到故障报警信号并输出至所述第二缓冲驱动器；

所述第二缓冲驱动器的第一输出端连接所述主控板连接器，以对所述故障报警信号进行缓冲处理后通过所述主控板连接器输出至所述主控板。

可选地，所述驱动电路的输出端还与所述第二缓冲驱动器的第二输入端连接，以接收所述多路故障信号；

所述第二缓冲驱动器的第二输出端还连接所述主控板连接器，以对所述多路故障信号进行隔离缓冲后通过所述主控板连接器输出至所述主控板。

可选地，所述逻辑调理电路的复位端连接所述主控板连接器，以接收所述主控板的复位信号；所述逻辑调理电路的使能控制端连接所述第一缓冲驱动器的使能端，以基于所述复位信号，向所述第一缓冲驱动器输出使能信号。

可选地，所述第一缓冲驱动器的复位端还连接所述主控板连接器，以接收所述复位信号；

所述第一缓冲驱动器的复位控制端连接所述驱动电路的复位端，以向所述驱动电路输出所述复位信号。

可选地，所述逻辑调理电路包括：四个与非门的集成芯片、多个二极管，其中：

所述集成芯片中第一与非门的一个输入端连接所述主控板连接器，以接收所述复位信号；所述集成芯片中第二与非门的输出端为所述逻辑调理电路的复位端，以输出所述复位信号；所述集成芯片中第三与非门的输出端为所述逻辑调理电路的输出端，以输出所述故障报警信号；

所述第一与非门的另一个输入端、所述第三与非门的两个输入端、第四与非门的输出端均接地；所述第一与非门的输出端、所述第二与非门的两个输入端，均与所述第四与非门的一个输入端连接；

所述第四与非门的另一个输入端还分别连接所述多个二极管的正极，所述多个二极管的负极连接所述驱动电路的输出端，以分别获取所述多路故障信号；

所述多个二极管的正极还连接预设直流电源。

可选地，所述逻辑调理电路还包括：第一电阻、第二电阻和第三电阻；

其中，所述第一与非门的一个输入端还通过所述第一电阻连接所述预设直流电源；所述多个二极管的正极还通过所述第二电阻连接所述预设直流电源；

所述第一与非门的一个输入端、所述第三与非门的两个输入端、所述第四与非门的输出端均与第三电阻连接，并通过所述第三电阻接地。

可选地，所述逻辑调理电路还包括：指示电路，所述第三电阻与所述指示电路连接后接地，以进行故障指示。

可选地，所述指示电路为发光二极管；所述第三电阻连接所述发光二极管的正极，所述发光二极管的负极接地。

第二方面，本申请另一实施例提供了一种驱动电机控制器，包括：主控板、主控板连接器、驱动板；

所述主控板与所述主控板连接器连接，所述驱动板上设置有上述第一方面任一所述的逻辑保护电路；

所述主控板连接器还与所述逻辑保护电路中所述第一缓冲驱动器的第一输入端、所述第二缓冲驱动器的第一输出端连接；所述逻辑保护电路中所述功率电路的输出端连接电机。

第三方面，本申请另一实施例提供了一种电机驱动系统，驱动电机控制器、旋转变压器、电机，所述驱动电机控制器中所述逻辑保护电路的输出端连接所述电机，所述驱动电机控制器为上述第二方面所述的控制器；所述驱动电机控制器中所述主控板还连接通过所述旋转变压器连接所述电机。

本申请的有益效果是：采用本申请提供的逻辑保护电路，不但电路结构简单，并且由于逻辑保护电路中的逻辑调理电路是由纯硬件组成的，其对故障的响应速度相对现有技术更快且更可靠，因此在逻辑调理电路检测到来自驱动电路发送的任一故障信号时，可以在第一时间对功率电路中IGBT的开通或关断进行控制，从而保证IGBT在使用过程中的保护要求问题，防止响应不及时造成IGBT损伤。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本申请一实施例提供的逻辑保护电路的结构示意图；

图2为本申请一实施例提供的逻辑调理电路的结构示意图；

图3为本申请另一实施例提供的逻辑调理电路的结构示意图；

图4为本申请一实施例提供的驱动电机控制器的结构示意图；

图5为本申请另一实施例提供的电机驱动系统的结构示意图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。

如下结合具体的图像及应用示例，对本申请实施例所提供的一种逻辑保护电路进行解释说明。图1为本申请一实施例提供的一种逻辑保护电路的结构示意图，如图1所示，逻辑保护电路100包括：第一缓冲驱动器110、逻辑调理电路120、驱动功率电路130和第二缓冲驱动器140，其中：

驱动功率电路130包括：驱动电路131和功率电路132，驱动电路131通过功率电路132连接电机，以对电机进行驱动；功率电路132由多个绝缘栅双极型晶体管IGBT构成。

第一缓冲驱动器110的第一输入端通过主控板连接器连接主控板，以接收主控板输出的脉冲宽度调制PWM信号；第一缓冲驱动器110的第一输出端连接驱动电路131的驱动输入端，以将缓冲处理后的PWM信号传输至驱动电路131，使得驱动电路131基于缓冲处理后的PWM信号对功率电路132中的IGBT的开通或关断进行控制；其中，主控板输出的脉冲宽度调制PWM信号可以为多路PWN驱动信号，具体PWN驱动信号的个数与功率电路132中IGBT的个数对应，例如：功率电路132中包括6个IGBT，则此时主控板输出的PWN信号为6路PWN驱动信号，具体PWN驱动信号的个数本申请在此不做任何限制，根据用户需要灵活调整。

示例地，在本申请的一个实施例中，逻辑保护电路的工作逻辑如下：主控板发出的6路PWM驱动信号通过主控板连接器发送至逻辑保护电路100，经过逻辑保护电路100的处理后发送至电机，从而驱动电机运转；具体地：主控板发出的6路PWM驱动信号通过主控板连接器发送至第一缓冲驱动器110，并经过第一缓冲驱动器110处理后，将增加了驱动能力的驱动信号发送至驱动功率电路130，直接对功率电路132中的IGBT的开通或关断进行控制，从而驱动电机运转。

其中，逻辑调理电路120的输入端连接驱动电路131的输出端，逻辑调理电路120的输出端连接第二缓冲驱动器140的第一输入端，以使得逻辑调理电路120基于来自驱动电路131的多路故障信号，得到故障报警信号并输出至第二缓冲驱动器140。

第二缓冲驱动器140的第一输出端连接主控板连接器，以对故障报警信号进行缓冲处理后通过主控板连接器输出至主控板。主控板在接收到故障报警信号后，可以根据处理逻辑对故障报警信号进行进一步的处理。

采用本申请提供的逻辑保护电路，不但电路结构简单，并且由于逻辑保护电路中的逻辑调理电路是由纯硬件组成的，其对故障的响应速度相对现有技术更快且更可靠，因此在逻辑调理电路检测到来自驱动电路发送的任一故障信号时，可以在第一时间对功率电路中IGBT的开通或关断进行控制，从而保证IGBT在使用过程中的保护要求问题，防止响应不及时造成IGBT损伤。

如图1所示，驱动电路131的输出端还与第二缓冲驱动器140的第二输入端连接，以接收多路故障信号；第二缓冲驱动器140的第二输出端还连接主控板连接器，以对多路故障信号进行隔离缓冲后通过主控板连接器输出至主控板。

逻辑调理电路120的复位端连接主控板连接器，以接收主控板的复位信号；逻辑调理电路120的使能控制端连接第一缓冲驱动器110的使能端，以基于复位信号，向第一缓冲驱动器110输出使能信号。

第一缓冲驱动器110的复位端还连接主控板连接器，以接收复位信号；第一缓冲驱动器110的复位控制端连接驱动电路131的复位端，以向驱动电路131输出复位信号。

由于在工作过程中，IGBT的工况比较恶劣，工作电压高达500－800VDC，每次开通或关断动作均有几百安培的大电流通过，非常容易造成IGBT的损坏，而本申请提供的方案由于直接在驱动功率电路130中设计了各种故障保护，并在工作过程中对IGBT的工作状况进行实时监控，且驱动功率电路130中全部是由硬件组成的，所以一旦出现故障就会以最快的速度切断IGBT的控制信号，从而避免响应速度不够快，造成功率电路132的损坏或其他恶略的事故发生。

在本申请的一个实施例中，故障信号可以包括下述五种故障信号：+23V电源欠压过压故障(/F+23V)、IGBT驱动芯片故障(IGBT上桥臂饱和故障/F DS BOT、IGBT下桥臂饱和故障/F DS TOT)、IGBT未准备好信号(上桥臂二次侧欠压/F UV BOT、下桥臂二次侧欠压/FUV TOP)。

此外，由主控板向逻辑保护电路发送的还有复位信号RESET，逻辑保护电路发生故障后，要接收到RESET信号复位后才能消除故障重新工作，RESET信号同样要隔离缓冲后才能给到逻辑保护电路，并且不管逻辑保护电路是否有故障该复位信号都要能送达至逻辑保护电路，该逻辑是由门逻辑处理电路实现的。

如下结合具体的图像及应用示例，对本申请实施例所提供的一种逻辑调理电路进行解释说明。图2为本申请一实施例提供的逻辑调理电路的结构示意图，如图2所示，逻辑调理电路120包括：四个与非门的集成芯片、多个二极管125，其中：

集成芯片中第一与非门121的一个输入端连接主控板连接器，以接收复位信号；集成芯片中第二与非门122的输出端为逻辑调理电路120的复位端，以输出复位信号；集成芯片中第三与非门123的输出端为逻辑调理电路120的输出端，以输出故障报警信号。

第一与非门121的另一个输入端、第三与非门123的两个输入端、第四与非门124的输出端均接地；第一与非门121的输出端、第二与非门122的两个输入端，均与第四与非门124的一个输入端连接。

第四与非门的另一个输入端还分别连接多个二极管125的正极，多个二极管125的负极连接驱动电路的输出端，以分别获取多路故障信号；多个二极管125的正极还连接预设直流电源。

可选地，在本申请的一个实施例中，逻辑调理电路120中的与非门均为四合一的集成芯片SN74HC00QPWRQ1，与非门用于逻辑处理，但是具体与非门型号的选择可以根据用户需要灵活调整，并不以上述实施例给出的为限。

如图2所示，逻辑调理电路120还包括：第一电阻126、第二电阻127和第三电阻128；其中：

第一与非门121的一个输入端还通过第一电阻126连接预设直流电源；多个二极管125的正极还通过第二电阻127连接预设直流电源；第一与非门121的一个输入端、第三与非门123的两个输入端、第四与非门124的输出端均与第三电阻126连接，并通过第三电阻128接地。

如图2所示，逻辑调理电路120还包括：指示电路129，第三电阻128与指示电路129连接后接地，以进行故障指示。

由于逻辑调理电路120为纯硬件组成的，因此对故障信号的响应极快，最大程度上保证了IGBT使用过程中的安全，防止IGBT被损伤。

可选的，在本申请的一个实施例中，指示电路129可以为发光二极管，用于指示当前电路中是否存在故障，若发光二极管为亮起状态，则说明当前电路存在故障；若发光二极管为灭状态，则说明当前电路不存在故障，为正常运行状态；第三电阻连接发光二极管的正极，发光二极管的负极接地。

图3为本申请另一实施例提供的逻辑调理电路的结构示意图，在本申请的一个实施例中，逻辑调理电路可以接收到5种故障信号，其中故障信号可包括：故障报警信号/F，复位信号/F RESET，缓冲使能信号/OE，总故障报警信号/F TRIP，上述故障信号均为低电平有效；如图3所示，逻辑调理电路中具体包括：第一与非门1Y、第二与非门2Y、第三与非门3Y和第四与非门4Y，2个复合二极管D1和D2，其中，每个复合二极管中包括3个普通二极管，第一电阻R1，和第二电阻R2和第三电阻R3，指示电路为发光二极管D3，此时其对应的工作原理如下：

5种故障信号分别与D1、D2中的各普通二极管连接，每个普通二极管分别用于接受各自对应的故障信号，且均为低电平有效；R1，R2起到保持电位的作用，R3是限流电阻，起到保护发光二级管D3的作用，D3是故障指示灯，无故障时是熄灭状态，有故障时为亮起状态。

在本申请的一个实施例中，R1，R2均选择10KΩ的电阻，R3为2.4KΩ的电阻，但各电阻具体阻值设置可以根据用户需要灵活调整，并不以上述实施例给出的为限。

若当前电路中无故障信号和复位信号输入时，1Y输入端的4脚输入的为高电平，5脚输入的为低电平；3Y输入端的各脚均为低电平，根据与非门真值表“有0出1，全1出0”可知，此时3Y输出端8脚输出的/F TRIP输出为高电平，1Y输出端的第6脚输出为高电平，因此2Y的输出端输出的/OE输出为低电平，此时驱动电路处于正常工作状态。

若当前D1、D2接收到任一故障信号输入，则由与非门的“有0出1，全1出0”的原理可知，4Y输出端为高电平，此时发光二级管D3为点亮状态，用于提示当前电路出现故障，同时3Y输出端8脚输出的/F TRIP，和2Y的输出端输出的/OE均发生跳转，随后关断驱动电路后即输出并上报总故障信号。

其中，主控板发送复位信号/F RESET时，分为两种情况：一种是逻辑保护电路没有上报故障信号时，1Y的输入端4脚输入的/F RESET为低电平，1Y的输出端仍输出高电平，此时驱动电器的状态保持不变，因此第一缓冲驱动器也处于正常工作状态，信号可以正常传输至驱动功率电路；另一种情况是逻辑保护电路已经出现故障信号时，此时2Y的输出端输出的/OE使能信号处于关断状态，因此当1Y的输入端4脚输入的/F RESET信号跳转到低电平时，由于此时1Y的两个输入端均为“0”，因此1Y的输出端输出为1，这样导致2Y的输出端输出的/OE又回到0，缓冲器重新使能，使得1Y的输入端4脚输入的/F RESET成功发送到驱动功率电路。

其中，逻辑调理电路对应的真值表如下述表1所示：

/F	/F RESET	/OE	/F TRIP
				1	1	0	1
	0	0	1
				0	1	1	0
0	0	0	0

表1

图4为本申请一实施例提供的驱动电机控制器的结构示意图，如图4所示，该驱动电机控制器200包括：主控板210、主控板连接器220、驱动板230，其中：

主控板210与主控板连接器220连接，驱动板230上设置有上述图1－图2中任一的逻辑保护电路；主控板连接器220还与逻辑保护电路中第一缓冲驱动器的第一输入端、第二缓冲驱动器的第一输出端连接；逻辑保护电路100中功率电路的输出端连接电机。

其中，主控板210是整个驱动电机控制器200的控制中心和信息处理中心，在本申请的一个实施例中，由主控板210发出的6路PWM驱动信号通过主控板连接器220引入到逻辑保护电路，经过逻辑保护电路中的第一缓冲驱动器处理增加驱动能力后，发送给驱动功率电路直接驱动IGBT的开通或关断动作，从而驱动电机运转；从主控板210引入的/F RESET复位信号经过第一缓冲驱动器后也与驱动功率电路连接。

第二缓冲驱动器接收驱动电路发送的信号后，经过隔离驱动后通过主控板连接器与主控板连接。逻辑调理电路分别与主控板连接器、第一缓冲驱动器和第二缓冲驱动器连接。

在驱动电机控制器200的工作过程中，若驱动功率电路发生故障并发出故障信号，其发出的故障信号分别发送至第二缓冲驱动器和逻辑调理电路，故障信号经过第二缓冲驱动器的隔离和增加驱动能力后，通过主控板连接器发送给主控板，主控板根据采集到的信号进行逻辑分析处理后进行判断，若判断结果为发生故障，则停止PWM驱动信号的发送并给整车报告故障信息，但是由于主控板的逻辑保护属于源头保护，驱动电机控制器作为整车的动力系统，若仅做这一级保护显然是不够可靠的。

因此本申请提供的方案中，故障信号上报主控板的同时会传送到逻辑保护电路中的逻辑调理电路，由于逻辑调理电路是由纯硬件组成的，所以其响应速度更快也更可靠，在接受到任一故障信号后，逻辑调理电路均会在第一时间切断第一缓冲驱动器的使能/OE，第一缓冲驱动器即停止工作，并切断PWM信号传输。同时将总故障报警信号上报发送至主控板。总故障报警信号优先级最高，主控板会优先处理此信息。

这样的设置方式保证了驱动电机控制器的工作安全，通过纯硬件首先对故障信号进行响应，提高了响应速度，保护了IGBT的在使用过程中的安全问题。

如下结合具体的图像及应用示例，对本申请实施例所提供的一种电机驱动系统进行解释说明。图5为本申请一实施例提供的电机驱动系统的结构示意图，如图5所示，该电机驱动系统300包括：驱动电机控制器200、旋转变压器310、电机320，驱动电机控制器200中逻辑保护电路100的输出端连接电机320，驱动电机控制器200为上述图4提供的控制器；驱动电机控制器200中主控板还连接通过旋转变压器310连接电机320。

在本申请的一个实施例中，电机320可以为永磁同步电机；逻辑保护电路100中的驱动功率电路的输出端通过高压三相线与电机320连接，直接驱动电机320的运转；但是应当理解，上述实施例仅为示例性说明，具体电机和连接线的选择可以根据用户需要设计，并不以上述实施例给出的为限。

上述电机驱动系统包括图1－图3任一项提供的逻辑保护电路，因此带来的有益效果包括本申请提供的逻辑保护电路的所有技术效果，在此不再赘述。

在本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。

上述以软件功能单元的形式实现的集成的单元，可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(英文：processor)执行本申请各个实施例所述方法的部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(英文：Read－Only Memory，简称：ROM)、随机存取存储器(英文：Random Access Memory，简称：RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

Claims (10)

1.一种逻辑保护电路，其特征在于，所述逻辑保护电路包括：第一缓冲驱动器、逻辑调理电路、驱动功率电路和第二缓冲驱动器，其中：

所述驱动功率电路包括：驱动电路和功率电路，所述驱动电路通过所述功率电路连接电机，以对所述电机进行驱动；所述功率电路由多个绝缘栅双极型晶体管IGBT构成；

所述第一缓冲驱动器的第一输入端通过主控板连接器连接主控板，以接收所述主控板输出的脉冲宽度调制PWM信号；所述第一缓冲驱动器的第一输出端连接所述驱动电路的驱动输入端，以将缓冲处理后的PWM信号传输至所述驱动电路，使得所述驱动电路基于缓冲处理后的PWM信号对所述功率电路中的IGBT的开通或关断进行控制；

所述逻辑调理电路的输入端连接所述驱动电路的输出端，所述逻辑调理电路的输出端连接所述第二缓冲驱动器的第一输入端，以使得所述逻辑调理电路基于来自所述驱动电路的多路故障信号，得到故障报警信号并输出至所述第二缓冲驱动器；

所述第二缓冲驱动器的第一输出端连接所述主控板连接器，以对所述故障报警信号进行缓冲处理后通过所述主控板连接器输出至所述主控板。

2.如权利要求1所述的逻辑保护电路，其特征在于，所述驱动电路的输出端还与所述第二缓冲驱动器的第二输入端连接，以接收所述多路故障信号；

所述第二缓冲驱动器的第二输出端还连接所述主控板连接器，以对所述多路故障信号进行隔离缓冲后通过所述主控板连接器输出至所述主控板。

3.如权利要求1所述的逻辑保护电路，其特征在于，所述逻辑调理电路的复位端连接所述主控板连接器，以接收所述主控板的复位信号；所述逻辑调理电路的使能控制端连接所述第一缓冲驱动器的使能端，以基于所述复位信号，向所述第一缓冲驱动器输出使能信号。

4.如权利要求3所述的逻辑保护电路，其特征在于，所述第一缓冲驱动器的复位端还连接所述主控板连接器，以接收所述复位信号；

所述第一缓冲驱动器的复位控制端连接所述驱动电路的复位端，以向所述驱动电路输出所述复位信号。

5.如权利要求4所述的逻辑保护电路，其特征在于，所述逻辑调理电路包括：四个与非门的集成芯片、多个二极管，其中：

所述集成芯片中第一与非门的一个输入端连接所述主控板连接器，以接收所述复位信号；所述集成芯片中第二与非门的输出端为所述逻辑调理电路的复位端，以输出所述复位信号；所述集成芯片中第三与非门的输出端为所述逻辑调理电路的输出端，以输出所述故障报警信号；

所述第一与非门的另一个输入端、所述第三与非门的两个输入端、第四与非门的输出端均接地；所述第一与非门的输出端、所述第二与非门的两个输入端，均与所述第四与非门的一个输入端连接；

所述第四与非门的另一个输入端还分别连接所述多个二极管的正极，所述多个二极管的负极连接所述驱动电路的输出端，以分别获取所述多路故障信号；

所述多个二极管的正极还连接预设直流电源。

6.如权利要求5所述的逻辑保护电路，其特征在于，所述逻辑调理电路还包括：第一电阻、第二电阻和第三电阻；

其中，所述第一与非门的一个输入端还通过所述第一电阻连接所述预设直流电源；所述多个二极管的正极还通过所述第二电阻连接所述预设直流电源；

所述第一与非门的一个输入端、所述第三与非门的两个输入端、所述第四与非门的输出端均与第三电阻连接，并通过所述第三电阻接地。

7.如权利要求6所述的逻辑保护电路，其特征在于，所述逻辑调理电路还包括：指示电路，所述第三电阻与所述指示电路连接后接地，以进行故障指示。

8.如权利要求7所述的逻辑保护电路，其特征在于，所述指示电路为发光二极管；所述第三电阻连接所述发光二极管的正极，所述发光二极管的负极接地。

9.一种驱动电机控制器，其特征在于，包括：主控板、主控板连接器、驱动板；

所述主控板与所述主控板连接器连接，所述驱动板上设置有上述权利要求1－8中任一所述的逻辑保护电路；

所述主控板连接器还与所述逻辑保护电路中所述第一缓冲驱动器的第一输入端、所述第二缓冲驱动器的第一输出端连接；所述逻辑保护电路中所述功率电路的输出端连接电机。

10.一种电机驱动系统，其特征在于，包括：驱动电机控制器、旋转变压器、电机，所述驱动电机控制器中所述逻辑保护电路的输出端连接所述电机，所述驱动电机控制器为上述权利要求9所述的控制器；所述驱动电机控制器中所述主控板还连接通过所述旋转变压器连接所述电机。

Images