CN111752361A - 算力自适应方法和装置、设备和存储介质及程序产品 - Google Patents
算力自适应方法和装置、设备和存储介质及程序产品 Download PDFInfo
- Publication number
- CN111752361A CN111752361A CN201910251950.4A CN201910251950A CN111752361A CN 111752361 A CN111752361 A CN 111752361A CN 201910251950 A CN201910251950 A CN 201910251950A CN 111752361 A CN111752361 A CN 111752361A
- Authority
- CN
- China
- Prior art keywords
- chip
- voltage
- computing power
- force
- computing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 230000003044 adaptive effect Effects 0.000 title claims abstract description 46
- 238000003860 storage Methods 0.000 title claims description 13
- 238000004364 calculation method Methods 0.000 claims abstract description 117
- 238000012545 processing Methods 0.000 claims abstract description 54
- 230000008569 process Effects 0.000 claims abstract description 10
- 230000009467 reduction Effects 0.000 claims description 20
- 238000001514 detection method Methods 0.000 claims description 18
- 230000006978 adaptation Effects 0.000 claims description 12
- 238000004590 computer program Methods 0.000 claims description 11
- 238000004422 calculation algorithm Methods 0.000 claims description 4
- 230000002459 sustained effect Effects 0.000 claims 3
- 239000000126 substance Substances 0.000 claims 1
- 230000003247 decreasing effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000013178 mathematical model Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 5
- 230000033228 biological regulation Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000011946 reduction process Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000005065 mining Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
本申请提出了算力自适应方法和装置、设备和介质及程序产品,其中,算力自适应方法,用于数字凭证处理设备,该方法包括:采集所述数字凭证处理设备的算力板的算力;获取在目标算力时算力板的芯片可承受的最大电压;响应于算力板的算力的降低信号,调节芯片的工作电压至芯片可承受的最大电压。本申请的算力自适应方法和装置以及设备,由于温度降低,在检测到算力降低时,直接调节芯片的工作电压至最大可承受电压,避免实际运行环境的差异性造成的算力保护失效,提高设备运行的稳定性。
Description
技术领域
本申请涉及区块链设备制造技术领域,尤其涉及一种算力自适应方法,以及算力自适应装置和数字凭证处理设备、计算机刻度存储介质和计算机程序产品。
背景技术
对于数字凭证处理设备,在正常工作时,如果外部环境温度降低,其算力将会受影响,不能达到目标算力。
在相关技术中,在数字凭证处理设备量产前,会对样品设备进行算力测试,获得与温度相关的电压经验值,用于指导数字凭证处理设备运行过程中的算力保护策略。在检测到算力降低时,读取当前的温度,确定对应的电压经验值,并更改当前的工作电压,以达到恢复算力的目的。
但是,由于芯片的个体差异、环境温度、工作频率等因素,会导致量产前确定的电压经验值在不同的设备上存在不一致性,所以,在检测到算力降低时,采用电压经验值并不一定能够使得数字凭证处理设备恢复算力,进而影响其运行稳定性。
申请内容
本申请旨在至少在一定程度上解决相关技术中的技术问题之一。
为此,本申请第一方面实施例提出一种算力自适应方法,该算力自适应方法,在由于低温造成算力降低时,动态调节芯片的工作电压,使得算力板恢复算力,提高稳定性。
本申请第二方面实施例还提出一种算力自适应装置。
本申请第三方面实施例还提出一种数字凭证处理设备。
本申请第四方面实施例还提出另一种数字凭证处理设备。
本申请第五方面实施例还提出一种计算机可读存储介质。
本申请第六方面实施例还提出一种计算机程序产品。
为了解决上述问题,本申请第一方面实施例的算力自适应方法,用于数字凭证处理折本,包括:采集所述数字凭证处理设备的算力板的算力;获取在目标算力时所述算力板的芯片可承受的最大电压;响应于所述算力板的算力的降低信号,调节所述芯片的工作电压至所述芯片可承受的最大电压。
根据本申请实施例的算力自适应方法,在外界温度降低,检测到算力降低时,通过将芯片的工作电压调节至芯片可承受的最大电压,可以保证恢复算力板的算力,相较于相关技术的固定的电压经验值,可以避免实际运行环境的差异性造成的算力保护失效,提高设备运行的稳定性。
在一些实施例中,在调节所述芯片的工作电压至所述芯片可承受的最大电压后,所述算力自适应方法还包括:按照预设电压幅度降低所述芯片的工作电压,直至所述芯片的工作电压达到维持算力板的算力达到所述目标算力的最小电压。
在一些实施例中,按照预设电压幅度降低所述芯片的工作电压,直至所述芯片的工作电压达到维持所述目标算力的最小电压,具体包括:控制所述芯片的工作电压每一次降低所述预设电压幅度,其中,在所述芯片的工作电压降低N个所述预设电压幅度后所述算力板的算力为所述目标算力,在所述芯片的工作电压降低N+1个所述预设电压幅度后所述算力板的算力小于所述目标算力,则控制所述芯片以降低N个所述预设电压幅度后的工作电压运行以维持所述目标算力。
在一些实施例中,在降低所述芯片的工作电压时,所述预设电压幅度随降压顺序由较大幅度逐渐变化至较小幅度。
在一些实施例中,获取在目标算力时所述算力板的芯片可承受的最大电压,包括:获取在目标算力时所述芯片的温度;根据所述芯片的温度获得对应的所述芯片可承受的最大电压。
在一些实施例中,所述根据所述芯片的工作频率和所述温度获得对应的所述芯片可承受的最大电压,包括:根据所述芯片的工作频率和所述温度查询对应表格以获得对应的所述芯片可承受的最大电压,其中,所述对应表格为所述芯片的工作频率、温度以及所述芯片可承受的最大电压一一对应表格。
在一些实施例中,所述采集所述数字凭证处理设备的算力板的算力,包括:在检测到所述算力板的算力的降低信号之前,间隔第一预设时间采集所述算力板的算力;在检测到所述算力板的算力的降低信号之后,间隔第二预设时间采集所述算力板的算力,其中,所述第二预设时间小于所述第一预设时间。在算力调节时,减小算力检测的间隔时间,有利于确定停止调节芯片的工作电压的时机,提高算力自适应调节的准确性。
在一些实施例中,在按照预设电压幅度降低所述芯片的工作电压时,所述算力自适应方法还包括:采集所述芯片的实时温度;根据所述芯片的实时温度和工作频率获得对应的实时的所述芯片可承受的最大电压;以及,根据所述实时的所述芯片可承受的最大电压调整所述芯片的工作电压,从而,在调节工作电压时,避免超压对芯片造成损害。
为了解决上述问题,本申请第二方面实施例的算力自适应装置,用于数字凭证处理设备,包括:采集模块,配置为采集所述数字凭证处理设备的算力板的算力;第一获取模块,配置为获取在目标算力时所述算力板的芯片可承受的最大电压;调节模块,配置为响应于所述算力板的算力的降低信号,调节所述芯片的工作电压至所述芯片可承受的最大电压。
根据本申请实施例的算力自适应装置,在外界温度降低,检测到算力降低时,通过调节模块将芯片的工作电压调节至芯片可承受的最大电压,保证恢复算力板的算力,相较于相关技术的固定的电压经验值,可以避免差异性造成的算力保护失效,提高设备运行的稳定性。
在一些实施例中,所述算力自适应装置还包括:降压模块,配置为在调节所述芯片的工作电压至所述芯片可承受的最大电压后,按照预设电压幅度降低所述芯片的工作电压,直至所述芯片的工作电压达到维持所述目标算力的最小电压。
在一些实施例中,所述降压模块在降低所述芯片的工作电压时具体配置为,控制所述芯片的工作电压每一次降低所述预设电压幅度,其中,在所述芯片的工作电压降低N个所述预设电压幅度后所述算力板的算力为所述目标算力,在所述芯片的工作电压降低N+1个所述预设电压幅度后所述算力板的算力小于所述目标算力,则控制所述芯片以降低N个所述预设电压幅度后的工作电压运行以维持所述目标算力。
在一些实施例中,在降低所述芯片的工作电压时,所述预设电压幅度随降压顺序由较大幅度逐渐变化至较小幅度。
在一些实施例中,所述第一获取模块在获取在目标算力时所述算力板的芯片可承受的最大电压时进一步配置为,获取在目标算力时所述芯片的温度,根据所述芯片的工作频率和所述温度获得对应的所述芯片可承受的最大电压。
在一些实施例中,所述第一获取模块在根据所述芯片的工作频率和所述温度获得对应的所述芯片可承受的最大电压时进一步配置为,根据所述芯片的工作频率和所述温度查询对应表格以获得对应的所述芯片可承受的最大电压,其中,所述对应表格为所述芯片的工作频率、所述温度以及所述芯片可承受的最大电压一一对应表格。
在一些实施例中,所述采集模块在采集所述算力板的算力时进一步配置为,在检测到所述算力板的算力的降低信号之前,间隔第一预设时间采集所述算力板的算力,在检测到所述算力板的算力的降低信号之后,间隔第二预设时间采集所述算力板的算力,其中,所述第二预设时间小于所述第一预设时间。在降压调节时,算力稳定所需检测时间较短,减小算力检测的间隔时间,有利于确定停止调节芯片的工作电压的时机,提高算力自适应调节的准确性。
在一些实施例中,所述算力自适应装置还包括:第二获取模块,配置为在按照预设电压幅度降低所述芯片的工作电压时,采集所述芯片的实时温度,根据所述芯片的实时温度和工作频率获得对应的实时的所述芯片可承受的最大电压;调整模块,配置为根据所述实时的所述芯片可承受的最大电压调整所述芯片的工作电压,从而,在调节工作电压时,避免超压对芯片造成损害。
为了解决上述问题,本申请第三方面实施例的数字凭证处理设备包括:算力板,所述算力板包括多个芯片;算力检测装置,用于检测所述算力板的算力;电压检测装置,用于检测所述芯片的工作电压;如上面实施例所述的算力自适应装置,所述算力自适应装置分别与所述算力板、所述算力检测装置和所述电压检测装置相连。
根据本申请实施例的数字凭证处理设备,通过采用上面实施例的算力自适应装置,可以实现对设备运行时的算力保护,提高运行的稳定性。
本申请第四方面实施例的数字凭证处理设备,包括:至少一个处理器;以及,与所述至少一个处理器通信连接的存储器;其中,所述存储器存储有可被所述至少一个处理器执行的指令,所述指令被所述至少一个处理器执行时,使所述至少一个处理器执行上面实施例所述的算力自适应方法。
本申请第五方面实施例的计算机可读存储介质,存储有计算机可执行指令,所述计算机可执行指令设置为执行如上面实施例所述的算力自适应方法。
本申请第六方面实施例的计算机程序产品,所述计算机程序产品包括存储在计算机可读存储介质上的计算机程序,所述计算机程序包括程序指令,当所述程序指令被计算机执行时,使所述计算机执行如上面实施例所述的算力自适应方法。
本申请附加的方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本申请的实践了解到。
附图说明
本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解,其中:
图1是根据本申请的一个实施例的算力自适应方法的流程图;
图2是根据本申请的另一个实施例的算力自适应方法的流程图;
图3是根据本申请的一个实施例的算力自适应装置的框图;
图4是根据本申请的另一个实施例的算力自适应装置的框图;
图5是根据本申请的一个实施例的数字凭证处理设备的框图;以及
图6是根据本申请的另一个实施例的数字平衡处理设备的框图。
具体实施方式
下面详细描述本申请的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本申请,而不能理解为对本申请的限制。
下面参考附图描述本申请第一方面实施例的算力自适应方法。其中,本申请的算力自适应方法可以用于数字凭证处理设备,在检测到算力降低时,动态调节数字凭证处理设备的工作电压,使得数字凭证处理设备恢复算力,提高运行稳定性。
图1是根据本申请的一个实施例的算力自适应方法的流程图,如图1所示,本申请实施例的算力自适应方法包括步骤S1、步骤S2和步骤S3。
步骤S1,采集算力板的算力。
例如,可以通过数字凭证处理设备的算力检测装置检测算力,并将算力的检测信息提供给算力自适应装置。
步骤S2,获取在目标算力时芯片可承受的最大电压。
具体地,可以预存各个目标算力与芯片可承受的最大电压的对应关系,在数字凭证设备运行时,可以根据目标算力直接查询对应关系,来获得对应的芯片可承受的最大电压。或者,也可以经过大数据统计运算获得目标算力与芯片可承受的最大电压满足的数学模型,在数字凭证设备运行时,通过该数学模型计算,来获得芯片可承受的最大电压。
在一些实施例中,获取在目标算力时芯片的温度,根据芯片的工作频率和温度获得对应的芯片可承受的最大电压。例如,根据芯片的工作频率和温度查询对应表格以获得对应的芯片可承受的最大电压,其中,对应表格为芯片的工作频率、温度以及芯片可承受的最大电压一一对应表格,该对应表格可以预存于算力自适应装置中。或者,也可以预存芯片的工作频率、温度与芯片可承受的最大电压的数学模型,在数字凭证处理设备运行时,通过该数学模型来计算以获得芯片可承受的最大电压。
步骤S3,响应于算力板的算力的降低信号,调节芯片的工作电压至芯片可承受的最大电压。具体地,按照算力板的设计,在芯片的工作电压达到芯片可承受的最大电压时,算力板的算力通常会达到目标算力。
因此,由于外界温度降低,在检测到算力降低,不能够达到目标算力时,调节芯片的工作电压直接至芯片可承受的最大电压,可以保证算力的恢复,相较于相关技术中的固定的电压经验值,可以避免实际运行环境的差异性造成的算力保护失效,提高设备运行的稳定性。
进一步地,芯片的工作电压维持在芯片可承受的最大电压,芯片的温度会升高,芯片可承受的最大电压也会随之变化,有可能超出允许的工作电压,损坏芯片,并且此时算力板的功耗比较大,为了降低能耗以及避免超压造成对芯片的损坏,在一些实施例中,如图2所示,本申请实施例的算力自适应方法还包括步骤S4。
步骤S4,按照预设电压幅度降低芯片的工作电压,直至芯片的工作电压达到维持目标算力的最小电压。
具体地,外界环境温度降低,芯片的温度也受到影响,造成算力板的算力降低,不能达到目标算力,则调节芯片的工作电压至芯片可承受的最大电压,以提高芯片的温度,减小温度低对算力的影响,并且使得算力板恢复到目标算力。
但是,当芯片的工作电压调整为芯片可承受的最大电压后,芯片的温度会逐渐升高,有可能导致当前温度下芯片的工作电压大于可承受最大电压,例如下表1中,当芯片频率600M、温度为20℃,芯片电压调节至可承受最大电压19.6V时,芯片温度可达到30℃,而对应30℃的可承受最大电压为19.3V,此时芯片将会导致芯片启动保护机制,因而,在实施例中,在芯片的工作电压调节至芯片可承受的最大电压之后,向芯片额定电压的方向回调芯片的工作电压,即降低芯片的工作电压,例如按照预设电压幅度0.1V或0.2V的幅度来降低芯片的电压,直至芯片的工作电压达到维持目标算力的最小电压,其中,维持目标算力的最小电压可以为,在该最小电压时算力可以达到目标算力,当芯片的工作电压小于该最小电压时将不能够达到目标算力。从而,不仅能够使得算力板恢复算力,而且能耗低降低成本,实现算力自适应调节的目的。
在一些实施例中,控制芯片的工作电压每一次降低预设电压幅度例如0.1V或0.2V,其中,在芯片的工作电压降低N个预设电压幅度后算力板的算力为目标算力,在芯片的工作电压降低N+1个预设电压幅度后算力板的算力小于目标算力,则认为降低N个预设电压幅度后的电压为可以维持目标算力的最小电压,控制芯片以降低N个预设电压幅度后的工作电压运行以维持目标算力。
在实施例中,预设电压幅度可以是固定值,也可以为变化值,在一些实施例中,在降低芯片的工作电压时,预设电压幅度随降压顺序由较大幅度逐渐变化至较小幅度。举例说明,在降压过程中,为了尽快找到合适的工作电压点,假设控制芯片的工作电压提高1V达到可承受的最大电压,在降低芯片电压时,先降低提高电压值的1/3,芯片的工作电压降低到约0.7V,然后再降低0.7V的1/3,芯片的工作电压达到0.5V,当与算力降低调整芯片电压前的电压相差小于0.5V时,接着可以控制芯片每次降低0.1V,依次类推,直至达到维持目标算力的最小电压,如此,可以更加快速地达到合适的工作电压点。
根据本申请实施例的算力自适应方法,在检测到算力降低时,通过将芯片的工作电压调节至芯片可承受的最大电压,使得算力板恢复算力,并按照预设电压幅度降低芯片的工作电压,直至可维持目标算力的最小电压,即在设备运行中动态地调节芯片的工作电压,恢复算力板的算力,相较于相关技术的固定的电压经验值,本申请的方法通过动态调节芯片工作电压,实现算力的自适应调节,更加适用于设备的实际运行情况,避免差异性造成的算力保护失效,提高设备运行的稳定性。
进一步地,采集算力板的算力时,可以间隔一定时间进行采集,以减少数据的处理量,提高处理速度。在一些实施例中,在检测到算力板的算力的降低信号之前,间隔第一预设时间采集算力板的算力,在检测到算力板的算力的降低信号之后,间隔第二预设时间采集算力板的算力,其中,第二预设时间小于第一预设时间。具体地,因为在检测到算力板的算力的降低信号之后,将会按照上面实施例说明动态地调节芯片的工作电压,以使得算力逐渐维持目标算力,在降低芯片的工作电压时,由于无需重启芯片内核,相较于提高工作电压算力相对稳定,可以减小算力检测的间隔时间,例如在算力降低之前可以半小时检测一次,而在检测到算力降低信号后,可以每间隔5分钟或3分钟或1分钟或0.5分钟等检测一次,检测时间间隔越短对算力调控会更加准确,以便更有效地监测算力的变化,有利于确定停止调节芯片的工作电压的时机,提高算力自适应调节的准确性。
进一步地,在动态调节芯片的工作电压的过程中,芯片的温度也会变化,在不同的温度下,芯片可承受的最大电压不同,为了避免在电压调节过程中超出芯片的承受力而损坏芯片,在一些实施例中,在按照预设电压幅度降低芯片的工作电压时,本申请实施例的算力自适应方法还包括:采集芯片的实时温度;根据芯片的实时温度和工作频率获得对应的实时的芯片可承受的最大电压;以及,根据实时的芯片可承受的最大电压调整芯片的工作电压。例如,实时检测芯片在当前温度下的工作电压是否超过其对应的可承受的最大电压,如果超出,则将芯片的工作电压回调至对应的最大电压以下,以避免对芯片造成损害,保证芯片的正常运行。
下面举例说明,假设芯片的工作频率为600M、温度20℃下工作电压为18V,此时算力板的算力属于正常,即可以达到目标算力。表1是根据本申请的一个实施例的芯片的工作频率、温度以及芯片可承受的最大电压的应表格。如表1所示,其中,在目标算力时,芯片的工作频率和温度获得对应的芯片可承受的最大电压为19.6V。
表1
500M | 550M | 600M | 650M | |
0℃ | 20.8v | 20.8v | 20.7v | 19.8v |
10℃ | 20.8v | 20.8v | 20.3v | 19.5v |
20℃ | 20.8v | 20.3v | 19.6v | 19.3v |
30℃ | 20.8v | 19.8v | 19.3v | 18.9v |
40℃ | 19.8v | 19.3v | 18.8v | 18.7v |
具体地,检测算力板的算力,原本正常工作的数字凭证处理设备,由于处于外部环境温度低的状况下,设备不能达到目标算力,此时检测芯片的温度低于20℃,例如为16℃,检测到算力降低的信号,则将芯片的工作电压直接提高到芯片可承受的最大电压19.6V,此时需要缩短算力检测间隔,当电压上升到19.6V后芯片会产热增加,然后,以0.1V或0.2V等距电压幅度往芯片的额定电压方向调压芯片的工作电压,也就是降低芯片的工作电压,以0.1V的电压幅度为例,从芯片可承受的最大电压19.6V降低0.1V,芯片工作电压降低到19.5V,继续降低0.1V,芯片的工作电压降低为19.4V,再降低0.1V,芯片的工作电压达到19.3V,依次类推,当芯片的工作电压降低到18.6V时,算力板的算力仍能达到目标算力,而在18.5V时算力达不到目标算力,则停止调压,并以18.6V(即保证算力的最低电压)为芯片的工作电压,保持设备运转,其中,保证算力的最低电压通常小于芯片可承受的最大电压而稍大于额定电压,从而达到算力自适应调节的目的,准确提供算力保护支撑。或者,也可以如上面实施例提到的采用预设电压幅度随降压顺序由较大幅度逐渐变化至较小幅度的方式来降低芯片的工作电压,使得芯片的工作电压达到适当的维持目标算力的最小电压,更加快速。
概括来说,本申请实施例的算力自适应方法,由于外界温度降低,在检测到算力降低时,可以根据温度、工作频率与芯片可承受的最大电压的对应表格,依赖实时算力检测算法,动态地调节芯片的工作电压,使得算力恢复目标算力,改善了数字凭证处理设备运行时的平稳性,避免算力下降,获得较优的经济收益。
下面参照附图描述根据本申请第二方面实施例的算力自适应装置。
图3是根据本申请的一个实施例的算力自适应装置的框图,如图3所示,本申请实施例的算力自适应装置100包括采集模块10、第一获取模块20、调节模块30和降压模块40。
其中,采集模块10配置为采集数字凭证处理设备的算力板的算力,例如,可以通过数字凭证处理设备的算力检测装置检测算力,并将算力的检测信息传输给采集模块10。
第一获取模块20配置为获取在目标算力时芯片可承受的最大电压。在一些实施例中,第一获取模块20获取在目标算力时芯片的温度,根据芯片的工作频率和温度获得对应的芯片可承受的最大电压。例如,根据芯片的工作频率和温度查询对应表格以获得对应的芯片可承受的最大电压,其中,对应表格为芯片的工作频率、温度以及芯片可承受的最大电压一一对应表格,该对应表格可以预存于算力自适应装置中。或者,也可以通过大数据统计获得芯片的工作频率、温度与芯片可承受的最大电压的数学模型,并将该数学模型预存,在数字凭证处理设备运行时,通过该数学模型来计算以获得芯片可承受的最大电压。
调节模块30配置为响应于算力板的算力的降低信号,调节芯片的工作电压至芯片可承受的最大电压。具体地,外界环境温度降低,芯片的温度也受到影响,造成算力板的算力降低,不能达到目标算力,则调节模块30调节芯片的工作电压至芯片可承受的最大电压,以提高芯片的温度,减小温度低对算力的影响。其中,按照算力板的设计,在芯片的工作电压达到芯片可承受的最大电压时,通常算力板的算力会达到目标算力。
因此,本申请实施例的算力自适应装置100,由于外界温度降低,在检测到算力降低,不能够达到目标算力时,调节模块30调节芯片的工作电压直接至芯片可承受的最大电压,可以保证算力的恢复,相较于相关技术中的固定的电压经验值,可以避免实际运行环境的差异性造成的算力保护失效,提高设备运行的稳定性。
进一步地,芯片的工作电压维持在芯片可承受的最大电压,芯片的温度会升高,芯片可承受的最大电压也会随之变化,有可能超出允许的工作电压,损坏芯片,并且此时算力板的功耗比较大,为了降低能耗以及避免超压造成对芯片的损坏,因而,在一些实施例中,如图4所示,本申请实施例的算力自适应装置100还包括降压模块40,降压模块40配置为按照预设电压幅度降低芯片的工作电压,直至芯片的工作电压达到维持目标算力的最小电压。
具体地,在芯片的工作电压调节至芯片可承受的最大电压之后,降压模块40向芯片额定电压的方向回调芯片的工作电压,即降低芯片的工作电压,例如按照预设电压幅度0.1V或0.2V的幅度来降低芯片的电压,直至芯片的工作电压达到维持目标算力的最小电压,其中,维持目标算力的最小电压可以为,在该最小电压时算力可以达到目标算力,当芯片的工作电压小于该最小电压时将不能够达到目标算力,再降低芯片的工作电压算力出现下降时,则停止降低芯片的工作电压,芯片以当前工作电压运行,不仅能够使得算力板恢复算力,而且能耗低降低成本,从而可以实现算力自适应调节的目的。
在一些实施例中,降压模块40在降低芯片的工作电压时具体配置为,控制芯片的工作电压每一次降低预设电压幅度例如0.1V或0.2V,其中,在芯片的工作电压降低N个预设电压幅度后算力板的算力为目标算力,在芯片的工作电压降低N+1个预设电压幅度后算力板的算力小于目标算力,则认为降低N个预设电压幅度后的电压为可以维持目标算力的最小电压,控制芯片以降低N个预设电压幅度后的工作电压运行以维持目标算力。
在实施例中,预设电压幅度可以是固定值,也可以为变化值,在一些实施例中,在降低芯片的工作电压时,预设电压幅度随降压顺序由较大幅度逐渐变化至较小幅度。举例说明,在降压过程中,为了尽快找到合适的工作电压点,假设控制芯片的工作电压提高1V达到可承受的最大电压,在降低芯片电压时,先降低提高电压值的1/3也就是约0.3V,芯片的工作电压降低到约0.7V,然后再降低0.7V的1/3,芯片的工作电压达到约0.5V,当与算力降低调整芯片电压前的电压相差小于0.5V时,接着可以控制芯片降低0.1V,依次类推,直至达到维持目标算力的最小电压,如此,可以更加快速地达到合适的工作电压点。
根据本申请实施例的算力自适应装置100,在检测到算力降低时,通过调节模块30将芯片的工作电压调节至芯片可承受的最大电压,使得算力板恢复算力,降压模块40按照预设电压幅度降低芯片的工作电压,直至可维持目标算力的最小电压,即在设备运行中动态地调节芯片的工作电压,恢复算力板的算力,相较于相关技术的固定的电压经验值,本申请的装置100,通过动态调节芯片工作电压,实现算力的自适应调节,更加适用于设备的实际运行情况,避免差异性造成的算力保护失效,提高设备运行的稳定性。
进一步地,采集算力板的算力时,可以间隔一定时间进行采集,以减少数据的处理量,提高处理速度。在一些实施例中,采集模块10在采集算力板的算力时进一步配置为,在检测到算力板的算力的降低信号之前,间隔第一预设时间采集所述算力板的算力,在检测到算力板的算力的降低信号之后,间隔第二预设时间采集算力板的算力,其中,第二预设时间小于第一预设时间。具体地,因为在检测到算力板的算力的降低信号之后,将会按照上面实施例说明动态地调节芯片的工作电压,以使得算力逐渐维持目标算力,在算力调节的时候,减小算力检测的间隔时间,可以更加有效地确定停止调节芯片的工作电压的时机,提高算力自适应调节的准确性。
在动态调节芯片的工作电压的过程中,芯片的温度也会变化,在不同的温度下,芯片可承受的最大电压不同,为了避免在电压调节过程中超出芯片的承受力而损坏芯片,在一些实施例中,如图4所示,算力自适应装置100还包括第二获取模块50和调整模块60。其中,第二获取模块50配置为在按照预设电压幅度降低芯片的工作电压时,采集芯片的实时温度,根据芯片的实时温度和工作频率获得对应的实时的芯片可承受的最大电压,例如通过查表的方式获得对应温度和频率时的芯片可承受的最大电压;调整模块60配置为根据实时的芯片可承受的最大电压调整芯片的工作电压。例如,实时检测芯片在当前温度下的工作电压是否超过其对应的可承受的最大电压,如果超出,则将芯片的工作电压回调至对应的最大电压以下,以避免对芯片造成损害,保证芯片的正常运行。
下面参照附图描述根据本申请第三方面实施例的数字凭证处理设备。
图5是根据本申请的一个实施例的数字凭证处理设备的框图,如图5所示,本申请实施例的数字凭证处理设备1000包括上面实施例的算力自适应装置100、算力板200、算力检测装置300和电压检测装置400。
其中,算力板200包括多个芯片201;算力检测装置300用于检测算力板200的算力;电压检测装置400用于检测芯片201的工作电压;算力自适应装置100分别与算力板200、算力检测装置300和电压检测装置400相连。算力自适应装置100的结构和对算力板200的算力的自适应调节,可以参照上面实施例的说明。
根据本申请实施例的数字凭证处理设备1000,通过采用上面实施例的算力自适应装置100,可以实现对设备运行时的算力保护,提高运行的稳定性。
如图6所示,本申请第四方面实施例的数字凭证处理设备1000包括至少一个处理器500和与至少一个处理器500通信连接的存储器600;其中,存储器600存储有可被该至少一个处理器500执行的指令,指令被至少一个处理器500执行时,使至少一个处理器500执行上面实施例的算力自适应方法。
在一些实施例中,数字凭证处理设备1000进行与数字凭证相关的数据处理,通过数据处理可以得到数字凭证,进一步地,当数字凭证与数字货币相关或体现为数字货币时,本公开实施例的数字凭证处理设备1000可以是数字货币挖矿机,数字货币可以是比特币等加密货币。
本申请第五方面实施例的计算机可读存储介质,存储有计算机可执行指令,该计算机可执行指令设置为执行上面实施例的算力自适应方法。
本申请第六方面实施例的计算机程序产品,包括存储在计算机可读存储介质上的计算机程序,计算机程序包括程序指令,当程序指令被计算机执行时,使计算机执行上面实施例的算力自适应方法。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为,表示包括一个或更多个用于实现定制逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分,并且本申请的优选实施方式的范围包括另外的实现,其中可以不按所示出或讨论的顺序,包括根据所涉及的功能按基本同时的方式或按相反的顺序,来执行功能,这应被本申请的实施例所属技术领域的技术人员所理解。
在流程图中表示或在此以其他方式描述的逻辑和/或步骤,例如,可以被认为是用于实现逻辑功能的可执行指令的定序列表,可以具体实现在任何计算机可读介质中,以供指令执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统)使用,或结合这些指令执行系统、装置或设备而使用。就本说明书而言,"计算机可读介质"可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。计算机可读介质的更具体的示例(非穷尽性列表)包括以下:具有一个或多个布线的电连接部(电子装置),便携式计算机盘盒(磁装置),随机存取存储器(RAM),只读存储器(ROM),可擦除可编辑只读存储器(EPROM或闪速存储器),光纤装置,以及便携式光盘只读存储器(CDROM)。另外,计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质,因为可以例如通过对纸或其他介质进行光学扫描,接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序,然后将其存储在计算机存储器中。
应当理解,本申请的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中,多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。如,如果用硬件来实现和在另一实施方式中一样,可用本领域公知的下列技术中的任一项或他们的组合来实现:具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路,具有合适的组合逻辑门电路的专用集成电路,可编程门阵列(PGA),现场可编程门阵列(FPGA)等。
本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成,所述的程序可以存储于一种计算机可读存储介质中,该程序在执行时,包括方法实施例的步骤之一或其组合。
此外,在本申请各个实施例中的各功能单元可以集成在一个处理模块中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现,也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时,也可以存储在一个计算机可读取存储介质中。
上述提到的存储介质可以是只读存储器,磁盘或光盘等。尽管上面已经示出和描述了本申请的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本申请的限制,本领域的普通技术人员在本申请的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (20)
1.一种算力自适应方法,用于数字凭证处理设备,其特征在于,所述算力自适应方法包括:
采集所述数字凭证处理设备的算力板的算力;
获取在目标算力时所述算力板的芯片可承受的最大电压;
响应于所述算力板的算力的降低信号,调节所述芯片的工作电压至所述芯片可承受的最大电压。
2.根据权利要求1所述的算力自适应方法,其特征在于,在调节所述芯片的工作电压至所述芯片可承受的最大电压后,所述算力自适应方法还包括:
按照预设电压幅度降低所述芯片的工作电压,直至所述芯片的工作电压达到维持所述目标算力的最小电压。
3.根据权利要求2所述的算力自适应方法,其特征在于,按照预设电压幅度降低所述芯片的工作电压,直至所述芯片的工作电压达到维持所述目标算力的最小电压,具体包括:
控制所述芯片的工作电压每一次降低所述预设电压幅度,其中,在所述芯片的工作电压降低N个所述预设电压幅度后所述算力板的算力为所述目标算力,在所述芯片的工作电压降低N+1个所述预设电压幅度后所述算力板的算力小于所述目标算力,则控制所述芯片以降低N个所述预设电压幅度后的工作电压运行以维持所述目标算力。
4.根据权利要求3所述的算力自适应方法,其特征在于,在降低所述芯片的工作电压时,所述预设电压幅度随降压顺序由较大幅度逐渐变化至较小幅度。
5.根据权利要求1所述的算力自适应方法,其特征在于,获取在目标算力时所述算力板的芯片可承受的最大电压,包括:
获取在目标算力时所述芯片的温度;
根据所述芯片的工作频率和所述温度获得对应的所述芯片可承受的最大电压。
6.根据权利要求5所述的算力自适应方法,其特征在于,所述根据所述芯片的工作频率和所述温度获得对应的所述芯片可承受的最大电压,包括:
根据所述芯片的工作频率和所述温度查询对应表格以获得对应的所述芯片可承受的最大电压,其中,所述对应表格为所述芯片的工作频率、温度以及所述芯片可承受的最大电压一一对应表格。
7.根据权利要求1所述的算力自适应方法,其特征在于,所述采集所述数字凭证处理设备的算力板的算力,包括:
在检测到所述算力板的算力的降低信号之前,间隔第一预设时间采集所述算力板的算力;
在检测到所述算力板的算力的降低信号之后,间隔第二预设时间采集所述算力板的算力,其中,所述第二预设时间小于所述第一预设时间。
8.根据权利要求1所述的算力自适应方法,其特征在于,在按照预设电压幅度降低所述芯片的工作电压时,所述算力自适应方法还包括:
采集所述芯片的实时温度;
根据所述芯片的实时温度和工作频率获得对应的实时的所述芯片可承受的最大电压;以及
根据所述实时的所述芯片可承受的最大电压调整所述芯片的工作电压。
9.一种算力自适应装置,用于数字凭证处理设备,其特征在于,所述算力自适应装置包括:
采集模块,配置为采集所述数字凭证处理设备的算力板的算力;
第一获取模块,配置为获取在目标算力时所述算力板的芯片可承受的最大电压;
调节模块,配置为响应于所述算力板的算力的降低信号,调节所述芯片的工作电压至所述芯片可承受的最大电压。
10.根据权利要求9所述的算力自适应装置,其特征在于,所述算力自适应装置还包括:
降压模块,配置为在调节所述芯片的工作电压至所述芯片可承受的最大电压后,按照预设电压幅度降低所述芯片的工作电压,直至所述芯片的工作电压达到维持所述目标算力的最小电压。
11.根据权利要求10所述的算力自适应装置,其特征在于,所述降压模块在降低所述芯片的工作电压时具体配置为,控制所述芯片的工作电压每一次降低所述预设电压幅度,其中,在所述芯片的工作电压降低N个所述预设电压幅度后所述算力板的算力为所述目标算力,在所述芯片的工作电压降低N+1个所述预设电压幅度后所述算力板的算力小于所述目标算力,则控制所述芯片以降低N个所述预设电压幅度后的工作电压运行以维持所述目标算力。
12.根据权利要求11所述的算力自适应装置,其特征在于,在降低所述芯片的工作电压时,所述预设电压幅度随降压顺序由较大幅度逐渐变化至较小幅度。
13.根据权利要求9所述的算力自适应装置,其特征在于,所述第一获取模块在获取在目标算力时所述算力板的芯片可承受的最大电压时进一步配置为,获取在目标算力时所述芯片的温度,根据所述芯片的工作频率和所述温度获得对应的所述芯片可承受的最大电压。
14.根据权利要求13所述的算力自适应装置,其特征在于,所述第一获取模块在根据所述芯片的工作频率和所述温度获得对应的所述芯片可承受的最大电压时进一步配置为,根据所述芯片的工作频率和所述温度查询对应表格以获得对应的所述芯片可承受的最大电压,其中,所述对应表格为所述芯片的工作频率、温度以及所述芯片可承受的最大电压一一对应表格。
15.根据权利要求9所述的算力自适应装置,其特征在于,所述采集模块在采集所述算力板的算力时进一步配置为,在检测到所述算力板的算力的降低信号之前,间隔第一预设时间采集所述算力板的算力,在检测到所述算力板的算力的降低信号之后,间隔第二预设时间采集所述算力板的算力,其中,所述第二预设时间小于所述第一预设时间。
16.根据权利要求9所述的算力自适应装置,其特征在于,所述算力自适应装置还包括:
第二获取模块,配置为在按照预设电压幅度降低所述芯片的工作电压时,采集所述芯片的实时温度,根据所述芯片的实时温度和工作频率获得对应的实时的所述芯片可承受的最大电压;
调整模块,配置为根据所述实时的所述芯片可承受的最大电压调整所述芯片的工作电压。
17.一种数字凭证处理设备,其特征在于,所述数字凭证处理设备包括:
算力板,所述算力板包括多个芯片;
算力检测装置,用于检测所述算力板的算力;
电压检测装置,用于检测所述芯片的工作电压;
如权利要求9-16任一项所述的算力自适应装置,所述算力自适应装置分别与所述算力板、所述算力检测装置和所述电压检测装置相连。
18.一种数字凭证处理设备,其特征在于,所述数字凭证处理设备包括:
至少一个处理器;以及
与所述至少一个处理器通信连接的存储器;其中,
所述存储器存储有可被所述至少一个处理器执行的指令,所述指令被所述至少一个处理器执行时,使所述至少一个处理器执行权利要求1-8任一项所述的算力自适应方法。
19.一种计算机可读存储介质,存储有计算机可执行指令,所述计算机可执行指令设置为执行如权利要求1-8任一项所述的算力自适应方法。
20.一种计算机程序产品,所述计算机程序产品包括存储在计算机可读存储介质上的计算机程序,所述计算机程序包括程序指令,当所述程序指令被计算机执行时,使所述计算机执行如权利要求1-8任一项所述的算力自适应方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910251950.4A CN111752361A (zh) | 2019-03-29 | 2019-03-29 | 算力自适应方法和装置、设备和存储介质及程序产品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910251950.4A CN111752361A (zh) | 2019-03-29 | 2019-03-29 | 算力自适应方法和装置、设备和存储介质及程序产品 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111752361A true CN111752361A (zh) | 2020-10-09 |
Family
ID=72672505
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910251950.4A Pending CN111752361A (zh) | 2019-03-29 | 2019-03-29 | 算力自适应方法和装置、设备和存储介质及程序产品 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111752361A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115113675A (zh) * | 2022-08-25 | 2022-09-27 | 深圳比特微电子科技有限公司 | 一种电源电压控制方法、装置、区块链服务器和存储介质 |
CN115145761A (zh) * | 2022-09-02 | 2022-10-04 | 深圳比特微电子科技有限公司 | 一种芯片频率控制方法、装置、区块链服务器和存储介质 |
WO2023056830A1 (zh) * | 2021-10-09 | 2023-04-13 | 北京比特大陆科技有限公司 | 工作电压处理方法、装置、电子设备和存储介质 |
CN116434258A (zh) * | 2023-04-21 | 2023-07-14 | 华联世纪工程咨询股份有限公司 | 一种表格数据的自动识别方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050225376A1 (en) * | 2004-04-08 | 2005-10-13 | Ati Technologies, Inc. | Adaptive supply voltage body bias apparatus and method thereof |
CN101241392A (zh) * | 2007-03-01 | 2008-08-13 | 威盛电子股份有限公司 | 根据工作温度的变化来动态改变功耗的微处理器及方法 |
CN102759702A (zh) * | 2012-06-29 | 2012-10-31 | 福州瑞芯微电子有限公司 | 用于检测芯片内工作电路的电压与频率关系的电路及方法 |
US20120326761A1 (en) * | 2011-06-23 | 2012-12-27 | Hon Hai Precision Industry Co., Ltd. | Processor frequency adjustment circuit |
CN106708231A (zh) * | 2017-02-28 | 2017-05-24 | 浙江亿邦通信科技股份有限公司 | 算力芯片电压稳定控制装置和算力板系统电压稳定控制装置 |
CN108733540A (zh) * | 2018-05-30 | 2018-11-02 | 杭州嘉楠耘智信息科技有限公司 | 矿机算力与功耗的测试方法及系统 |
CN109002356A (zh) * | 2018-06-06 | 2018-12-14 | 北京嘉楠捷思信息技术有限公司 | 计算设备的芯片调频方法、装置、算力板、计算设备及存储介质 |
-
2019
- 2019-03-29 CN CN201910251950.4A patent/CN111752361A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050225376A1 (en) * | 2004-04-08 | 2005-10-13 | Ati Technologies, Inc. | Adaptive supply voltage body bias apparatus and method thereof |
CN101241392A (zh) * | 2007-03-01 | 2008-08-13 | 威盛电子股份有限公司 | 根据工作温度的变化来动态改变功耗的微处理器及方法 |
US20120326761A1 (en) * | 2011-06-23 | 2012-12-27 | Hon Hai Precision Industry Co., Ltd. | Processor frequency adjustment circuit |
CN102759702A (zh) * | 2012-06-29 | 2012-10-31 | 福州瑞芯微电子有限公司 | 用于检测芯片内工作电路的电压与频率关系的电路及方法 |
CN106708231A (zh) * | 2017-02-28 | 2017-05-24 | 浙江亿邦通信科技股份有限公司 | 算力芯片电压稳定控制装置和算力板系统电压稳定控制装置 |
CN108733540A (zh) * | 2018-05-30 | 2018-11-02 | 杭州嘉楠耘智信息科技有限公司 | 矿机算力与功耗的测试方法及系统 |
CN109002356A (zh) * | 2018-06-06 | 2018-12-14 | 北京嘉楠捷思信息技术有限公司 | 计算设备的芯片调频方法、装置、算力板、计算设备及存储介质 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023056830A1 (zh) * | 2021-10-09 | 2023-04-13 | 北京比特大陆科技有限公司 | 工作电压处理方法、装置、电子设备和存储介质 |
CN115113675A (zh) * | 2022-08-25 | 2022-09-27 | 深圳比特微电子科技有限公司 | 一种电源电压控制方法、装置、区块链服务器和存储介质 |
CN115113675B (zh) * | 2022-08-25 | 2022-11-18 | 深圳比特微电子科技有限公司 | 一种电源电压控制方法、装置、区块链服务器和存储介质 |
WO2024040887A1 (zh) * | 2022-08-25 | 2024-02-29 | 深圳比特微电子科技有限公司 | 一种电源电压控制方法、装置、区块链服务器和存储介质 |
CN115145761A (zh) * | 2022-09-02 | 2022-10-04 | 深圳比特微电子科技有限公司 | 一种芯片频率控制方法、装置、区块链服务器和存储介质 |
CN115145761B (zh) * | 2022-09-02 | 2022-11-18 | 深圳比特微电子科技有限公司 | 一种芯片频率控制方法、装置、区块链服务器和存储介质 |
CN116434258A (zh) * | 2023-04-21 | 2023-07-14 | 华联世纪工程咨询股份有限公司 | 一种表格数据的自动识别方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111752361A (zh) | 算力自适应方法和装置、设备和存储介质及程序产品 | |
CN107608865B (zh) | 数据存储方法和装置 | |
CN111503038B (zh) | 一种风扇调速的方法及装置 | |
US20120036398A1 (en) | Multiple core data processor with usage monitoring | |
EP2999076A1 (en) | System and method for controlling a power distribution network | |
CN116610522A (zh) | 一种工作频率调整方法、装置及系统 | |
EP3036598B1 (en) | Power signal interface | |
CN1985232B (zh) | 自适应电压调节 | |
WO2015187784A1 (en) | A method and system of tracking the maximum efficiency of a variable speed engine-generator set | |
JP3930218B2 (ja) | 電力系統負荷周波数制御システム | |
CN103296638A (zh) | 电子设备以及应用于电子设备的掉电保护装置及方法 | |
JP2014163921A (ja) | 充放電試験システム、及び制御装置 | |
US9507364B2 (en) | Methods for reducing solar inverter output volatility, and related nodes and solar inverters | |
US11150284B2 (en) | Frequency regulation method and apparatus | |
CN109581125A (zh) | 风电变流器功率模块的寿命检测方法和装置、存储介质 | |
CN112558507B (zh) | 频率自适应方法和装置、数据处理设备、介质和产品 | |
US11168669B2 (en) | Method, apparatus and system for wind converter management | |
CN116148692A (zh) | 一种储能系统控制方法、装置、计算机设备及存储介质 | |
CN108535624B (zh) | 一种集成电路芯片及其保护方法、装置 | |
CN114353299B (zh) | 空调系统的控制方法及空调系统 | |
EP3032777A1 (en) | Reliability management of green transmission interfaces | |
CN114114971B (zh) | 电压调节方法、装置、数字处理设备及可读存储介质 | |
US20130338951A1 (en) | Electronic system with embedded sensors, method for estimating an operating physical quantity, and corresponding computer program | |
CN112526246A (zh) | 风力发电机组的超级电容工况检测方法和装置 | |
CN110940871A (zh) | 无功补偿装置故障穿越性能的检测装置、检测方法及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201009 |
|
RJ01 | Rejection of invention patent application after publication |