CN111752189A - 一种用于国产化芯片的dsp载波同步方法及系统 - Google Patents

Abstract

本发明公开了一种用于国产化芯片的DSP载波同步方法，该芯片包括建立通信关系的DSP主机和DSP从机，DSP主机内设有根据计数值产生第一PWM三角波的第一载波计数器，DSP从机内设有根据计数值产生第二PWM三角波的第二载波计数器；DSP主机的第一载波计数器的计数值到达零时输出第一同步信号或到达最大值时输出第二同步信号；DSP从机接收到第一同步信号或第二同步信号时，根据第一同步信号或第二同步信号以及当前第二载波计数器的计数方向调整下一个第二PWM三角波的载波周期值。相应的本发明还提供了一种国产化芯片的DSP载波同步系统。本发明的载波同步方法及系统运算简单，不占用处理器的运算能力，节约了处理器的成本。

Description

一种用于国产化芯片的DSP载波同步方法及系统

技术领域

本发明涉及通信技术领域，具体涉及一种用于国产化芯片的DSP载波同步方法及系统。

背景技术

运用多个DSP装置实现并联系统的载波同步是数字信号处理中的一个重要运用，例如，在逆变器功率模块并机中，为了控制高频环流对电路系统产生的影响，我们往往采用载波同步方法对其进行控制。其中，载波同步(Carrier Synchronization)是指为了实现将已调制信号的频率和相位，与载波分量相同的正弦振荡分别相加的幅度解调，即实现相干解调，从而使接收端产生与发送端同频同相信号的技术和方法。

现有技术中实现并联系统载波同步的方法如下，主机发出载波同步信号，其他从机捕获该同步信号并计算出从机与主机的载波相位差，然后根据计算出的载波相位差调整自身载波周期，弥补相差，从而达到载波同步的效果，该方法需要先进行信号的调制，然后才能解调，调制与解调的步骤繁琐，且高度占用处理器的运算能力，导致处理器成本的增加。

发明内容

本发明的目的在于克服背景技术中存在的上述缺陷或问题，提供一种用于国产化芯片的DSP载波同步方法及系统，该方法及系统运算简单，不占用处理器的运算能力，节约了处理器的成本。

为达成上述目的，本发明采用如下技术方案：

一种用于国产化芯片的DSP载波同步方法，该芯片包括建立通信关系的DSP主机和DSP从机，所述DSP主机内设有根据计数值产生第一PWM三角波的第一载波计数器，所述DSP从机内设有根据计数值产生第二PWM三角波的第二载波计数器；DSP主机的第一载波计数器的计数值到达零时输出第一同步信号或到达最大值时输出第二同步信号；DSP从机接收到第一同步信号或第二同步信号时，根据第一同步信号或第二同步信号以及当前第二载波计数器的计数方向调整下一个第二PWM三角波的载波周期值。

进一步地，当DSP从机接收到第一同步信号时，若当前第二载波计数器的计数方向为向上计数，则调整下一个第二PWM三角波的载波周期值加1，若计数方向为向下计数，则调整下一个第二PWM三角波的载波周期值减1。

进一步地，当DSP从机接收到第二同步信号时，若当前第二载波计数器的计数方向为向上计数，则调整下一个第二PWM三角波的载波周期值减1，若计数方向为向下计数，则调整下一个第二PWM三角波的载波周期值加1。

进一步地，所述DSP主机上用于输出第一同步信号或第二同步信号的信号输出端口与所述DSP从机上用于接收第一同步信号或第二同步信号的信号输入端口之间信号互连。

进一步地，所述DSP主机上用于输出第一同步信号或第二同步信号的信号输出端口被配置为时间基础同步输出功能。

进一步地，所述第一同步信号和第二同步信号均为高电平信号。

本发明同时提供一种国产化芯片的DSP载波同步系统，包括建立通信关系的DSP主机和至少一个DSP从机；所述DSP主机包括根据计数值产生第一PWM三角波的第一载波计数器，所述DSP主机用于在第一载波计数器的计数值到达零时输出第一同步信号或到达最大值时输出第二同步信号；所述DSP从机包括第二载波计数器，其根据计数值产生第二PWM三角波；和调节模块，其用于接收第一同步信号或第二同步信号，并根据第一同步信号或第二同步信号以及当前第二载波计数器的计数方向调整下一个第二PWM三角波的载波周期值。

进一步地，当调节模块接收到第一同步信号时，若第二载波计数器的计数方向为向上计数，则调整下一个第二PWM三角波的载波周期值加1，若计数方向为向下计数，则调整下一个第二PWM三角波的载波周期值减1。

进一步地，当调节模块接收到第二同步信号时，若第二载波计数器的计数方向为向上计数，则调整下一个第二PWM三角波的载波周期值减1，若计数方向为向下计数，则调整下一个第二PWM三角波的载波周期值加1。

进一步地，所述DSP主机上用于输出第一同步信号或第二同步信号的信号输出端口与所述DSP从机上用于接收第一同步信号或第二同步信号的信号输入端口之间信号互连。

由上述对本发明的描述可知，相对于现有技术，本发明具有的如下有益效果：

1.本发明的载波同步方法，实现载波同步时，无需信号的调制与解调，仅通过DSP主机在第一载波计数器的计数值为0时输出第一同步信号或计数值到达最大值时输出第二同步信号，该第一同步信号或第二同步信号可作为DSP从机的外部中断源触发外部中断，DSP从机中断时根据第一同步信号或第二同步信号及当前第二载波计数器的计数方向调整下一个第二PWM三角波的载波周期值；本发明的载波同步方法在实现载波同步时只需采集第一同步信号或第二同步信号，以及当前第二载波计数器的计数方向信息，运算简单，不占用处理器的运算能力，节约了处理器的成本；且只对下一个第二PWM三角波的载波周期值调整，在中断时没有将第二载波计数器计数值强制清零，避免了当前第二PWM三角波的较大波动，从而使得DSP从机输出的占空比小，DSP从机的系统更为稳定。

2.DSP从机接收到第一同步信号时，当计数方向为向上计数时，即说明当前第二PWM三角波的相位位于DSP主机发送第一同步信号后产生的第一PWM三角波的相位的前面，调整下一个第二PWM三角波的载波周期值加1即可使得下下个第二PWM三角波的相位后移，当计数方向为向下计数时，即说明当前第二PWM三角波的相位位于DSP主机发送第一同步信号前产生的第一PWM三角波的后面，调整下一个第二PWM三角波的载波周期值减1即可使得下下个第二PWM三角波的相位前移，因此，本发明通过不断调整下一个第二PWM三角波的的载波周期值加减1即可实现对第二PWM三角波相位的微调，从而逐渐实现了DSP从机和DSP主机的载波同步，且由于每次第二PWM三角波的载波周期值调节量小，仅为1，进一步使得DSP从机输出的占空比小，DSP从机的系统更为稳定。

3.DSP从机接收到第二同步信号时，当计数方向为向上计数时，即说明当前第二PWM三角波的相位位于当前第一PWM三角波的后面，调整下一个第二PWM三角波的载波周期值减1即可使得下下个第二PWM三角波的相位前移，当计数方向为向下计数时，即说明当前第二PWM三角波的相位位于当前第一PWM三角波的前面，调整下一个第二PWM三角波的载波周期值加1即可使得下下个第二PWM三角波的相位后移，因此，本发明通过不断调整下一个第二PWM三角波的的载波周期值加减1即可实现对第二PWM三角波相位的微调，从而逐渐实现了DSP从机和DSP主机的载波同步，且由于每次第二PWM三角波的载波周期值调节量小，仅为1，进一步使得DSP从机输出的占空比小，DSP从机的系统更为稳定。

4.DSP主机的信号输出端口与DSP从机的信号输入端口之间信号互连，使得DSP主机发出的第一同步信号或第二同步信号无需解码即可实时到达DSP从机的信号输入端口，避免了传输过程中的延时。

5.DSP主机上用于输出第一同步信号或第二同步信号的信号输出端口被配置为时间基础同步输出功能，使得第一载波计数器的计数值到达零或最大值时即可实时发出第一同步信号或第二同步信号，避免了DSP主机发送信号的时刻相对于第一载波计数器的计数值到达零或最大值的时刻延时，进一步改善了DSP主机和DSP从机的载波同步效果。

6.第一同步信号为高电平信号，第二同步信号为高电平信号，DSP从机在检测到高电平信号的上升沿时即可触发中断，简单实用。

7.本发明同时提供一种国产化芯片的DSP载波同步系统，该系统仅通过DSP主机在第一载波计数器的计数值为0时输出第一同步信号或计数值到达最大值时输出第二同步信号，该第一同步信号或第二同步信号可作为DSP从机的外部中断源触发外部中断，DSP从机的调节模块根据第一同步信号或第二同步信号及当前第二载波计数器的计数方向调整下一个第二PWM三角波的载波周期值加减1，实现了对第二PWM三角波载波周期值的微调，从而逐渐实现DSP从机和DSP主机的载波同步；该系统在实现载波同步时只需采集第一同步信号或第二同步信号，以及当前第二载波计数器的计数方向信息，运算简单，不占用处理器的运算能力，节约了处理器的成本；且只对下一个第二PWM三角波的载波周期值调整，在中断时没有将第二载波计数器计数值强制清零，避免了当前第二PWM三角波的较大波动，使得DSP从机输出的占空比小，DSP从机的系统更为稳定；此外由于每次第二PWM三角波的载波周期值调节量小，仅为1，使得DSP从机输出的占空比小，进一步使得DSP从机的系统更为稳定第二载波计数器。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域的普通技术人员来说，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例1中DSP主机发送第一同步信号，第二载波计数器向上计数时调整载波周期值加1的波形示意图；

图2为本发明实施例1中DSP主机发送第一同步信号，第二载波计数器向下计数时调整载波周期值减1的波形示意图；

图3为本发明实施例2中DSP主机发送第二同步信号，第二载波计数器向下计数时调整载波周期值加1的波形示意图；

图4为本发明实施例2中DSP主机发送第二同步信号，第二载波计数器向上计数时调整载波周期值减1的波形示意图；

图5为本发明具体实施方式中DSP载波同步系统的示意图；

图6为DSP从机的示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的优选实施例，且不应被看作对其他实施例的排除。基于本发明实施例，本领域的普通技术人员在不作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明的权利要求书、说明书及上述附图中，除非另有明确限定，如使用术语“第一”、“第二”或“第三”等，都是为了区别不同对象，而不是用于描述特定顺序。

本发明的权利要求书、说明书及上述附图中，如使用术语“包括”、“具有”以及它们的变形，意图在于“包含但不限于”；如使用术语“信号互连”，意图在于“无需解码即可实现实时接收”。

如图1-5所示，一种用于国产化芯片的DSP载波同步方法，芯片包括建立通信关系的DSP主机30和DSP从机40，所述DSP主机30内设有根据计数值产生第一PWM三角波10的第一载波计数器，所述DSP从机40内设有根据计数值产生第二PWM三角波20的第二载波计数器；具体而言，载波计数器的实质是一个高频的增减计数器，即计数器从零增计数至设定的最大值后再向反方向减计数至零，而后再自动增计数，如此周而复始，从而形成等腰三角形的计数波形，每个等腰三角形等边长度所对应的时间即为载波计数器的计数周期，该计数周期在本发明中即PWM三角波的载波周期，其中，设定的最大值一般由时基周期寄存器设定。应理解，初始状态下，第一PWM三角波10和第二PWM三角波20的相位不同，周期和幅值相同。本发明的芯片的DSP载波同步方法可以应用在多个模块或多个电气设备的并机运行中，如在UPS机中的多个模块的并机运行或多个UPS的并机运行时实现载波同步，本发明对此不再赘述。

实施例1

设定DSP主机30的第一载波计数器的计数值到达零时输出第一同步信号；本实施例中，DSP主机30输出高电平信号，高电平信号的宽度由DSP芯片的特性决定，本发明不对此进行限定。

设定DSP从机40接收到第一同步信号时，如检测到上升沿时，若当前第二载波计数器的计数方向为向上计数，则调整下一个第二PWM三角波20的载波周期值加1，若计数方向为向下计数，则调整下一个第二PWM三角波20的载波周期值减1。

在实际应用中，如果DSP主机30和DSP从机40之间距离较近，如UPS中的用于控制逆变模块的DSP和用于控制整流模块的DSP，可设定DSP主机30上用于输出第一同步信号的信号输出端口与所述DSP从机40上用于接收第一同步信号的信号输入端口之间信号互连，在本实施中，可以设定DSP主机30的EPWMSYNCO端口与DSP从机40的IO口之间信号互连，如此，可使得DSP主机30的EPWMSYNCO端口发出的第一同步信号无需解码即可实时到达DSP从机的40的IO口，避免了传输过程中的延时。

为了使第一载波计数器的计数值到达零时即可实时发出第一同步信号，避免DSP主机30发送信号的时刻相对于第一载波计数器的数值到达零的时刻延时，其中，还可将EPWMSYNCO端口配置为时间基础同步输出功能，进一步改善了DSP主机30和DSP从机40的载波同步效果。

具体而言，DSP从机40内包含两个中断:PWM中断和外部中断，外部中断优先级高于PWM内部中断。在本实施例中，外部中断嵌套PWM中断。

具体地，如图1图2所示，当DSP主机30的第一PWM三角波10与DSP从机40的第二PWM三角波20为相位不同，周期与幅值相同的三角波时，当第一载波计数器的计数值为零时，DSP主机30向DSP从机40发送高电平方波信号，DSP从机40的IO口检测到上升沿电平时，触发XINT外部中断，在中断期间内，DSP从机40根据当前第二载波计数器的计数方向调整下一个第二PWM三角波20的载波周期值，也即调整DSP从机40内时基周期寄存器设定的最大值，当计数方向向上时，如图1所示，设定时基周期寄存器设定的最大值加1，即可使得下一个第二PWM三角波20的载波周期值加1，当计数方向向下时，如图2所示，设定时基周期寄存器设定的值减1，即可使得下一个第二PWM三角波20的载波周期值减1。

本实施例的载波同步方法，实现载波同步时，无需信号的调制与解调，仅通过DSP主机30在计数值为0时输出第一同步信号，该第一同步信号可作为DSP从机40的外部中断源触发外部中断，中断时根据当前第二载波计数器的计数方向调整下一个第二PWM三角波20的载波周期值，当计数方向为向上计数时，如图1所示，即说明当前第二PWM三角波20的相位位于DSP主机30发送第一同步信号后产生的第一PWM三角波10的前面，调整下一个第二PWM三角波20的载波周期值加1即可使得下下个第二PWM三角波20的相位后移，当计数方向为向下计数时，如图2所示，即说明当前第二PWM三角波20的相位位于DSP主机30发送第一同步信号前产生的第一PWM三角波10的后面，调整下一个第二PWM三角波20的载波周期值减1即可使得下下个第二PWM三角波20的相位前移，因此，本实施例通过不断调整下一个第二PWM三角波20的的载波周期值加减1即可实现对第二PWM三角波20相位的微调，从而逐渐实现了DSP主机30和DSP从机40的载波同步；在实现载波同步时DSP从机40只需采集第一同步信号，以及当前第二载波计数器的计数方向信息，运算简单，不占用处理器的运算能力，节约了处理器的成本，且只对下一个第二PWM三角波20的载波周期值调整，在中断时没有将第二载波计数器计数值强制清零，避免了当前第二PWM三角波20的较大波动，使得DSP从机输出的占空比小，DSP从机的系统更为稳定；此外由于每次第二PWM三角波20的载波周期值调节量小，仅为1，使得DSP从机40输出的占空比小，进一步使得DSP从机40的系统更为稳定。

实施例2

设定DSP主机30的第一载波计数器的计数值到达最大值时输出第二同步信号；本实施例中，DSP主机30输出高电平信号。

设定DSP从机40接收到第二同步信号时，若当前第二载波计数器的计数方向为向上计数，则调整下一个第二PWM三角波20的载波周期值减1，若计数方向为向下计数，则调整下一个第二PWM三角波20的载波周期值加1。

在实际应用中，如果DSP主机30和DSP从机40之间距离较近，如UPS中的用于控制逆变模块的DSP和用于控制整流模块的DSP，可设定DSP主机30上用于输出第二同步信号的信号输出端口与所述DSP从机40上用于接收第二同步信号的信号输入端口之间信号互连，在本实施中，可以设定DSP主机30的EPWMSYNCO端口与DSP从机40的IO口之间信号互连，如此，可使得DSP主机30的EPWMSYNCO端口发出的第二同步信号无需解码即可实时到达DSP从机的40的IO口，避免了传输过程中的延时。

为了使第一载波计数器的计数值到达最大值时即可实时发出第二同步信号，避免DSP主机30发送信号的时刻相对于第一载波计数器的计数值到达最大值的时刻延时，其中，还可将EPWMSYNCO端口配置为时间基础同步输出功能，进一步改善了DSP主机30和DSP从机40的载波同步效果。

具体而言，DSP从机40内包含两个中断:PWM中断和外部中断，外部中断优先级高于PWM内部中断。在本实施例中，外部中断嵌套PWM中断。

具体地，如图3和图4所示，当DSP主机30的第一PWM三角波10与DSP从机40的第二PWM三角波20为相位不同，周期与幅值相同的三角波时，当第一载波计数器的计数值为最大值时，DSP主机30向DSP从机40发送高电平方波信号，DSP从机40的IO口检测到上升沿电平时，触发XINT外部中断，在中断期间内，DSP从机40根据当前第二载波计数器的计数方向调整下一个第二PWM三角波20的载波周期值，也即调整DSP从机40内时基周期寄存器设定的最大值，当计数方向向上时，如图4所示，设定时基周期寄存器设定的最大值减1，即可使得下一个第二PWM三角波20的载波周期值减1，当计数方向向下时，如图3所示，设定时基周期寄存器设定的值加1，即可使得下一个第二PWM三角波20的载波周期值加1。

本实施例的载波同步方法，实现载波同步时，无需信号的调制与解调，仅通过DSP主机30在计数值为最大值时输出第二同步信号，该第二同步信号可作为DSP从机40的外部中断源触发外部中断，中断时根据当前第二载波计数器的计数方向调整下一个第二PWM三角波20的载波周期值，当计数方向为向上计数时，如图4所示，即说明当前第二PWM三角波20的相位位于当前第一PWM三角波10的后面，调整下一个第二PWM三角波20的载波周期值减1即可使得下下个第二PWM三角波20的相位前移，当计数方向为向下计数时，如图3所示，即说明当前第二PWM三角波20的相位位于当前第一PWM三角波10的前面，调整下一个第二PWM三角波20的载波周期值加1即可使得下下个第二PWM三角波20的相位后移，因此，本发明通过不断调整下一个第二PWM三角波20的的载波周期值加减1即可实现对第二PWM三角波20相位的微调，从而逐渐实现了DSP主机30和DSP从机40的载波同步；在实现载波同步时DSP从机40只需采集第二同步信号，以及当前第二载波计数器的计数方向信息，运算简单，不占用处理器的运算能力，节约了处理器的成本，且只对下一个第二PWM三角波20的载波周期值调整，在中断时没有将第二载波计数器计数值强制清零，避免了当前第二PWM三角波20的较大波动，使得DSP从机输出的占空比小，DSP从机的系统更为稳定；此外由于每次第二PWM三角波20的载波周期值调节量小，仅为1，使得DSP从机40输出的占空比小，进一步使得DSP从机40的系统更为稳定。

上述实施例对本发明实施例中的DSP载波同步方法进行了描述，下面将对本发明实施例中的DSP载波同步系统进行描述，请参考图5和图6，本发明实施例中DSP载波同步系统可包括：

DSP主机30以及至少一个DSP从机40；

所述DSP主机30包括根据计数值产生第一PWM三角波10的第一载波计数器，所述DSP主机30用于在第一载波计数器的计数值到达零时输出第一同步信号，或到达最大值时输出第二同步信号；

所述DSP从机40包括：第二载波计数器，其根据计数值产生第二PWM三角波20；和调节模块401，用于接收第一同步信号或第二同步信号，并根据第一同步信号或第二同步信号以及当前第二载波计数器的计数方向调整下一个第二PWM三角波20的载波周期值；调节模块401内设有设定第二载波计数器最大值的时基周期寄存器。

具体而言，当设定DSP主机30输出第一同步信号时，调节模块401接收第一同步信号，若第二载波计数器的计数方向为向上计数，则调整下一个第二PWM三角波20的载波周期值加1，若计数方向为向下计数时，则调整下一个第二PWM三角波20的载波周期值减1。

当设定DSP主机输出第二同步信号时，调节模块401接收第一同步信号，若第二载波计数器的计数方向为向上计数，则调整下一个第二PWM三角波20的载波周期值减1，若计数方向为向下计数时，则调整下一个第二PWM三角波20的载波周期值加1。

其中，所述DSP主机30上用于输出第一同步信号或第二同步信号的信号输出端口与所述DSP从机40上用于接收第一同步信号或第二同步信号的信号输入端口之间信号互连；在本实施中，可以设定DSP主机30的EPWMSYNCO端口与DSP从机40的IO口之间信号互连，如此，可使得DSP主机30的EPWMSYNCO端口发出的第一同步信号或第二同步信号无需解码即可实时到达DSP从机的40的IO口，为了避免DSP主机发送信号的时刻相对于第一载波计数器的计数值到达零或最大值的时刻延时，还可将EPWMSYNCO端口配置为时间基础同步输出功能以避免DSP主机30内信号发送的延时。

在实际应用中，如应用于不间断电源UPS中时，DSP主机30可为控制逆变模块的第一DSP，DSP从机40可为控制整流模块的第二DSP，第一DSP和第二DSP的载波同步不仅可降低母线电压纹波，抑制高频电流的产生，且有利于两个DSP之间的控制逻辑与时序。

本发明的DSP载波同步系统，该系统仅通过DSP主机30在第一载波计数器的计数值为0时输出第一同步信号或计数值到达最大值时输出第二同步信号，该第一同步信号或第二同步信号可作为DSP从机40的外部中断源触发外部中断，DSP从机40的调节模块401根据第一同步信号或第二同步信号及当前第二载波计数器的计数方向调整下一个第二PWM三角波20的载波周期值加减1，实现了对第二PWM三角波20载波周期值的微调，从而逐渐实现DSP从机40和DSP主机30的载波同步；该系统在实现载波同步时只需采集第一同步信号或第二同步信号，以及当前第二载波计数器的计数方向信息，运算简单，不占用处理器的运算能力，节约了处理器的成本；且只对下一个第二PWM三角波20的载波周期值调整，在中断时没有将第二载波计数器计数值强制清零，避免了当前第二PWM三角波的较大波动，使得DSP从机输出的占空比小，DSP从机的系统更为稳定；此外由于每次第二PWM三角波20的载波周期值调节量小，仅为1，使得DSP从机40输出的占空比小，进一步使得DSP从机40的系统更为稳定。

所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将所述装置的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中，上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。另外，各功能单元、模块的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。上述系统中单元、模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

在本发明所提供的实施例中，应该理解到，所揭露的装置/UPS和方法，可以通过其它的方式实现。例如，以上所描述的装置/UPS实施例仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口，装置或单元的间接耦合或通讯连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

所述集成的模块/单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明实现上述实施例方法中的全部或部分流程，也可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一计算机可读存储介质中，该计算机程序在被处理器执行时，可实现上述各个方法实施例的步骤。其中，所述计算机程序包括计算机程序代码，所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述计算机可读介质可以包括：能够携带所述计算机程序代码的任何实体或装置、记录介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、电载波信号、电信信号以及软件分发介质等。需要说明的是，所述计算机可读介质包含的内容可以根据司法管辖区内立法和专利实践的要求进行适当的增减，例如在某些司法管辖区，根据立法和专利实践，计算机可读介质不包括是电载波信号和电信信号。

上述说明书和实施例的描述，用于解释本发明保护范围，但并不构成对本发明保护范围的限定。通过本发明或上述实施例的启示，本领域普通技术人员结合公知常识、本领域的普通技术知识和/或现有技术，通过合乎逻辑的分析、推理或有限的试验可以得到的对本发明实施例或其中一部分技术特征的修改、等同替换或其他改进，均应包含在本发明的保护范围之内。

Claims (10)

1.一种用于国产化芯片的DSP载波同步方法，其特征在于：该芯片包括建立通信关系的DSP主机和DSP从机，所述DSP主机内设有根据计数值产生第一PWM三角波的第一载波计数器，所述DSP从机内设有根据计数值产生第二PWM三角波的第二载波计数器；

DSP主机的第一载波计数器的计数值到达零时输出第一同步信号或到达最大值时输出第二同步信号；

DSP从机接收到第一同步信号或第二同步信号时，根据第一同步信号或第二同步信号以及当前第二载波计数器的计数方向调整下一个第二PWM三角波的载波周期值。

2.如权利要求1所述的一种用于国产化芯片的DSP载波同步方法，其特征在于，当DSP从机接收到第一同步信号时，若当前第二载波计数器的计数方向为向上计数，则调整下一个第二PWM三角波的载波周期值加1，若计数方向为向下计数，则调整下一个第二PWM三角波的载波周期值减1。

3.如权利要求1所述的一种用于国产化芯片的DSP载波同步方法，其特征在于，当DSP从机接收到第二同步信号时，若当前第二载波计数器的计数方向为向上计数，则调整下一个第二PWM三角波的载波周期值减1，若计数方向为向下计数，则调整下一个第二PWM三角波的载波周期值加1。

4.如权利要求1所述的一种用于国产化芯片的DSP载波同步方法，其特征在于：所述DSP主机上用于输出第一同步信号或第二同步信号的信号输出端口与所述DSP从机上用于接收第一同步信号或第二同步信号的信号输入端口之间信号互连。

5.如权利要求1所述的一种用于国产化芯片的DSP载波同步方法，其特征在于：所述DSP主机上用于输出第一同步信号或第二同步信号的信号输出端口被配置为时间基础同步输出功能。

6.如权利要求1所述的一种用于国产化芯片的DSP载波同步方法，其特征在于：所述第一同步信号和第二同步信号均为高电平信号。

7.一种国产化芯片的DSP载波同步系统，其特征在于：包括建立通信关系的DSP主机和至少一个DSP从机；

所述DSP主机包括根据计数值产生第一PWM三角波的第一载波计数器，所述DSP主机用于在第一载波计数器的计数值到达零时输出第一同步信号或到达最大值时输出第二同步信号；

所述DSP从机包括

第二载波计数器，其根据计数值产生第二PWM三角波；和

调节模块，其用于接收第一同步信号或第二同步信号，并根据第一同步信号或第二同步信号以及当前第二载波计数器的计数方向调整下一个第二PWM三角波的载波周期值。

8.如权利要求7所述的一种国产化芯片的DSP载波同步系统，其特征在于：当调节模块接收到第一同步信号时，若第二载波计数器的计数方向为向上计数，则调整下一个第二PWM三角波的载波周期值加1，若计数方向为向下计数，则调整下一个第二PWM三角波的载波周期值减1。

9.如权利要求7所述的一种国产化芯片的DSP载波同步系统，其特征在于：当调节模块接收到第二同步信号时，若第二载波计数器的计数方向为向上计数，则调整下一个第二PWM三角波的载波周期值减1，若计数方向为向下计数，则调整下一个第二PWM三角波的载波周期值加1。

10.如权利要求7所述的一种国产化芯片的DSP载波同步系统，其特征在于：所述DSP主机上用于输出第一同步信号或第二同步信号的信号输出端口与所述DSP从机上用于接收第一同步信号或第二同步信号的信号输入端口之间信号互连。

Images