CN111739735A - 电介质膜、电子部件、薄膜电容器和电子电路基板 - Google Patents

电介质膜、电子部件、薄膜电容器和电子电路基板 Download PDF

Info

Publication number
CN111739735A
CN111739735A CN202010088062.8A CN202010088062A CN111739735A CN 111739735 A CN111739735 A CN 111739735A CN 202010088062 A CN202010088062 A CN 202010088062A CN 111739735 A CN111739735 A CN 111739735A
Authority
CN
China
Prior art keywords
dielectric film
film
atoms
oxide
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010088062.8A
Other languages
English (en)
Inventor
大槻史朗
高桥和子
佐藤和希子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN111739735A publication Critical patent/CN111739735A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/10Metal-oxide dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本发明的电介质膜是包含具有钙钛矿结构的氧化物的电介质膜。上述氧化物包含:(1)Bi、Na和Ti;(2)Ba和Ca中的至少一种;以及(3)选自La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Yb和Y中的至少一种元素Ln。上述氧化物中,在将Bi、Ba和Ca的原子数相对于Bi、Na、Ba与Ca的原子数的合计之比分别表示为XBi、XBa和XCa的情况下,满足0.2≤XBi/(XBa+XCa)≤5。

Description

电介质膜、电子部件、薄膜电容器和电子电路基板
技术领域
本发明涉及电介质膜、电子部件、薄膜电容器和电子电路基板。
背景技术
随着电子设备的小型化,电子设备内所允许的电子部件的安装空间也存在减小的趋势。电容器(capacitor,在日本多称为电容(condenser))是在大多电子设备中搭载的电子部件,同样需要小型化和薄型化。就薄膜电容器而言,与以往的基于厚膜法的层叠陶瓷电容器相比,基材、电介质膜、绝缘膜等薄,能够实现进一步的薄型化和低轮廓化(lowprofile)。因此,薄膜电容器作为低轮廓的在小空间内安装的电子部件而备受期待。而且,近年来也在开发埋设于电子部件基板内的电容器。
薄膜电容器与现有技术中存在的层叠陶瓷电容器相比,大多电容量较小。作为提升电容量的方法之一,有减小电介质膜的膜厚的方法。但是,如果减小电介质膜的膜厚,即使在实际使用时向电介质膜的两端施加的直流电压相同,向电介质施加的直流电场强度也会增大。而且,BaTiO3等强电介质存在直流电场强度越高相对介电常数越低的所谓的DC偏置特性,所以即使减小膜厚,也不能提升电容量。
另外,如果减小电介质膜的膜厚,一旦直流电场强度增大,因电场而破坏元件的可能性就会增大,因此还需要高的耐电压特性。
专利文献1中公开了通过电介质膜使用含有K、Sr、Mg和Nb的钨青铜型复合氧化物,提升DC偏置特性。
专利文献2中公开了通过在表面具有Ti元素的导电性基板上设置通过水热合成法形成的Ba1-xCaxZryTi1-yO3(其中,0<x<0.2、0<y<1)所示的电介质薄膜,实现高的相对介电常数和高的耐电压特性。
现有技术文献
专利文献
专利文献1:日本特开2000-49045号公报
专利文献2:日本特开2000-173349号公报
但是,在专利文献1和2中并不能兼备耐电压特性和DC偏置特性。
发明内容
发明所要解决的问题
本发明是为了解决上述问题而完成的,其目的在于提供能够兼备DC偏置特性和耐电压特性的电介质膜、电子部件、薄膜电容器和电子电路基板。
用于解决问题的技术手段
本发明的一个方面的电介质膜是包含具有钙钛矿结构的氧化物的电介质膜。其中,上述氧化物包含:(1)Bi、Na和Ti;(2)Ba和Ca中的至少一种;以及(3)选自La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Yb和Y中的至少一种元素Ln。并且,上述氧化物中,在将Bi、Ba和Ca的原子数相对于Bi、Na、Ba与Ca的原子数的合计之比分别表示为XBi、XBa和XCa的情况下,满足0.2≤XBi/(XBa+XCa)≤5。
在此,上述氧化物中,在将Na的原子数相对于Bi、Na、Ba与Ca的原子数的合计之比表示为XNa的情况下,可以满足0.9XBi≤XNa≤1.1XBi
另外,上述氧化物中,Ti的原子数相对于Bi、Na、Ba与Ca的原子数的合计之比可以为80%以上120%以下。
上述氧化物中,Ln的原子数相对于Bi、Na、Ba与Ca的原子数的合计之比可以为0.5~20%。
本发明的另一方面的电介质膜为包含具有钙钛矿结构的氧化物的电介质膜。在此,上述氧化物包含:(1)Bi、K和Ti;(2)选自Ba、Sr和Ca中的至少一种;以及(3)选自La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Yb和Y中的至少一种元素Ln。并且,上述氧化物中,在将Bi、Ba、Sr和Ca的原子数相对于Bi、K、Ba、Sr与Ca的原子数的合计之比分别表示为XBi、XBa、XSr和XCa的情况下,满足0.2≤XBi/(XBa+XSr+XCa)≤5。
在此,上述氧化物中,在将K的原子数相对于Bi、K、Ba、Sr与Ca的原子数的合计之比表示为XK的情况下,可以满足0.9XBi≤XK≤1.1XBi
另外,上述氧化物中,Ti的原子数相对于Bi、K、Ba、Sr与Ca的原子数的合计之比可以为80%以上120%以下。
上述氧化物中,Ln的原子数相对于Bi、K、Ba、Sr与Ca的原子数的合计之比可以为0.5~20%。
本发明的电子部件具有上述电介质膜。
本发明的薄膜电容器具有上述电介质膜。
本发明的一个方面的电子电路基板具有上述电介质膜。
本发明的一个方面的电子电路基板具有上述电子部件。
本发明的一个方面的电子电路基板具有上述薄膜电容器。
发明效果
根据本发明,能够提供兼备DC偏置特性和耐电压特性的薄膜电容器等。
附图说明
图1是本实施方式的电子部件的一例的薄膜电容器的截面示意图。
图2A是本发明的一个实施方式的电子电路基板的截面示意图。
图2B是图2A所示的部分90A的放大图。
符号说明
10:基板;20:密合膜;30:下部电极;40:电介质膜;50:上部电极;90:电子电路基板;91、100:薄膜电容器。
具体实施方式
下面,对本发明的第一实施方式进行详细说明。
(电介质膜)
本发明的第一实施方式的电介质膜包含具有钙钛矿结构的氧化物。
该氧化物包含下述(1)~(3)。
(1)Bi、Na和Ti;
(2)Ba和Ca中的至少一种;
(3)选自La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Yb和Y中的至少一种元素Ln。
该氧化物中,在将Bi、Ba和Ca的原子数相对于Bi、Na、Ba与Ca的原子数的合计之比分别表示为XBi、XBa和XCa的情况下,
满足0.2≤XBi/(XBa+XCa)≤5。上限优选为4.5以下,更优选为4以下。
该氧化物中,在将Na的原子数相对于Bi、Na、Ba与Ca的原子数的合计之比表示为XNa的情况下,可以满足0.9XBi≤XNa≤1.1XBi。优选0.95XBi≤XNa≤1.05XBi。优选0.98XBi≤XNa≤1.02XBi,也可以XNa=XBi
该氧化物中,Ti的原子数相对于Bi、Na、Ba与Ca的原子数的合计之比可以为80%以上120%以下。该Ti的原子数之比可以为85%以上、90%以上、95%以上,可以为115%以下、110%以下、105%以下。
该氧化物中,Ln的原子数相对于Bi、Na、Ba与Ca的原子数的合计之比可以为0.5~20%。该Ln的原子数之比优选为1~15%。
该氧化物中,Ba与Ca的原子数的合计相对于Bi、Na、Ba与Ca的原子数的合计之比可以为10~70%。
该氧化物只要包含Ba或Ca中的至少一种即可,也可以包含Ba和Ca两者。优选该氧化物不含Sr。
在元素Ln中优选La。
钙钛矿结构是指通常由ABX3表示的结晶结构。A位点的阳离子位于六面体的单位晶格的顶点,B位点的阳离子位于该单位晶格的体心,X位点的阴离子位于该单位晶格的面心。在本发明中,Ba2+、Ca2+、Bi3+、Na+和Ln离子等阳离子(二价、或一价与三价的组合)进入A位点,Ti4+离子等四价阳离子进入B位点,O2-离子等二价阴离子进入X位点。Ln离子也能够进入B位点。
上述氧化物可以占电介质膜的70质量%以上,也可以占80质量%以上、90质量%以上、95质量%以上、99质量%以上,还可以占100质量%。
电介质膜的厚度没有限定,例如可以为10nm~2000nm,优选为50nm~1000nm。
这种电介质膜的DC偏置特性和耐电压特性两方面均优异。其原因尚不明确,但发明人如下考虑。
具有钙钛矿型结晶结构的氧化物的相对介电常数的表达源于各元素的离子对于交流电压的位移,如果电压强则离子的位移饱和,由此,发生因DC偏置而引起的相对介电常数降低。可以认为对于钙钛矿型结晶结构的离子的位移而言,A位点和B位点的离子与氧离子的结合的组合至关重要,在含有Bi、Na和Ti的钙钛矿型结晶结构中,在包含选自Ba和Ca中的至少一种以上时,通过满足0.2≤XBi/(XBa+XCa)≤5,各结合的自由度扩大,从而离子的位移饱和的DC偏置的大小增大。
还可以认为虽然含有Bi、Na和Ti的钙钛矿结构的氧化物的居里点约为300℃,但通过包含选自Ba、Ca中的至少一种以上,含有Bi、Na和Ti的钙钛矿型氧化物的居里点接近室温附近,由此,相对介电常数的绝对值增大,施加DC偏置时的相对介电常数也增大。
而且,可以认为由于La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Yb和Y的离子价态取包括+3价在内的多个价态,能够进入钙钛矿结构的AB位点双方,因此,因氧缺陷等缺陷而产生的电荷的移动受到抑制,因而电荷的集中减少,能够实现耐电压的提高。
另外,本实施方式的电介质膜除了上述氧化物外,在发挥本发明效果的范围内,还可以含有微量的杂质、副成分等。作为这样的成分,例如可以例示Cr、Mo等。
例如,电介质膜可以进一步包含选自Sc(钪)、Y(钇)、La(镧)、Ce(铈)、Pr(镨)、Nd(钕)、Pm(钷)、Sm(钐)、Eu(铕)、Gd(钆)、Tb(铽)、Dy(镝)、Ho(钬)、Er(铒)、Tm(铥)、Yb(镱)和Lu(镥)中的至少一种的稀土元素。通过电介质膜进一步包含稀土元素,有时电介质膜的DC偏置特性提高。
下面,对本发明的第二实施方式进行详细说明。
(电介质膜)
本发明的第二实施方式的电介质膜包含具有钙钛矿结构的氧化物。
该氧化物包含下述(1)~(3)。
(1)Bi、K和Ti;
(2)选自Ba、Sr和Ca中的至少一种;
(3)选自La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Yb和Y中的至少一种元素Ln。
该氧化物中,在将Bi、Ba、Sr和Ca的原子数相对于Bi、K、Ba、Sr与Ca的原子数的合计之比分别表示为XBi、XBa、XSr和XCa的情况下,满足0.2≤XBi/(XBa+XSr+XCa)≤5。上限优选为4.5以下,更优选为4以下。
该氧化物中,在将K的原子数相对于Bi、K、Ba、Sr与Ca的原子数的合计之比表示为XK的情况下,可以满足0.9XBi≤XK≤1.1XBi。优选0.95XBi≤XK≤1.05XBi。优选0.98XBi≤XK≤1.02XBi,也可以XK=XBi
该氧化物中,Ti的原子数相对于Bi、K、Ba、Sr与Ca的原子数的合计之比可以为80%以上120%以下。该Ti的原子数之比可以为85%以上、90%以上、95%以上,可以为115%以下、110%以下、105%以下。
该氧化物中,Ln的原子数相对于Bi、K、Ba、Sr与Ca的原子数的合计之比可以为0.5~20%。该Ln的原子数之比优选为1~15%。
该氧化物中,Ba、Sr与Ca的原子数的合计相对于Bi、K、Ba、Sr与Ca的原子数的合计之比可以为10~70%。
该氧化物只要包含Ba、Sr和Ca中的至少一种即可,也可以包含Ba与Sr的组合、Ba与Ca的组合、以及Sr与Ca的组合,还可以包含Ba、Sr和Ca的全部的组合。
在元素Ln中优选La。
钙钛矿结构是指通常由ABX3表示的结晶结构。A位点的阳离子位于六面体的单位晶格的顶点,B位点的阳离子位于该单位晶格的体心,X位点的阴离子位于该单位晶格的面心。在本发明中,Ba2+、Sr2+、Ca2+、Bi3+、K+和Ln离子等阳离子(二价、或一价与三价的组合)进入A位点,Ti4+离子等四价阳离子进入B位点,O2-离子等二价阴离子进入X位点。Ln离子也能够进入B位点。
上述氧化物可以占电介质膜的70质量%以上,也可以占80质量%以上、90质量%以上、95质量%以上、99质量%以上,还可以占100质量%。
电介质膜的厚度没有限定,例如可以为10nm~2000nm,优选为50nm~1000nm。
这种电介质膜的DC偏置特性和耐电压特性两方面均优异。其原因尚不明确,但发明人如下考虑。
具有钙钛矿型结晶结构的氧化物的相对介电常数的表达源于各元素的离子对于交流电压的位移,如果电压强则离子的位移饱和,由此,发生因DC偏置而引起的相对介电常数降低。可以认为对于钙钛矿型结晶结构的离子的位移而言,A位点和B位点的离子与氧离子的结合的组合至关重要,在含有Bi、K和Ti的钙钛矿型结晶结构中,在包含选自Ba、Sr和Ca中的至少一种以上时,通过满足0.2≤XBi/(XBa+XSr+XCa)≤5,各结合的自由度扩大,从而离子的位移饱和的DC偏置的大小增大。
还可以认为虽然含有Bi、K和Ti的钙钛矿结构的氧化物的居里点约为300℃,但通过包含选自Ba、Sr和Ca中的至少一种以上,含有Bi、K和Ti的钙钛矿型氧化物的居里点接近室温附近,由此,相对介电常数的绝对值增大,施加DC偏置时的相对介电常数也增大。
而且,可以认为由于La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Yb和Y的离子价态取包括+3价在内的多个价态,能够进入钙钛矿结构的AB位点双方,因此,因氧缺陷等缺陷而产生的电荷的移动受到抑制,因而电荷的集中减少,能够实现耐电压的提高。
另外,本实施方式的电介质膜除了上述氧化物外,在发挥本发明效果的范围内,还可以含有微量的杂质、副成分等。作为这样的成分,例如可以例示Cr、Mo等。
例如,电介质膜可以进一步包含选自Sc(钪)、Y(钇)、La(镧)、Ce(铈)、Pr(镨)、Nd(钕)、Pm(钷)、Sm(钐)、Eu(铕)、Gd(钆)、Tb(铽)、Dy(镝)、Ho(钬)、Er(铒)、Tm(铥)、Yb(镱)和Lu(镥)中的至少一种的稀土元素。通过电介质膜进一步包含稀土元素,有时电介质膜的DC偏置特性提高。
(电介质膜的制造方法)
上述电介质膜能够通过各种方法制造。作为公知的成膜法,例如可以例示真空蒸镀法、溅射法、脉冲激光沉积法(Pulsed Laser Deposition:PLD)、有机金属化学气相沉积法(Metal-Organic Chemical Vapor Deposition:MOCVD)、有机金属分解法(MetalOrganic Decomposition:MOD)、溶胶凝胶法、化学溶液沉积法(Chemical SolutionDeposition:CSD)等。
具体而言,只要使各成膜法中使用的原料组合物中的金属元素的比例在上述范围内即可。其中,有时成膜时所使用的原料(蒸镀材料、各种靶材料、有机金属材料等)中包含微量的杂质、副成分等,但只要能够获得预期的介电特性就没有问题。
例如,当使用溅射法时,首先制作具有上述的金属组成的氧化物靶。具体而言,准备含有各金属的化合物的粉末,例如碳酸盐、氧化物、氢氧化物等,以金属元素的比例达到上述范围内的方式进行混合,得到混合粉末。混合优选在水中进行,例如使用球磨机等进行。接着,将混合粉末成型而得到成型体。成型压力例如可以设为10~200MPa。
之后,对所得到的成型体进行烧制而得到烧制体。烧制条件可以设为保持温度900~1300℃、温度保持时间1~10小时,气氛可以设为空气等氧化气氛。最后,将所得到的烧制体加工成圆盘状,得到溅射用靶。
接着,对所得到的靶进行溅射,在基材上以沉积膜的形态形成上述电介质膜。溅射条件没有特别限定,优选高频(RF)溅射,功率可以设为100W~300W,气氛优选含氧气氛,其中,优选含氧的氩气气氛,氩(Ar)/氧(O2)比优选为1/1~5/1,基板温度优选设为室温~200℃。
在通过溅射形成电介质膜后,还优选实施快速加热退火处理(Rapid ThermalAnneal:RTA)。作为实施RTA的条件,气氛优选为大气气氛,升温速度优选为100℃/分钟以上,退火时间优选为0.5~120分钟,退火温度优选为700℃以上1000℃以下。
(薄膜电容器)
接着,参照图1,作为具有本发明的实施方式的电介质膜的电子部件的一例,对薄膜电容器进行说明。
本发明的实施方式的薄膜电容器100依次具有基板10、密合膜20、下部电极30、电介质膜40和上部电极50。
(基板)
基板10支承在其上形成的密合膜20、下部电极30、电介质膜40和上部电极50。基板10的材料只要是具有能够支承上述各层的程度的机械强度的材料即可,没有特别限定。基板10的例子有:Si单晶、SiGe单晶、GaAs单晶,InP单晶、SrTiO3单晶、MgO单晶、LaAlO3单晶、ZrO2单晶、MgAl2O4单晶、NdGaO3单晶等单晶基板;Al2O3多晶、ZnO多晶、SiO2多晶等陶瓷多晶基板;以及选自Ni、Cu、Ti、W、Mo、Al、Pt以及它们的合金的金属基板。从低成本和加工性等观点来看,优选Si单晶基板。
基板10的厚度例如可以为10μm~5000μm。如果厚度过小,则有时不能确保机械强度;如果厚度过大,则有时出现不能有助于电子部件的小型化等问题。
上述基板10的电阻率因基板的材质而异。在由电阻率低的材料构成基板的情况下,在薄膜电容器工作时电流向基板10侧泄漏,有时会对薄膜电容器的电特性造成影响。因此,在基板10的电阻率低的情况下,优选对其表面实施电绝缘处理,使得电容器工作时的电流不会流向基板10。
例如,在基板10为Si单晶基板的情况下,优选在基板10的表面形成绝缘膜。只要能够充分确保基板10与下部电极30的绝缘,构成绝缘膜的材料及其厚度没有特别限定。构成绝缘膜的材料的例子有SiO2、Al2O3、Si3Nx。另外,绝缘膜的厚度优选为0.01μm以上。绝缘膜优选设置于基板10的密合膜20侧(下部电极30侧)。绝缘膜能够通过热氧化法、CVD(化学气相沉积,Chemical Vapor Deposition)法等公知的成膜法形成。
(密合膜)
密合膜20设置于基板10与下部电极30之间,提高基板10与下部电极30的密合性。密合膜20的材料只要是能够充分确保基板10与下部电极30的密合性的材料即可,没有特别限定。例如,在下部电极30为Cu膜的情况下,密合膜20可以为Cr膜;在下部电极30为Pt膜的情况下,密合膜20可以为Ti膜。密合膜20的厚度可以设为例如5~50nm。
(下部电极)
在基板10上,隔着密合膜20形成薄膜状的下部电极30。下部电极30是用于与上部电极50一同夹持电介质膜40、作为电容器发挥作用的电极。构成下部电极30的材料只要是具有导电性的材料即可,没有特别限定。例如可以例示Pt、Ru、Rh、Pd、Ir、Au、Ag、Cu、Ni等金属、它们的合金或导电性氧化物等。
下部电极30的厚度只要是能够作为电极发挥作用的程度的厚度即可,没有特别限定。下部电极30的厚度优选为10nm以上,从薄膜化的观点来看,优选为300nm以下。
(电介质膜)
电介质膜40是上述的电介质膜。如上所述,电介质膜40的厚度可以设为10nm~2000nm,优选为50nm~1000nm。电介质膜40的厚度能够利用FIB(聚焦离子束)加工装置钻削包含电介质膜40的薄膜电容器100,利用SEM(扫描型电子显微镜)观察所得到的截面进行测定。
(上部电极)
在电介质膜40的上表面,上部电极50呈薄膜状形成。上部电极50是用于与上述的下部电极30一同夹持电介质膜40、作为电容器发挥作用的电极。
上部电极50的材料与下部电极30同样,只要是具有导电性的材料即可,没有特别限定。材料的例子有Pt、Ru、Rh、Pd、Ir、Au、Ag、Cu、Ni等金属、它们的合金或导电性氧化物,可以为与下部电极30相同的材料,也可以为不同的材料。上部电极50的厚度可以与下部电极30同样设定。
另外,薄膜电容器100可以具有覆盖电介质膜40的侧面等、用于将电介质膜40与外部气氛阻断的保护膜70。保护层的材料的例子有环氧等的树脂。
此外,薄膜电容器100的形状没有特别限定,通常将其设为从厚度方向观察呈长方体的形状。另外,其尺寸也没有特别限定,可以根据用途将厚度和长度设为适当的尺寸。
下部电极30、电介质膜40和上部电极50形成电容器部60。在下部电极30和上部电极50与外部电路连接并向电极间施加电压时,电介质膜40显示规定的静电容量,发挥作为电容器的功能。特别是在本实施方式中,因为使用上述电介质膜40,所以能够兼备高的DC偏置特性和高的耐电压。
(薄膜电容器的制造方法)
接着,对图1所示的薄膜电容器100的制造方法的一例进行如下说明。
首先,准备基板10,通过溅射法等公知的成膜法在基板10上形成密合膜20和下部电极30。
在形成下部电极30后,为了提高密合膜20与下部电极30的密合性、并提高下部电极30的稳定性,可以进行热处理。作为热处理条件,例如,升温速度优选为10℃/分钟~2000℃/分钟,更优选为100℃/分钟~1000℃/分钟。热处理时的保持温度优选为400℃~800℃,其保持时间优选为0.1小时~4.0小时。当热处理条件在上述范围外时,密合膜20与下部电极30的密合容易变差,在下部电极30的表面容易出现凹凸。结果,电介质膜40的介电特性容易降低。
接着,通过上述方法在下部电极30上形成电介质膜40。可以根据需要进行上述退火。
接着,使用溅射法等公知的成膜法,在所形成的电介质膜40上形成上部电极50。
经过如上工序,如图1所示,得到在基板10上隔着密合膜20形成有电容器部(下部电极30、电介质膜40和上部电极50)60的薄膜电容器100。其中,保护电介质膜40的保护膜70可以通过公知的成膜法以至少覆盖电介质膜40的露出在外部的部分的方式形成。
(变形例)
以上对本发明的实施方式进行了说明,但本发明完全不限于上述实施方式,在本发明的范围内可以以各种方式进行变更。
例如,在下部电极30与上部电极50之间还进一步设置与电介质膜40不同的其他材料的电介质膜。例如,可以形成Si3Nx、SiOx、A12Ox、ZrOx、Ta2Ox等非晶膜或结晶膜与上述电介质膜40的层叠结构,由此调整多个电介质膜的整体的阻抗和相对介电常数的温度变化。
另外,在上述的实施方式中,为了提高基板10与下部电极30的密合性而形成密合膜20,但在能够充分确保基板10与下部电极30的密合性的情况下,密合膜20可以省去。另外,在作为构成基板10的材料使用能够用作电极的Cu、Pt等金属、它们的合金、氧化物导电性材料等的情况下,密合膜20和下部电极30可以省去。
另外,本实施方式的电介质膜除了能够用于电容器以外,还能够用于电子电路基板、压电元件等电子部件。
(电子电路基板)
本实施方式的电子电路基板具有上述电介质膜。电子电路基板可以具有包含上述电介质膜的薄膜电容器等电子部件。薄膜电容器等电子部件可以设置于电子电路基板的表面。薄膜电容器等电子部件也可以埋设于电子电路基板内。
电子电路基板的一例示于图2A和图2B。电子电路基板90可以具有环氧系树脂基板92、覆盖环氧系树脂基板92的树脂层93、设置于树脂层93上的薄膜电容器91、覆盖树脂层93和薄膜电容器91的绝缘性覆盖层94、设置于绝缘性覆盖层94上的电子部件95、和多个金属配线96。可以将至少一部分的金属配线96引出至环氧系树脂基板92或绝缘性覆盖层94的表面。可以将至少一部分的金属配线96与薄膜电容器91的引出电极54、56或电子部件95连接。至少一部分的金属配线96可以在从电子电路基板90的表面朝向背面的方向上贯穿电子电路基板90。
如图2B所示,本实施方式的薄膜电容器91可以具有下部电极30、设置于下部电极30的表面的电介质膜40、设置于电介质膜40的上表面的一部分上的上部电极50、贯穿电介质膜40的另一部分而直接设置于下部电极30的表面的贯穿电极52、覆盖上部电极50、电介质膜40和贯穿电极52的绝缘性树脂层58、贯穿绝缘性树脂层58而直接设置于贯穿电极52的表面的引出电极54、以及贯穿绝缘性树脂层58而直接设置于上部电极50的表面的引出电极56。
电子电路基板90可以按照如下步骤制造。首先,利用未固化树脂层覆盖环氧系树脂基板92的表面。未固化树脂层是树脂层93的前体。薄膜电容器91以薄膜电容器91的基极电极面向未固化树脂层的方式设置于未固化树脂层的表面。通过利用绝缘性覆盖层94覆盖未固化树脂层和薄膜电容器91,使得薄膜电容器91被夹在环氧系树脂基板92与绝缘性覆盖层94之间。通过未固化树脂层的热固化,形成树脂层93。通过热压,绝缘性覆盖层94与环氧系树脂基板92、薄膜电容器91和树脂层93压接。形成贯穿该层叠型基板的多个通孔。金属配线96形成于各通孔内。在形成金属配线96后,将电子部件95设置于绝缘性覆盖层94的表面。通过如上方法,能够得到埋入了薄膜电容器91的电子电路基板90。各金属配线96可以由Cu等导电体构成。未固化树脂层可以为B阶热固性树脂(例如环氧树脂等)。B阶热固性树脂在室温下不完全固化,通过加热而完全固化。绝缘性覆盖层94可以由环氧系树脂、聚四氟乙烯系树脂或聚酰亚胺系树脂等形成。
实施例
下面,使用实施例和比较例对本发明进行更详细的说明。但本发明不限于如下实施例。
(实施例、比较例)
首先,通过固相法如下所述制作形成电介质膜所必需的溅射用靶。
作为制作靶用的原料粉末,准备碳酸钡、碳酸锶、碳酸钙、氧化钛、氧化铋、碳酸钠、碳酸钾、氢氧化镧、氧化铈、氧化镨、氧化钕、氧化钐、氧化铕、氧化钆、氧化铽、氧化镝、氧化钬、氧化镱、氧化钇的粉末。对于第一实施方式,以各金属的原子数成为表1和表2所示组成的方式分别称量这些粉末,对于第二实施方式,以各金属的原子数成为表3和表4所示的组成的方式分别称量这些粉末。
在球磨机中将水作为溶剂,进行20小时所称量的制作靶用的原料粉末的湿式混合。使所得到的混合粉末浆料在100℃干燥,得到混合粉末。利用加压机对所得到的混合粉末进行加压成型,得到成型体。将成型条件设为压力100MPa、温度25℃、压制时间3分钟。
之后,对所得到的成型体进行烧制,得到烧制体。将烧制条件设为保持温度1100℃、温度保持时间5小时、气氛为空气中。
利用平面磨削盘和圆筒研磨机将所得到的烧制体加工成直径80mm、厚度5mm,得到用于形成电介质膜的溅射用靶。
接着,在氧化性气体的干燥的气氛下对厚度500μm的Si晶片进行热处理,从而在晶片表面形成厚度500nm的SiO2膜,制成基板。在该基板的表面,首先,通过溅射法形成20nm厚的作为密合膜的Cr薄膜。再在上述形成的Cr薄膜上,通过溅射法形成100nm厚的Pt薄膜,制成下部电极。
接着,在下部电极上,使用上述制得的溅射用靶,通过溅射法形成厚度300nm的电介质膜。将溅射条件设为气氛:Ar/O2=3/1、压力:1.0Pa、高频功率:200W、基板温度:100℃。在形成电介质膜后,对于该电介质膜,在大气气氛下以900℃每分钟的条件900℃/min的升温速度实施快速加热退火处理(Rapid Thermal Anneal:RTA)。
接着,在所得到的电介质膜上,通过溅射法使用掩模形成直径200μm、厚度100nm的Pt薄膜,制成上部电极。经过如上工序,得到具有图1所示结构的薄膜电容器。
使用XRD测定装置(Rigaku Corporation,Smartlab),通过X射线衍射法测定电介质膜的结晶结构并进行解析。结果,确认电介质膜具有钙钛矿型结晶结构。
另外,关于电介质膜的组成,使用XRF(X射线荧光分析,X-ray FluorescenceAnalysis)进行分析,确认与表1所记载的组成一致。
对于所得到的全部的薄膜电容器,按照下述方法测定施加DC偏置时的相对介电常数。
(相对介电常数)
关于施加DC偏置时的相对介电常数,使用数字LCR表(Hewlett-Packard公司,4284A),一边在厚度方向上对薄膜电容器施加10V/μm的DC偏置,一边在室温25℃、频率1kHz、输入信号电平(测定电压)1.0Vrms的条件下进行测定,根据测得的静电容量、有效电极面积、电极间距离和真空的介电常数算出(无单位)。作为电介质膜,优选施加DC偏置时的相对介电常数高,将施加DC偏置时的相对介电常数为600以上的样品判断为良好。将结果示于表1。
此外,作为参考,也测定不施加DC偏置的相对介电常数。除不施加DC偏置外,测定条件相同。将结果示于表1。
(耐电压特性)
在对于薄膜电容器的一对电极从0V开始以1V/秒的升压速度施加直流电压时,将在电极间流通的电流为10mA以上时的电压作为绝缘耐压。在本实施例中,对10个样品进行上述评价,将绝缘耐压的平均值为40kV/mm以上的样品判断为良好。
Figure BDA0002382740050000161
Figure BDA0002382740050000171
Figure BDA0002382740050000181
Figure BDA0002382740050000191
根据表1~表4,能够确认实施例的薄膜电容器的施加DC偏置时的相对介电常数高且耐电压特性也高。

Claims (13)

1.一种电介质膜,其为包含具有钙钛矿结构的氧化物的电介质膜,该电介质膜的特征在于,
所述氧化物包含:
(1)Bi、Na和Ti;
(2)Ba和Ca中的至少一种;以及
(3)选自La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Yb和Y中的至少一种元素Ln,
所述氧化物中,在将Bi、Ba和Ca的原子数相对于Bi、Na、Ba与Ca的原子数的合计之比分别表示为XBi、XBa和XCa的情况下,
满足0.2≤XBi/(XBa+XCa)≤5。
2.根据权利要求1所述的电介质膜,其特征在于,
所述氧化物中,在将Na的原子数相对于Bi、Na、Ba与Ca的原子数的合计之比表示为XNa的情况下,满足0.9XBi≤XNa≤1.1XBi
3.根据权利要求1或2所述的电介质膜,其特征在于,
所述氧化物中,Ti的原子数相对于Bi、Na、Ba与Ca的原子数的合计之比为80%以上120%以下。
4.根据权利要求1~3中任一项所述的电介质膜,其特征在于,
所述氧化物中,Ln的原子数相对于Bi、Na、Ba与Ca的原子数的合计之比为0.5~20%。
5.一种电介质膜,其为包含具有钙钛矿结构的氧化物的电介质膜,该电介质膜的特征在于,
所述氧化物包含:
(1)Bi、K和Ti;
(2)选自Ba、Sr和Ca中的至少一种;以及
(3)选自La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Yb和Y中的至少一种元素Ln,
所述氧化物中,在将Bi、Ba、Sr和Ca的原子数相对于Bi、K、Ba、Sr与Ca的原子数的合计之比分别表示为XBi、XBa、XSr和XCa的情况下,
满足0.2≤XBi/(XBa+XSr+XCa)≤5。
6.根据权利要求5所述的电介质膜,其特征在于,
所述氧化物中,在将K的原子数相对于Bi、K、Ba、Sr与Ca的原子数的合计之比表示为XK的情况下,满足0.9XBi≤XK≤1.1XBi
7.根据权利要求5或6所述的电介质膜,其特征在于,
所述氧化物中,Ti的原子数相对于Bi、K、Ba、Sr与Ca的原子数的合计之比为80%以上120%以下。
8.根据权利要求5~7中任一项所述的电介质膜,其特征在于,
所述氧化物中,Ln的原子数相对于Bi、K、Ba、Sr与Ca的原子数的合计之比为0.5~20%。
9.一种电子部件,其特征在于,
具有权利要求1~8中任一项所述的电介质膜。
10.一种薄膜电容器,其特征在于,
具有权利要求1~8中任一项所述的电介质膜。
11.一种电子电路基板,其特征在于,
具有权利要求1~8中任一项所述的电介质膜。
12.一种电子电路基板,其特征在于,
具有权利要求9所述的电子部件。
13.一种电子电路基板,其特征在于,
具有权利要求10所述的薄膜电容器。
CN202010088062.8A 2019-03-25 2020-02-12 电介质膜、电子部件、薄膜电容器和电子电路基板 Pending CN111739735A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2019057102 2019-03-25
JP2019-057102 2019-03-25
JP2019057108 2019-03-25
JP2019-057108 2019-03-25
JP2019-178855 2019-09-30
JP2019178855A JP2020161795A (ja) 2019-03-25 2019-09-30 誘電体膜、電子部品、薄膜キャパシタ、及び、電子回路基板

Publications (1)

Publication Number Publication Date
CN111739735A true CN111739735A (zh) 2020-10-02

Family

ID=72639914

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010088062.8A Pending CN111739735A (zh) 2019-03-25 2020-02-12 电介质膜、电子部件、薄膜电容器和电子电路基板

Country Status (2)

Country Link
JP (1) JP2020161795A (zh)
CN (1) CN111739735A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1419246A (zh) * 2001-11-12 2003-05-21 日本特殊陶业株式会社 介电陶瓷组合物
CN105967681A (zh) * 2016-05-10 2016-09-28 湖北天瓷电子材料有限公司 一种抗还原x9r型介质陶瓷材料
CN106605282A (zh) * 2014-09-09 2017-04-26 埃普科斯股份有限公司 介电组合物、介电元件、电子组件和层压电子组件
CN107710361A (zh) * 2015-05-27 2018-02-16 爱普科斯公司 钛酸铋钠锶基介电组合物及其介电元件、电子部件和层叠电子部件
JP2018145075A (ja) * 2017-03-08 2018-09-20 Tdk株式会社 誘電体組成物及び電子部品
CN108863348A (zh) * 2018-07-26 2018-11-23 陕西科技大学 一种超宽温度稳定性的介电陶瓷材料及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1419246A (zh) * 2001-11-12 2003-05-21 日本特殊陶业株式会社 介电陶瓷组合物
CN106605282A (zh) * 2014-09-09 2017-04-26 埃普科斯股份有限公司 介电组合物、介电元件、电子组件和层压电子组件
CN107710361A (zh) * 2015-05-27 2018-02-16 爱普科斯公司 钛酸铋钠锶基介电组合物及其介电元件、电子部件和层叠电子部件
CN105967681A (zh) * 2016-05-10 2016-09-28 湖北天瓷电子材料有限公司 一种抗还原x9r型介质陶瓷材料
JP2018145075A (ja) * 2017-03-08 2018-09-20 Tdk株式会社 誘電体組成物及び電子部品
CN108863348A (zh) * 2018-07-26 2018-11-23 陕西科技大学 一种超宽温度稳定性的介电陶瓷材料及其制备方法

Also Published As

Publication number Publication date
JP2020161795A (ja) 2020-10-01

Similar Documents

Publication Publication Date Title
KR101156015B1 (ko) 적층 세라믹 콘덴서 및 그 제조방법
KR101000771B1 (ko) 적층 세라믹 콘덴서
EP3191427B1 (en) Dielectric composition, dielectric element, electronic component and laminated electronic component
KR102608243B1 (ko) 세라믹 유전체, 세라믹 전자 부품 및 장치
KR102483896B1 (ko) 세라믹 유전체 및 그 제조 방법, 세라믹 전자 부품 및 전자장치
US11524897B2 (en) Dielectric composition, dielectric thin film, dielectric element, and electronic circuit board
CN113451496B (zh) 压电元件及其制造方法
US10002714B2 (en) Dielectric film and dielectric element
CN111747730A (zh) 电介质膜及电子部件
Lin et al. Dielectric Behavior of Na0. 5Bi0. 5TiO3‐Based Composites Incorporating Silver Particles
CN113990660B (zh) 电介质组合物及层叠陶瓷电子部件
US20200312553A1 (en) Dielectric film, dielectric thin film, electronic component, thin film capacitor, and electronic circuit board
CN111739735A (zh) 电介质膜、电子部件、薄膜电容器和电子电路基板
US20200312484A1 (en) Dielectric film, electronic component, thin film capacitor, and electronic circuit board
KR20230001790A (ko) 유전체 및 이를 포함하는 디바이스
JP2020161791A (ja) 誘電体薄膜素子、電子部品及び電子回路基板
CN110382441B (zh) 电介质组合物和电子器件
JP2020161794A (ja) 誘電体膜、電子部品、薄膜キャパシタ、及び、電子回路基板
CN112441832A (zh) 电介质组合物及电子部件
JP2020161792A (ja) 誘電体薄膜素子、電子部品及び電子回路基板
JP7310550B2 (ja) 誘電体膜、誘電体素子および電子回路基板
JP2020161793A (ja) 誘電体膜、電子部品、薄膜キャパシタ、及び、電子回路基板
US9455087B2 (en) Dielectric film and dielectric element
CN111739731A (zh) 电介质膜、电介质薄膜、电子部件、薄膜电容器及电子电路基板
US11453615B2 (en) Dielectric thin film, dielectric element and electronic circuit board

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20201002

WD01 Invention patent application deemed withdrawn after publication