CN111739567A - Mram存储阵列 - Google Patents
Mram存储阵列 Download PDFInfo
- Publication number
- CN111739567A CN111739567A CN201910229001.6A CN201910229001A CN111739567A CN 111739567 A CN111739567 A CN 111739567A CN 201910229001 A CN201910229001 A CN 201910229001A CN 111739567 A CN111739567 A CN 111739567A
- Authority
- CN
- China
- Prior art keywords
- mtj
- magnetic
- cell
- array
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/08—Arrangements for interconnecting storage elements electrically, e.g. by wiring for interconnecting magnetic elements, e.g. toroidal cores
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
本发明提供一种MRAM存储阵列,包括:按矩形阵列形式排布的多个存储单元,所述存储单元包括MTJ单元,所述MTJ单元的磁化方向为沿MTJ薄膜生长方向,阵列中相邻两个所述存储单元中的MTJ单元的的顶部设有共用的磁性电极,阵列中全部磁性电极的排列方向相同,所述磁性电极用于为相邻两个所述存储单元中的MTJ单元提供一个磁矩以辅助所述MTJ单元的自由层实现翻转;其中,所述存储单元中的MTJ单元的截面形状为圆形形状,相邻两个所述存储单元共用的所述磁性电极的截面形状为具有长轴和短轴的几何形状。本发明能够提高存储阵列的密度。
Description
技术领域
本发明涉及MRAM存储器技术领域,尤其涉及一种MRAM存储阵列。
背景技术
自旋转移矩磁存储器(STT-MRAM)是一种利用自旋极化电流改变MTJ状态的磁性随机存储器,该存储器除了具有电路设计简单,读写速度快,无限次擦写等优点外,相对于传统存储器如DRAM的最大优势为非易失性(断电数据不丢失)。为了在满足MTJ的数据保存时间基础上尽可能降低MTJ的尺寸,MTJ中的磁记录和参考层需要采用垂直磁化材料。
对于垂直结构的MTJ单元,为加快自由层翻转,实现自由层翻转的一致性,在自由层上方再生长一层磁化方向固定在面内的磁性层或者磁性电极,在自由层处产生一个磁场,使得自由层与固定层间存在一个初始夹角,从而能够加快室温下MTJ的翻转速度,同时降低写入电压。为了使得磁性电极的磁化方向沿特定方向固定,需要借助形状各向异性带来的各向异性场,对应的磁性电极一般为椭圆形。
但是,在组成存储器阵列时,为防止金属电极之间漏电,金属电极必须保持一定的间距,在传统的存储器阵列设计中使用椭圆形电极会影响存储器阵列的密度。因此,如何提高磁性存储器阵列的密度,成为一个必须解决的问题。
发明内容
为解决上述问题,本发明提供一种MRAM存储阵列,能够提高存储阵列的密度。
本发明提供一种MRAM存储阵列,包括:按矩形阵列形式排布的多个存储单元,所述存储单元包括MTJ单元,所述MTJ单元的磁化方向为沿MTJ薄膜生长方向,阵列中相邻两个所述存储单元中的MTJ单元的的顶部设有共用的磁性电极,阵列中全部磁性电极的排列方向相同,所述磁性电极用于为相邻两个所述存储单元中的MTJ单元提供一个磁矩以辅助所述MTJ单元的自由层实现翻转;
其中,所述存储单元中的MTJ单元的截面形状为圆形形状,相邻两个所述存储单元共用的所述磁性电极的截面形状为具有长轴和短轴的几何形状。
可选地,所述磁性电极包括水平磁化层和隔离层,所述水平磁化层在膜平面内磁化,磁化方向沿所述磁性电极的长轴方向,所述隔离层位于所述水平磁化层和所述MTJ单元之间,用于隔离所述水平磁化层和所述MTJ单元。
可选地,所述水平磁化层的材料为铁(Fe)、钴(Co)、镍(Ni)、CoFe合金、CoFeB合金或者NiFe合金。
可选地,所述隔离层的材料为钽(Ta)、钌(Ru)、钼(Mo)、铱(Ir)、铂(Pt)、钯(Pd)或者钨(W)。
可选地,所述磁性电极的截面形状为具有长轴和短轴的长方形、椭圆形或者具有圆角的长方形。
可选地,所述存储单元为STT-MRAM存储单元,所述STT-MRAM存储单元包括一个MTJ单元和一个晶体管,所述MTJ单元的固定层与所述晶体管的漏极连接,所述晶体管的栅极连接至字线,所述晶体管的源极连接至源线,所述MTJ单元的自由层上方为所述磁性电极的隔离层。
可选地,所述存储单元为SOT-MRAM存储单元,所述SOT-MRAM存储单元包括一个MTJ单元、一条自旋轨道矩提供线和一个晶体管,所述MTJ单元的自由层靠近所述自旋轨道矩提供线,所述自旋轨道矩提供线与所述晶体管的漏极连接,所述晶体管的栅极连接至字线,所述晶体管的源极连接至源线,所述MTJ单元的固定层上方为所述磁性电极的隔离层。
本发明提供的MRAM存储阵列,阵列中相邻两个存储单元的MTJ单元的顶部共用一个磁性电极,阵列中全部磁性电极排列方向相同,这种设计能够提高存储阵列的密度。另外在磁性电极中引入水平磁化层,水平磁化层的磁化方向沿面内排列,能够加快MTJ单元的自由层磁矩的翻转速度和一致性。进一步地,将磁性电极制备成具有长轴和短轴的特定形状,通过形状诱导各向异性,使得MTJ自由层的磁矩偏离竖直方向一个小角度,从而加快室温下MTJ的翻转速度,同时降低写入电压。
附图说明
图1为本发明一个实施例的MRAM存储阵列的俯视图;
图2为本发明一个实施例的MRAM存储阵列中共用一个磁性电极的相邻两个存储单元的结构侧视图;
图3为本发明另一个实施例的MRAM存储阵列中共用一个磁性电极的相邻两个存储单元的结构侧视图;
图4为图1所示的存储阵列结构相比于传统阵列结构的优化效果对比示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例提供一种MRAM存储阵列,包括:按矩形阵列形式排布的多个存储单元,每个存储单元包括MTJ单元,MTJ单元的磁化方向为沿MTJ薄膜生长方向,阵列中相邻两个存储单元中的MTJ单元的的顶部设有共用的磁性电极,阵列中全部磁性电极的排列方向相同,共用的磁性电极用于为相邻两个存储单元中的MTJ单元提供一个磁矩以辅助MTJ单元的自由层实现翻转;
其中,每个存储单元中的MTJ单元的截面形状为圆形形状,相邻两个存储单元共用的磁性电极的截面形状为具有长轴和短轴的几何形状。
例如,磁性电极的截面形状可以为具有长轴和短轴的长方形、椭圆形或者兼有二者特性的具有圆角的长方形。本发明实施例中,定义磁性电极沿某一方向的长度最长,则为磁性电极的长轴方向。
图1为本发明的MRAM存储阵列的一个实施例的俯视图。如图1所示,图示以一个3行X6列的矩形阵列为例,定义X方向为阵列的第一方向,Y方向为阵列的第二方向,X方向和Y方向垂直,图1中由两个半圆弧和两条平行直线围成的封闭形状表示磁性电极,磁性电极中的两个圆形形状表示存储单元的MTJ单元,阵列中相邻两个存储单元中的MTJ单元共用一个磁性电极,箭头方向代表磁性电极中水平磁化层的磁化方向,磁化方向沿磁性电极的长轴方向,图示的箭头方向只是一个示意。由图1可知,相邻两个存储单元中的MTJ单元的截面形状为半径相等的圆形形状,磁性电极的截面形状为两个半圆弧和两条平行直线围成的封闭形状,两个半圆弧的圆心位置分别和两个MTJ单元的圆心位置重合,两个半圆弧的半径大于两个MTJ单元的半径,两条平行直线平行于两个MTJ单元的圆心的连线。阵列中全部磁性电极排列方向相同,磁性电极的两条平行直线均平行于X方向。
具体地,由于存在两种类型的MRAM存储单元,即自旋转移矩磁性存储器(STT-MRAM,Spin-Transfer Torque Magnetic Random Access Memory)和自旋轨道矩磁性存储器(SOT-MRAM,Spin-Orbit Torque Magnetic Random Access Memory),对于两种类型的存储单元,都可以构建出上述MRAM存储阵列。
对共用一个磁性电极的相邻两个存储单元单独进行分析。如图2所示,存储单元为STT-MRAM存储单元,相邻两个STT-MRAM存储单元共用一个磁性电极10,磁性电极10包括水平磁化层101和隔离层102,水平磁化层101在膜平面内磁化,水平磁化层101的磁化方向决定磁性电极10的磁化方向,其中一个STT-MRAM存储单元包括MTJ单元MTJ11和晶体管M11,另一个STT-MRAM存储单元包括MTJ单元MTJ12和晶体管M12,MTJ11的固定层与M11的漏极连接,M11的栅极连接至字线WL11,M11的源极连接至源线SL,MTJ12的固定层与M12的漏极连接,M12的栅极连接至字线WL12,M12的源极连接至源线SL,MTJ11和MTJ12共用磁性电极10,磁性电极10连接至位线BL,水平磁化层101靠近MTJ11和MTJ12的自由层,隔离层102位于水平磁化层101和MTJ单元的自由层之间,起到隔离的作用。
进一步地,每个STT-MRAM存储单元还包括一个非磁性的底电极,底电极位于MTJ单元的底部,靠近MTJ单元的固定层,两个底电极分开,使得两个MTJ单元读写分离。
如图3所示,存储单元为SOT-MRAM存储单元,相邻两个SOT-MRAM存储单元共用一个磁性电极20,磁性电极20包括水平磁化层201和隔离层202,水平磁化层201在膜平面内磁化,水平磁化层201的磁化方向决定磁性电极20的磁化方向,其中一个SOT-MRAM存储单元包括MTJ单元MTJ21、自旋轨道矩提供线1和晶体管M21,另一个SOT-MRAM存储单元包括MTJ单元MTJ22、自旋轨道矩提供线2和晶体管M22,MTJ21的自由层靠近自旋轨道矩提供线1,自旋轨道矩提供线1与M21的漏极连接,M21的栅极连接至字线WL21,M21的源极连接至源线SL,MTJ22的自由层靠近自旋轨道矩提供线2,自旋轨道矩提供线2与M22的漏极连接,M22的栅极连接至字线WL22,M22的源极连接至源线SL,MTJ21和MTJ22共用磁性电极20,磁性电极20连接至位线BL,水平磁化层201靠近MTJ21和MTJ22的固定层,隔离层202位于水平磁化层201和MTJ单元的固定层之间,起到隔离的作用。对于SOT-MRAM存储单元来说,自旋轨道矩提供线同时作为存储单元的底电极。
实际制造时,在磁性电极底部生长一层厚度约20nm的磁性薄膜(如坡莫合金)作为水平磁化层,水平磁化层形状为具有形状各向异性的特定形状。具体地,坡莫合金薄膜矫顽力低,饱和磁化强度大,磁矩在面内排列,通过将电极两端制备为特定形貌,利用形状各向异性使坡莫合金薄膜在面内呈单畴分布,并且诱导MTJ自由层磁矩在竖直方向偏离一个小倾角,来加快室温下MTJ的翻转速度,从而提高MRAM存储器件的写入速度,降低写入电压。
水平磁化层至少包含一层铁磁材料薄膜,可选择的材料包括铁(Fe)、钴(Co)、镍(Ni)或者其他合金如CoFe,CoFeB,NiFe等。水平磁化层的磁矩为单畴面内排列。产生的磁场大约100Oe,远小于垂直各向异性场(2000Oe),保证MTJ自由层磁矩一致翻转,而且不会影响热稳定性与器件寿命。隔离层的材料为非磁性金属,例如钽(Ta)、钌(Ru)、钼(Mo)、铱(Ir)、铂(Pt)、钯(Pd)或者钨(W)。
上述实施例中,存储阵列的相邻两个存储单元的MTJ单元的顶部共用一个磁性电极,阵列中全部磁性电极排列方向相同,这种设计能够提高存储阵列的密度。而且磁性电极尺寸增大,最大程度优化了由加工过程中带来的最小尺寸要求和误差,减小了工艺难度。另外在磁性电极中引入水平磁化层,水平磁化层的磁化方向沿面内排列,能够加快MTJ单元的自由层磁矩的翻转速度和一致性。进一步地,将磁性电极制备成具有长轴和短轴的特定形状,通过形状诱导各向异性,使得MTJ自由层的磁矩偏离竖直方向一个小角度,从而加快室温下MTJ的翻转速度,同时降低写入电压。
下面以图1所示的存储阵列结构为例,具体分析存储阵列的密度是如何提高的。
为了防止金属(电极)间漏电,磁性电极间最小间距必须大于某一特定值g。上下电极最小尺寸需要比MTJ以及上下层连接孔(VIA)尺寸大,弥补上下层间套刻误差,这个差别设为dCD。同时MTJ刻蚀工艺要求:MTJ间最小距离不可小于特定值D。另外,底层MOS管尺寸也限制了阵列设计。综合以上几点,以MTJ尺寸CD=60nm,磁性电极间距g=60nm,dCD=50nm,MTJ最小间距D=200nm为例进行说明,图1中对应磁性电极的尺寸为110*310nm。
将传统阵列结构和图1所示的阵列结构进行对比分析,参考图4,传统阵列设计在上述条件下的最小阵列单元面积为A=280nm*200nm;本发明实施例的阵列设计在上述条件下的最小阵列单元面积为B=200nm*200nm,大大增加了MTJ阵列的密度。
最小阵列单元面积具体推导原理如下:
如图4中的(a)所示,四个阵列单元组成一个原胞,原胞中每个单元被其上下左右四个原胞公用,因此四个阵列单元组成的原胞即为阵列中最小重复单元,此原胞面积即为阵列最小单元面积,如图4中的(b)方框所示,原胞面积为每个磁性单元中心位置相连的四边形面积,因此,由计算可得,传统阵列结构的最小阵列单元的面积为:(2CD+2dCD+g)*D;本发明实施例的阵列结构的最小阵列单元的面积为:D*D。
代入数据,即得到:传统阵列设计最小阵列单元面积为280nm*200nm,本发明实施例的阵列设计最小阵列单元面积为200nm*200nm,存储单元密度提高28.57%。同时,保证了MTJ阵列的高对称性,可以在关键的MTJ刻蚀工艺中获得更好的MTJ尺寸及电性均一度。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求的保护范围为准。
Claims (7)
1.一种MRAM存储阵列,其特征在于,包括:按矩形阵列形式排布的多个存储单元,所述存储单元包括MTJ单元,所述MTJ单元的磁化方向为沿MTJ薄膜生长方向,阵列中相邻两个所述存储单元中的MTJ单元的的顶部设有共用的磁性电极,阵列中全部磁性电极的排列方向相同,所述磁性电极用于为相邻两个所述存储单元中的MTJ单元提供一个磁矩以辅助所述MTJ单元的自由层实现翻转;
其中,所述存储单元中的MTJ单元的截面形状为圆形形状,相邻两个所述存储单元共用的所述磁性电极的截面形状为具有长轴和短轴的几何形状。
2.根据权利要求1所述的MRAM存储阵列,其特征在于,所述磁性电极包括水平磁化层和隔离层,所述水平磁化层在膜平面内磁化,磁化方向沿所述磁性电极的长轴方向,所述隔离层位于所述水平磁化层和所述MTJ单元之间,用于隔离所述水平磁化层和所述MTJ单元。
3.根据权利要求2所述的MRAM存储阵列,其特征在于,所述水平磁化层的材料为铁(Fe)、钴(Co)、镍(Ni)、CoFe合金、CoFeB合金或者NiFe合金。
4.根据权利要求2所述的MRAM存储阵列,其特征在于,所述隔离层的材料为钽(Ta)、钌(Ru)、钼(Mo)、铱(Ir)、铂(Pt)、钯(Pd)或者钨(W)。
5.根据权利要求1所述的MRAM存储阵列,其特征在于,所述磁性电极的截面形状为具有长轴和短轴的长方形、椭圆形或者具有圆角的长方形。
6.根据权利要求1所述的MRAM存储阵列,其特征在于,所述存储单元为STT-MRAM存储单元,所述STT-MRAM存储单元包括一个MTJ单元和一个晶体管,所述MTJ单元的固定层与所述晶体管的漏极连接,所述晶体管的栅极连接至字线,所述晶体管的源极连接至源线,所述MTJ单元的自由层上方为所述磁性电极的隔离层。
7.根据权利要求1所述的MRAM存储阵列,其特征在于,所述存储单元为SOT-MRAM存储单元,所述SOT-MRAM存储单元包括一个MTJ单元、一条自旋轨道矩提供线和一个晶体管,所述MTJ单元的自由层靠近所述自旋轨道矩提供线,所述自旋轨道矩提供线与所述晶体管的漏极连接,所述晶体管的栅极连接至字线,所述晶体管的源极连接至源线,所述MTJ单元的固定层上方为所述磁性电极的隔离层。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910229001.6A CN111739567B (zh) | 2019-03-25 | 2019-03-25 | Mram存储阵列 |
PCT/CN2019/127813 WO2020192207A1 (zh) | 2019-03-25 | 2019-12-24 | Mram存储阵列 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910229001.6A CN111739567B (zh) | 2019-03-25 | 2019-03-25 | Mram存储阵列 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111739567A true CN111739567A (zh) | 2020-10-02 |
CN111739567B CN111739567B (zh) | 2022-06-24 |
Family
ID=72609645
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910229001.6A Active CN111739567B (zh) | 2019-03-25 | 2019-03-25 | Mram存储阵列 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN111739567B (zh) |
WO (1) | WO2020192207A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11665977B2 (en) | 2020-05-29 | 2023-05-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Magnetic tunnel junction device and method |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050195532A1 (en) * | 2004-03-03 | 2005-09-08 | Kabushiki Kaisha Toshiba | Magneto-resistance effect element and magnetic memory |
US20120281461A1 (en) * | 2011-05-06 | 2012-11-08 | Kabushiki Kaisha Toshiba | Semiconductor storage device |
WO2014119537A1 (ja) * | 2013-01-29 | 2014-08-07 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置及びその製造方法 |
CN105374934A (zh) * | 2015-12-01 | 2016-03-02 | 中电海康集团有限公司 | 一种应力辅助自旋转移扭矩磁电阻随机存储器及其制备、使用方法 |
CN105633111A (zh) * | 2016-03-08 | 2016-06-01 | 华中科技大学 | 一种电场辅助写入型磁隧道结单元及其写入方法 |
US20170141158A1 (en) * | 2015-09-15 | 2017-05-18 | Kabushiki Kaisha Toshiba | Magnetic memory |
CN107210360A (zh) * | 2015-01-29 | 2017-09-26 | 高通股份有限公司 | 磁性隧道结(mtj)器件阵列 |
CN109300495A (zh) * | 2018-09-18 | 2019-02-01 | 西安交通大学 | 基于人工反铁磁自由层的磁性结构及sot-mram |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10446743B2 (en) * | 2018-01-11 | 2019-10-15 | Qualcomm Incorporated | Double-patterned magneto-resistive random access memory (MRAM) for reducing magnetic tunnel junction (MTJ) pitch for increased MRAM bit cell density |
-
2019
- 2019-03-25 CN CN201910229001.6A patent/CN111739567B/zh active Active
- 2019-12-24 WO PCT/CN2019/127813 patent/WO2020192207A1/zh active Application Filing
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050195532A1 (en) * | 2004-03-03 | 2005-09-08 | Kabushiki Kaisha Toshiba | Magneto-resistance effect element and magnetic memory |
US20120281461A1 (en) * | 2011-05-06 | 2012-11-08 | Kabushiki Kaisha Toshiba | Semiconductor storage device |
WO2014119537A1 (ja) * | 2013-01-29 | 2014-08-07 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置及びその製造方法 |
CN107210360A (zh) * | 2015-01-29 | 2017-09-26 | 高通股份有限公司 | 磁性隧道结(mtj)器件阵列 |
US20170141158A1 (en) * | 2015-09-15 | 2017-05-18 | Kabushiki Kaisha Toshiba | Magnetic memory |
CN105374934A (zh) * | 2015-12-01 | 2016-03-02 | 中电海康集团有限公司 | 一种应力辅助自旋转移扭矩磁电阻随机存储器及其制备、使用方法 |
CN105633111A (zh) * | 2016-03-08 | 2016-06-01 | 华中科技大学 | 一种电场辅助写入型磁隧道结单元及其写入方法 |
CN109300495A (zh) * | 2018-09-18 | 2019-02-01 | 西安交通大学 | 基于人工反铁磁自由层的磁性结构及sot-mram |
Also Published As
Publication number | Publication date |
---|---|
CN111739567B (zh) | 2022-06-24 |
WO2020192207A1 (zh) | 2020-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3504711B1 (en) | High speed, low power spin-orbit torque (sot) assisted spin-transfer torque magnetic random access memory (stt-mram) bit cell array | |
US10600460B2 (en) | Perpendicular magnetic memory using spin-orbit torque | |
US7486545B2 (en) | Thermally assisted integrated MRAM design and process for its manufacture | |
US11944015B2 (en) | Magnetic memory using spin-orbit torque | |
JP5468262B2 (ja) | 磁気抵抗トンネル接合素子およびmramへのその適用 | |
US7109539B2 (en) | Multiple-bit magnetic random access memory cell employing adiabatic switching | |
US6909633B2 (en) | MRAM architecture with a flux closed data storage layer | |
US6768152B2 (en) | Magnetoresistive effect element and magnetic memory device | |
TWI760510B (zh) | 記憶體裝置、用於提供所述記憶體裝置的方法以及三維可堆疊記憶體裝置 | |
JP2005210126A (ja) | 磁気トンネル接合型メモリセルおよびその製造方法、磁気トンネル接合型メモリセルアレイ | |
CN102456830A (zh) | 具有垂直各向异性和增强层的磁性隧穿结单元 | |
US6958246B2 (en) | Methods of forming magnetoresistive memory devices | |
KR20140008105A (ko) | 열적으로 안정한 자기터널접합 셀 및 이를 포함하는 메모리 소자 | |
US10290338B2 (en) | Tilted synthetic antiferromagnet polarizer/reference layer for STT-MRAM bits | |
CN111739567B (zh) | Mram存储阵列 | |
CN111370438B (zh) | 磁性存储器阵列 | |
TWI833221B (zh) | 磁性記憶體裝置 | |
US6466475B1 (en) | Uniform magnetic environment for cells in an MRAM array | |
KR100568542B1 (ko) | 자기 램 소자의 기록방법 | |
JP2003209228A (ja) | 磁気記憶装置及びその製造方法 | |
US20220085282A1 (en) | Magnetic memory device and manufacturing method of magnetic memory device | |
TWI838989B (zh) | 磁性隨機存取記憶體結構 | |
US20240177756A1 (en) | Magnetic random access memory structure | |
WO2023050715A1 (zh) | 半导体结构及其制备方法 | |
US10263180B2 (en) | Magnetoresistance effect element and magnetic memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |