CN111736399A - 一种阵列基板及显示面板 - Google Patents

一种阵列基板及显示面板 Download PDF

Info

Publication number
CN111736399A
CN111736399A CN202010550663.6A CN202010550663A CN111736399A CN 111736399 A CN111736399 A CN 111736399A CN 202010550663 A CN202010550663 A CN 202010550663A CN 111736399 A CN111736399 A CN 111736399A
Authority
CN
China
Prior art keywords
layer
array substrate
groove
metal
light shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010550663.6A
Other languages
English (en)
Inventor
彭坤煌
曹武
俞云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202010550663.6A priority Critical patent/CN111736399A/zh
Publication of CN111736399A publication Critical patent/CN111736399A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请提供一种阵列基板及显示面板，该阵列基板包括层叠设置的衬底、驱动电路层、色阻层和BPS遮光层，驱动电路包括沿竖直方向的数据线和沿水平方向的扫描线；其中，扫描线将子像素分为主像素区域和辅像素区域，BPS遮光层在主像素区域形成有第一凹槽，在辅像素区域内形成第二凹槽，第一凹槽和第二凹槽之间形成有沟道。由于沟道连接了扫描线两侧的子像素区域，缓解了在配向过程中，配向液在扫描线上方的BPS遮光层两侧堆积，不易扩散的技术问题。

Description

一种阵列基板及显示面板
技术领域
本申请涉及显示领域，具体涉及一种阵列基板及显示面板。
背景技术
BPS遮光层(Black Photo Spacer)技术广泛应用于阵列基板中，有助于节省显示面板的工艺制程，缩短产品生产流程，提升效率等。由于BPS材料光学致密性比黑矩阵低，在工艺制程中，BPS遮光层的厚度是黑矩阵的三倍，这就导致与传统黑矩阵遮光结构相比，BPS遮光层在扫描线周围的地形高于子像素的非扫描线区域，两者地形差一般为2～3微米。这种地形差，会影响后续涂抹配向层，导致配向液在扫描线两侧堆积，无法扩散的问题。
因此现有技术存在配向液在扫描线上方的BPS遮光层两侧堆积，不易扩散的技术问题。
发明内容
本申请实施例提供一种阵列基板及显示面板，可以有效缓解现有技术存在配向液在扫描线两侧堆积，不易扩散的问题。
为解决以上问题，本申请提供的技术方案如下：
本申请提一种阵列基板，包括:
衬底；
驱动电路层，设置在所述衬底的一侧，所述驱动电路层包括数据线和扫描线，多条所述数据线沿竖直方向间隔分布，多条所述扫描线沿水平方向间隔分布；
色阻层，设置在所述驱动电路层远离所述衬底的一侧；
BPS遮光层，设置在所述色阻层远离所述衬底的一侧，且与所述驱动电路层对应；
其中，在子像素内，所述扫描线将子像素分为主像素区域和辅像素区域，所述BPS遮光层在主像素区域形成有第一凹槽、在辅像素区域形成第二凹槽，在所述第一凹槽和所述第二凹槽之间形成有沟道。
在一些实施例中，所述阵列基板还包括共享电极线，所述共享电极线与所述数据线平行，且位于相邻所述数据线之间，所述第一凹槽和所述第二凹槽设置在所述共享电极线两侧。
在一些实施例中，所述第一凹槽的深度为BPS遮光层厚度的三分之一到二分之一。
在一些实施例中，所述第二凹槽的深度为BPS遮光层厚度的三分之一到二分之一。
在一些实施例中，所述沟道的深度为1至2微米。
在一些实施例中，所述驱动电路层包括第一金属层和第二金属层，所述第一金属层图案化形成栅极和第一遮光金属，所述第二金属层图案化形成第二遮光金属。
在一些实施例中，所述第一遮光金属的投影和所述第二遮光金属的投影部分重叠。
在一些实施例中，所述第二遮光金属的投影面积大于所述第一遮光金属的投影面积。
在一些实施例中，所述沟道在所述阵列基板上的投影位于所述第一遮光金属或所述第二遮光金属内。
本申请还提供一种液晶显示面板，包括上述的阵列基板。
本申请提供一种阵列基板及显示面板，该阵列基板包括层叠设置的衬底、驱动电路层、色阻层和BPS遮光层，驱动电路包括沿竖直方向的数据线和沿水平方向的扫描线；其中，扫描线将子像素分为主像素区域和辅像素区域，BPS遮光层在主素区域形成有第一凹槽，在辅像素区域内形成第二凹槽，第一凹槽和第二凹槽之间形成有沟道。由于沟道连接了扫描线两侧的子像素区域，缓解了在配向过程中，配向液在扫描线上方的BPS遮光层两侧堆积，不易扩散的技术问题。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本申请实施例提供的阵列基板的剖面示意图；
图2为本申请实施例提供的阵列基板的平面结构示意图；
图3为本申请实施例提供的阵列基板的BPS遮光层的平面示意图；
图4为本申请实施例提供的阵列基板的制作流程示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
与传统黑矩阵遮光技术相比，BPS遮光层可以减少显示面板制程，被广泛应用。由于BPS材料的光学致密性比黑矩阵材料低，在工艺制程中，BPS遮光层的厚度是黑矩阵厚度的三倍，这就导致与传统黑矩阵遮光结构相比，BPS遮光层在扫描线周围的地形明显高于子像素的非扫描线区域。因此，在配向制程中，配向液容易在扫描线上方的BPS遮光层两侧堆积，无法扩散。本申请提供一种阵列基板及显示面板可以有效缓解配向液在子像素两侧堆积，不易扩散的问题。
具体地请参阅图1至图3，本申请一种阵列基板及显示面板，该阵列基板包括层叠设置的衬底、驱动电路层、色阻层和BPS遮光层，所述驱动电路层包括(有源层、第一栅极绝缘层、第一金属层、第二栅极绝缘层、第二金属层、层间介质层、源漏极层、平坦化层和像素电极层)；其中，所述阵列基板包括沿竖直方向的数据线和沿水平方向的扫描线；其中，扫描线将子像素分为主像素区域和辅像素区域，BPS遮光层在主像素区域形成有第一凹槽，在辅像素区域内形成第二凹槽，第一凹槽和第二凹槽之间形成有沟道。由于沟道连接了扫描线两侧的子像素区域，缓解了BPS遮光层在扫描线的地形较高，导致在配向过程中配向液在扫描线两侧堆积的问题。
如图1所示，阵列基板包括自下而上层叠设置的衬底110、缓冲层、有源层120、第一栅极绝缘层130、第一金属层140、第二栅极绝缘层150、第二金属层160、层间介质层170、源漏极层180、平坦化层和像素电极层190、色阻成200、BPS遮光层300。
在一些实施例中，衬底110通常为刚性衬底如玻璃、透明树脂等，也可以为柔性衬底，如聚酰亚胺，本发明对衬底的结构不做限制。缓冲层形成在衬底的一侧，缓冲层的材料可为氧化硅、氮化硅等无机材料。有源层120形成在缓冲层上，有源层的材料为金属氧化物，例如铟镓锌氧化物(IGZO)，但不以此为限，还可以是铝锌氧化物(AZO)、铟锌氧化物(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、硼掺杂氧化锌(BZO)、镁掺杂氧化锌(MZO)中的一种或多种。此外，有源层还可以是多晶硅材料或其它材料。第一栅极绝缘层130形成在有源层120上，栅极绝缘层的材料可为氧化硅、氮化硅等无机材料。第一金属层140形成在第一栅极绝缘层上，第一金属层140的材料可为钼、铝、铜，但不以此为限，还可以是铬、钨、钛、钽以及包含它们的合金等材料，在此不对其材料做特殊限定。第一金属层140经过蚀刻工艺图案化形成各薄膜晶体管的栅极141、存储电容的第一极板、扫描线，第一遮光金属142，其中同一行像素中各子像素的栅极连接同一条扫描线。第二栅极绝缘层150形成在第一金属层140上，第二栅极绝缘层的材料可为氧化硅、氮化硅等无机材料。第二金属层160形成在第二栅极绝缘层上，第二金属层的材料可为钼、铝、铜，但不以此为限，还可以是铬、钨、钛、钽以及包含它们的合金等材料，在此不对其材料做特殊限定。第二金属层图案化形成存储电容的第二极板和第二遮光金属160。层间介质层形成在第二金属层上，层间介质层材料可为氧化硅或氮化硅等无机材料。
在一些实施例中，第一遮光金属142、第二栅极绝缘层150和第二遮光金属160共同构成遮光层。所述扫描线在第一遮光金属142和第二遮光金属160共同投影的面积中。所述第一遮光金属层142和所述第二遮光金属160的投影面积有重叠部分。
在一些实施例中，所述第二遮光金属160为块状金属，所述块状金属分布在所述第一遮光金属142的两侧。
源漏极层180形成在层间介质层上，源漏极层180的材料可为钼、铝、铜，但不以此为限，还可以是铬、钨、钛、钽以及包含它们的合金等材料，源漏极层180经蚀刻工艺图案化形成各薄膜晶体管的源极和漏极、数据线和共享电极线，其中同一列子像素中各薄膜晶体管的漏极与该列子像素左右两列的数据线连接。
平坦化层形成在源漏极层180上，平坦化层的材料可以是光刻胶，通过涂布的方式形成在源漏极层180上。
像素电极层190形成在平坦化层上，并通过过孔与源漏极层180连接，像素电极层190图案化形成像素电极和公共电极线。
在一些实施例中，色阻层200图案化形成，第一颜色色阻R、第二颜色色阻G、第三颜色色阻B，所述色阻层200按R、G、B、R、G、B三色顺序排列。
在一些实施例中，所述BPS遮光层300为光刻胶中的一种，所述BPS遮光层300包括铬或铜等金属元素，用于提高光刻胶的光学密度；所述BPS遮光层还添加有碳黑丙烯树脂，所述碳黑丙烯树脂用于遮光；所述BPS遮光层的光学密度为4.0/μm，比黑矩阵的光学密度2.0/μm低。当BPS遮光层均匀涂布在所述色阻层200上，所述BPS遮光层在扫描线所在的区域，形成凸起较高，所述BPS遮光层上形成有第一凹槽和第二凹槽，所述第一凹槽和所述第二凹槽形成有沟道。
在一些实施例中，所述第一凹槽和所述第二凹槽分布在所述扫描线两侧。
如图2所示，为本发明实施例提供的阵列基板的平面结构示意图，该图展示了阵列基板中各膜层的叠加效果，包括层叠设置的有源层、第一金属层、源漏极层和像素电极，图2中的像素包括第一子像素11、第二子像素12和第三子像素13。图2至图3分别为各膜层的平面结构示意图，为方便表示，图3仅表示出了第一子像素11中的结构。下面结合图2至图4对阵列基板进行说明。
在本实施例中，如图2所示，阵列基板包括自下而上层叠设置的衬底、缓冲层、有源层、第一栅极绝缘层、第一金属层、第二栅极绝缘层、第二金属层、层间介质层、源漏极层、平坦化层和像素电极层。第一金属层经过蚀刻工艺图案化形成各薄膜晶体管的栅极、存储电容的第一极板、第一遮光金属142、扫描线143，其中同一行像素中各子像素的栅极连接同一条扫描线143。第二金属层图案化形成存储电容的第二极板和第二遮光金属。源漏极层经蚀刻工艺图案化形成各薄膜晶体管的源极和漏极180、数据线181和共享电极线182，其中同一列子像素中各薄膜晶体管的漏极与该列子像素左右两列的数据线连接。
在一些实施例中，所述阵列基板包括多条数据线181，多条所述数据线181沿竖直方向间隔分布；扫描线143，多条所述扫描线143沿水平方向间隔分布；共享电极线182，与所述数据线181平行，且位于相邻所述数据线181之间；所述扫描线143和数据线181限定多个像素，所述像素呈阵列分布。
平坦化层形成在源漏极层180上，平坦化层的材料可以是光刻胶，通过涂布的方式形成在源漏极层180上。
像素电极层形成在平坦化层上，并通过过孔与源漏极层180连接。像素电极层图案化形成像素电极、公共电极线。
阵列基板中还包括多个像素，多个像素呈阵列分布，在扫描线143和数据线181的驱动下进行显示。每个像素均包括第一子像素11、第二子像素12以及第三子像素13，在本申请实施例中，第一子像素11为红色子像素，第二子像素12为绿色子像素，第三子像素13为蓝色子像素。
以R代表红色子像素、G代表绿色子像素、B代表蓝色子像素，则在同一行像素中，各子像素的排列分别为“RGB，RGB，RGB...”，其中每行像素中的各子像素连接同一条扫描线143。同一列子像素的种类相同，且每列子像素分别连接到与该列子像素左右相邻的数据线182。在各子像素需要显示时，扫描线143逐行进行扫描，控制各像素逐行打开，再通过数据线182输入信号，使得各列像素发光显示。
以第一子像素11为例，第一子像素11包括主像素区域和辅像素区域，主像素区域为扫描线143上方的区域，辅像素区域为扫描线143下方的区域，像素电极包括位于主像素区域和辅像素区域的两部分，各部分均包括呈十字交叉型的主干部和与主干部连接的分支部，主干部将每部分像素电极分成四个显示畴，主像素区域和主像素区域的两部分包括八个显示畴。
扫描线143通过开关晶体管20控制第一子像素区和第二子像素区内子像素的显示，共享电极182通过共享电容30控制第二子像素区内的子像素，使其电位降低，实现第一子像素区和第二子像素区差异显示。
以第一子像素11，为例，图3为本申请实施例提供的阵列基板的BPS遮光层的平面示意图，A-A`区为所述扫描层所在的区域，所述BPS遮光层均匀平铺在所述阵列基板上，由于在扫描线所在的A-A`区内，形成的器件较多，BPS遮光层在A-A`区的高度高于子像素非A-A`区的遮光层的高度。这样容易使配向液堆积在扫描线两边。
在一些实施例中，在主像素区域内，设置有第一凹槽T1，在辅像素区域内，设置有第二凹槽T2，所述第一凹槽T1和所述第二凹槽T2分布在共享电极两侧，所述第一凹槽T1和所述第二凹槽T2之间形成沟道500。
在一些实施例中，所述第一凹槽T1和所述第二凹槽T2设置在A-A`区边缘，这样所述沟道500可以连通子像素内的主像素区域和辅助像素区域，使得配向液在配向过程中可以在主像素区域和辅助像素区域流动。
在一些实施例中，所述第一凹槽T1的厚度为BPS遮光层厚度的三分之一到二分之一，所述第二凹槽T2的厚度为BPS遮光层厚度的三分之一到二分之一。
在一些实施例中，所述BPS遮光层的厚度为4到5微米，所述沟道500的深度为1至2微米。
如图4，为本申请提供的阵列基板的工作流程示意图。所述阵列基板的制作流程为：
步骤S1：提供一衬底，在所述衬底上形成驱动电路层，所述驱动电路层包括遮光金属，所述遮光金属包括第一遮光金属和第二遮光金属；
步骤S2：在所述驱动电路层上形成色阻层；
步骤S3：在所述色阻层上形成BPS遮光层。
具体地，在步骤S1中，所述驱动电路包括有源层、第一栅极绝缘层、第一金属层、第二栅极绝缘层、第二金属层、层间介质层、源漏极层、平坦化层和像素电极层，在衬底上先沉积半导体，然后刻蚀形成有源层，在所述有源层上沉积第一栅极绝缘层，所述第一栅极绝缘层为氮化物或氧化硅，之后通过化学气相、金属溅射等方式在有源层上形成第一金属层，然后对第一金属层刻蚀图案化形成扫描线和栅极，在所述第一金属层上沉积第二栅极绝缘层，所述第二栅极绝缘层为氮化物或氧化硅，在所述栅第二极绝缘层上通过化学气相、金属溅射等方式形成第二金属层，所述第二金属层形成第二遮光金属，在所述第二遮光金属上沉积层间介质层，所述层间介质为氮化物或硅化物，在所述层间介质层上沉积漏极线和数据线。在所述源漏极上沉积平坦化层，通过金属溅射在所述平坦化层上沉积像素电极层。
在步骤S2中，在所述驱动电路层上沉积色阻层，所述色阻层为绿色色阻层、红色色阻层和蓝色色阻层中的一种。
在步骤S3中，采用涂布光阻的方式在色阻层上涂布BPS遮光层，所述BPS遮光层300为光刻胶中的一种，所述BPS遮光层300包括铬或铜等金属元素，用于提高光刻胶的光学密度；所述BPS遮光层还添加有碳黑丙烯树脂，所述碳黑丙烯树脂用于遮光。在子像素内，在主像素区域内确定第一凹槽，在辅像素区域内确定第二凹槽，在第一凹槽和第二凹槽之间的沟道涂布光刻胶，通过半调光罩刻蚀，刻蚀得到第一凹槽、第二凹槽和所述第一凹槽和第二凹槽之间的沟道。
在一些实施例中，所述第一凹槽的厚度为BPS遮光层厚度的三分之一到二分之一，所述第二凹槽的厚度为BPS遮光层厚度的三分之一到二分之一，所述BPS遮光层的厚度为4到5微米，所述沟道500的深度为1至2微米。
同时本申请提供一种显示面板，所述显示面板包括阵列基板和相对设置的彩膜基板，所述阵列基板和所述彩膜基板之间设置有液晶盒，所述阵列基板包括层叠设置的衬底、驱动电路层、色阻层和BPS遮光层，其中，所述阵列基板包括沿竖直方向的数据线和沿水平方向的扫描线；其中，扫描线将子像素分为主像素区域和辅像素区域，BPS遮光层在主像素区域形成有第一凹槽，在辅像素区域内形成第二凹槽，第一凹槽和第二凹槽之间形成有沟道。由于沟道连接了扫描线两侧的子像素区域，缓解了BPS遮光层在扫描线的地形较高，导致在配向过程中使得配向液在扫描线两侧堆积的问题。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种阵列基板及显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (10)

1.一种阵列基板，其特征在于，包括：
衬底；
驱动电路层，设置在所述衬底的一侧，所述驱动电路层包括数据线和扫描线，多条所述数据线沿竖直方向间隔分布，多条所述扫描线沿水平方向间隔分布；
色阻层，设置在所述驱动电路层远离所述衬底的一侧
BPS遮光层，设置在所述色阻层远离所述衬底的一侧，且与所述驱动电路层对应；
其中，在子像素内，所述扫描线将子像素分为主像素区域和辅像素区域，所述BPS遮光层在主像素区域形成有第一凹槽、在辅像素区域形成第二凹槽、在所述第一凹槽和所述第二凹槽之间形成有沟道。
2.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括共享电极线，所述共享电极线与所述数据线平行，且位于相邻所述数据线之间，所述第一凹槽和所述第二凹槽设置在所述共享电极线两侧。
3.如权利要求1所述的阵列基板，其特征在于，所述第一凹槽的深度为BPS遮光层厚度的三分之一到二分之一。
4.如权利要求1所述的阵列基板，其特征在于，所述第二凹槽的深度为BPS遮光层厚度的三分之一到二分之一。
5.如权利要求1所述的阵列基板，其特征在于，所述沟道的厚度为1至2微米。
6.如权利要求1所述的阵列基板，其特征在于，所述驱动电路层包括第一金属层和第二金属层，所述第一金属层图案化形成栅极和第一遮光金属，所述第二金属层图案化形成第二遮光金属。
7.如权利要求1所述的阵列基板，其特征在于，所述第一遮光金属的投影和所述第二遮光金属的投影部分重叠。
8.如权利要求6所述的阵列基板，其特征在于，所述第二遮光金属的投影面积大于所述第一遮光金属的投影面积。
9.如权利要求5所述的阵列基板，其特征在于，所述沟道在所述阵列基板上的投影位于所第一遮光金属或所述第二遮光金属内。
10.一种液晶显示面板，其特征在于，包括权利要求1至9任一项所述的阵列基板。
CN202010550663.6A 2020-06-16 2020-06-16 一种阵列基板及显示面板 Pending CN111736399A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010550663.6A CN111736399A (zh) 2020-06-16 2020-06-16 一种阵列基板及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010550663.6A CN111736399A (zh) 2020-06-16 2020-06-16 一种阵列基板及显示面板

Publications (1)

Publication Number Publication Date
CN111736399A true CN111736399A (zh) 2020-10-02

Family

ID=72649536

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010550663.6A Pending CN111736399A (zh) 2020-06-16 2020-06-16 一种阵列基板及显示面板

Country Status (1)

Country Link
CN (1) CN111736399A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003215619A (ja) * 2002-01-25 2003-07-30 Acer Display Technology Inc 凹凸構造の散光面を有する反射式薄膜トランジスタ液晶表示装置の製造方法
CN107275288A (zh) * 2017-06-16 2017-10-20 深圳市华星光电技术有限公司 Tft基板的制作方法及tft基板
CN110824762A (zh) * 2019-10-29 2020-02-21 深圳市华星光电技术有限公司 显示面板及显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003215619A (ja) * 2002-01-25 2003-07-30 Acer Display Technology Inc 凹凸構造の散光面を有する反射式薄膜トランジスタ液晶表示装置の製造方法
CN107275288A (zh) * 2017-06-16 2017-10-20 深圳市华星光电技术有限公司 Tft基板的制作方法及tft基板
CN110824762A (zh) * 2019-10-29 2020-02-21 深圳市华星光电技术有限公司 显示面板及显示装置

Similar Documents

Publication Publication Date Title
US7009206B2 (en) Thin film transistor array panel and liquid crystal display including the panel
US10473991B2 (en) Manufacturing method of liquid crystal display panel
KR101352113B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조방법
US9052550B2 (en) Thin film transistor liquid crystal display
US7538850B2 (en) Panel for display device, manufacturing method thereof and liquid crystal display
CN108807549B (zh) 薄膜晶体管及其制造方法、阵列基板及其制造方法
US8692756B2 (en) Liquid crystal display device and method for manufacturing same
KR20040053636A (ko) 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치
KR20140062526A (ko) 액정표시장치용 어레이기판 및 그 제조방법
US8203674B2 (en) Manufacturing thin film transistor array panels for flat panel displays
US8665413B2 (en) Thin film transistor array panel, liquid crystal display, and manufacturing method thereof
KR100983716B1 (ko) 액정표시장치 및 그 제조방법
US7932522B2 (en) Thin film transistor array panel and method for manufacturing the same
US20090273747A1 (en) Liquid crystal display and method for manufacturing the same
US20020149018A1 (en) Active-matrix substrate and method of fabricating same
US7136122B2 (en) Liquid crystal display and manufacturing method thereof
JP4217308B2 (ja) 液晶表示装置およびその製造方法
US20120169984A1 (en) Display substrate and method of manufacturing the same
US7847889B2 (en) Panel for display device with light blocking on blue color filter and liquid crystal display
US7884366B2 (en) Thin film transistor array panel and method for manufacturing the same
KR20050001710A (ko) 박막 트랜지스터 표시판의 제조 방법
US9494838B2 (en) Liquid crystal display device
US9671633B2 (en) Display device and method of manufacturing the same
CN111736399A (zh) 一种阵列基板及显示面板
US7547588B2 (en) Thin film transistor array panel

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20201002