CN111723545B - 超大规模集成电路下基于通孔感知的并行层分配方法 - Google Patents

超大规模集成电路下基于通孔感知的并行层分配方法 Download PDF

Info

Publication number
CN111723545B
CN111723545B CN202010563854.6A CN202010563854A CN111723545B CN 111723545 B CN111723545 B CN 111723545B CN 202010563854 A CN202010563854 A CN 202010563854A CN 111723545 B CN111723545 B CN 111723545B
Authority
CN
China
Prior art keywords
wiring
net
nets
parallel
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010563854.6A
Other languages
English (en)
Other versions
CN111723545A (zh
Inventor
刘耿耿
李泽鹏
郭文忠
陈国龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuzhou University
Original Assignee
Fuzhou University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuzhou University filed Critical Fuzhou University
Priority to CN202010563854.6A priority Critical patent/CN111723545B/zh
Publication of CN111723545A publication Critical patent/CN111723545A/zh
Priority to PCT/CN2020/119318 priority patent/WO2021253685A1/zh
Application granted granted Critical
Publication of CN111723545B publication Critical patent/CN111723545B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G06F30/3947—Routing global
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及一种超大规模集成电路下基于通孔感知的并行层分配方法。该方法提出了一种基于区域划分的并行策略，能够通过感知各区域线网的数量，使各区域负载均衡，进而提高并行策略的效率；该方法提出了一种基于线网等效布线方案感知的通孔优化策略，利用线网3D等效布线方案数量的差异，决定各线网对布线资源使用的优先级，进而有效地减少层分配方案的通孔数量。

Description

超大规模集成电路下基于通孔感知的并行层分配方法
技术领域
本发明涉及集成电路计算机辅助设计技术领域，具体涉及一种超大规模集成电路下基于通孔感知的并行层分配方法。
背景技术
在超大规模集成电路的物理设计流程中，层分配是一个十分重要的阶段，在该阶段中，每个线网中的每个段被分配到合适的金属层。层分配需要使用通孔来连接位于不同布线层上的导线。而通孔的使用数量是影响制造成本的一个重要因素。减少通孔的数量有利于节约制造成本。此外，随着集成电路的规模日益增大，需要处理的线网数量显著增多，层分配算法运行时间增大成为限制高效设计布线方案的重要制约因素。随着多核处理器的发展，并行算法能够更高效地发挥现代处理器的计算能力来处理超大规模集成电路的布线问题。缩短运行时间能提高算法的运行效率，通孔最小化则能够节约制造成本。
发明内容
本发明的目的在于提供一种超大规模集成电路下基于通孔感知的并行层分配方法，能够提高并行策略的效率，并能够有效地减少层分配方案的通孔数量。
为实现上述目的，本发明的技术方案是：一种超大规模集成电路下基于通孔感知的并行层分配方法，包括如下步骤：
步骤S1、通孔主导的层分配阶段：
进行布线区域的划分，划分出可并行布线的线网，以通孔最少为原则，进行层分配的并行布线；
步骤S2、基于协商的通孔感知层分配阶段：
通过迭代的方式对步骤S1的并行布线方案中出现的违规线网进行排序、拆解和重新布线，直至无违规线网；所述违规线网为布线方案经过具有溢出的边的线网；
步骤S3、后期优化阶段：
根据基于线网等效布线方案感知的通孔优化策略对所有的线网进行排序，再逐一对各线网进行拆解和重新布线；若重新布线后线网的通孔数量减少，则采用重新布线后的层分配方案；否则，保留线网拆解之前的层分配方案。
在本发明一实施例中，所述步骤S2具体包括如下步骤：
步骤S21、对于步骤S1的并行布线方案中出现的违规线网进行排序；
步骤S22、对违规线网，进行布线区域的划分，划分出可并行布线的线网，而后进行并行线网拆解和重新布线；
步骤S23、判断步骤S22的并行布线方案是否存在违规线网，若存在，则对违规线网进行排序，重新执行步骤S22。
在本发明一实施例中，步骤S1中，采用区域划分算法进行布线区域的划分。
在本发明一实施例中，步骤S22中，采用区域划分算法进行布线区域的划分。
在本发明一实施例中，步骤S21中，采用基于线网等效布线方案感知的通孔优化策略，对于步骤S1的并行布线方案中出现的违规线网进行排序。
在本发明一实施例中，所述区域划分算法实现如下：
输入:DX,DY
输出:DX,DY
(1)初始化DX,DY,iteration,k,m
(2)loop
(3)若((region1+region2)>(region3+region4))
(4)则DY+＝k；
(5)否则DY-＝k；
(6)若((region1+region3)<(region2+region4))
(7)则DX+＝k；
(8)否则DX-＝k；
(9)若iteration<m go loop
(10)end loop
DX为纵向分界线，DY为横向分界线，regioni表示布线区域i所拥有的线网数量，iteration为当前循环次数，m为iteration的上界，k为表示每次区域划分调整的幅度，其初始值设置为iteration的上界，在每次循环过程中更新k的计算方式如下：
Figure BDA0002546848960000021
式中，α是一个常量。
在本发明一实施例中，在步骤S1之后，为每个线网设置一个Nr值，Nr值计算公式如下
Nr＝viacount/Nod
其中，Nod表示线网2D布线方案中的长度，viacount表示线网3D布线方案中通孔的数量，Nr值是一个用于评价线网等效布线方案数量的值，Nr值越大表示线网的等效布线方案数量越多，Nr值越小表示线网的等效布线方案数量越少。
在本发明一实施例中，所述步骤S2与步骤S3使用基于线网等效布线方案感知的通孔优化策略，即以线网的Nr值对所有的线网进行升序排序，Nr值越小，越先使用布线资源。
在本发明一实施例中，步骤S2中，对于进行布线区域的划分后，无法进行并行布线的线网，若其Nr值小于所有线网的Nr值平均值，则在并行布线之前进行布线，若其Nr值大于平均值，则在并行布线结束之后在进行布线。
相较于现有技术，本发明具有以下有益效果：本发明方法提出了一种基于区域划分的并行策略，能够通过感知各区域线网的数量，使各区域负载均衡，进而提高并行策略的效率；本发明方法还提出了一种基于线网等效布线方案感知的通孔优化策略，利用线网3D等效布线方案数量的差异，决定各线网对布线资源使用的优先级，进而有效地减少层分配方案的通孔数量。
附图说明
图1是本发明采用的网格图模型，图1(a)为一个两层的布线空间，图1(b)为根据图1(a)中的布线区域建立的3D网格模型，图1(c)为将图1(b)所示的3D网格模型压缩成2D网格模型。
图2是基于通孔感知的并行层分配算法流程图。
图3是区域划分示意图。
图4是线网的3D布线方案，点表示引脚，横线表示导线，竖线表示通孔。
具体实施方式
下面结合附图，对本发明的技术方案进行具体说明。
本发明提供了一种超大规模集成电路下基于通孔感知的并行层分配方法，包括如下步骤：
步骤S1、通孔主导的层分配阶段：
进行布线区域的划分，划分出可并行布线的线网，以通孔最少为原则，进行层分配的并行布线；
步骤S2、基于协商的通孔感知层分配阶段：
通过迭代的方式对步骤S1的并行布线方案中出现的违规线网进行排序、拆解和重新布线，直至无违规线网；所述违规线网为布线方案经过具有溢出的边的线网；
步骤S21、对于步骤S1的并行布线方案中出现的违规线网进行排序；
步骤S22、对违规线网，进行布线区域的划分，划分出可并行布线的线网，而后进行并行线网拆解和重新布线；
步骤S23、判断步骤S22的并行布线方案是否存在违规线网，若存在，则对违规线网进行排序，重新执行步骤S22；
步骤S3、后期优化阶段：
根据基于线网等效布线方案感知的通孔优化策略对所有的线网进行排序，再逐一对各线网进行拆解和重新布线；若重新布线后线网的通孔数量减少，则采用重新布线后的层分配方案；否则，保留线网拆解之前的层分配方案。
步骤S1和步骤S22中，采用区域划分算法进行布线区域的划分，区域划分算法参见表1。
表1
Figure BDA0002546848960000041
DX为纵向分界线，DY为横向分界线，regioni表示布线区域i所拥有的线网数量，iteration为当前循环次数，m为iteration的上界，k为表示每次区域划分调整的幅度，其初始值设置为iteration的上界，在每次循环过程中更新k的计算方式如下：
Figure BDA0002546848960000042
式中，α是一个常量。
步骤S21和步骤S23中，采用基于线网等效布线方案感知的通孔优化策略，对于步骤S1的并行布线方案中和步骤S22的重新布线方案中出现的违规线网进行排序。
在步骤S1之后，为每个线网设置一个Nr值，Nr值计算公式如下
Nr＝viacount/Nod
其中，Nod表示线网2D布线方案中的长度，viacount表示线网3D布线方案中通孔的数量，Nr值是一个用于评价线网等效布线方案数量的值，Nr值越大表示线网的等效布线方案数量越多，Nr值越小表示线网的等效布线方案数量越少。
所述步骤S3中，基于线网等效布线方案感知的通孔优化策略，即以线网的Nr值对所有的线网进行升序排序，Nr值越小，越先使用布线资源。
步骤S2中，对于进行布线区域的划分后，无法进行并行布线的线网，若其Nr值小于所有线网的Nr值平均值，则在并行布线之前进行布线，若其Nr值大于平均值，则在并行布线结束之后在进行布线。
以下为本发明的具体实现过程。
1.布线区域模型：
运用网格图模型来描述全局布线和层分配问题。图1(a)展示了一个两层的布线空间，虚线将各层的布线区域划分为更小单位的布线单元g-cell，全局布线的任务就是避开障碍物放置导线，以连接处于不同位置的g-cell。为了更方便地研究全局布线过程中的层分配阶段的布线方案，根据图1(a)建立3D网格模型如图1(b)所示。其中节点v表示一个g-cell，边e表示连接相邻g-cell的导线或通孔。其中用于连接同一层g-cell的水平方向上的边表示导线，而用于连接不同层g-cell的垂直方向上的边表示通孔。将3D网格模型进一步压缩成2D网格模型如图1(c)所示。其中图1(b)中的节点v1,1与v1,2被压缩成图1(c)中的节点v1；而图1(b)中的边e1,1与e1,2被压缩成图1(c)中的边e1。层分配的工作就是基于2D布线方案生成3D布线方案，根据位于e1处的布线请求将导线分配给3D网格中的e1,1与e1,2其中之一，并且分配的结果应满足层分配策略的要求。
2.拥塞约束：
为了保证可布线性，层分配应避免在某些层上放置过多的导线。因此，本文层分配算法通过遵循以下约束来防止布线区域过度拥塞：
TWO(Sk)＝TWO(S) (1)
Figure BDA0002546848960000051
其中S表示给定的2D全局布线结果，Sk表示S的层分配结果。TWO和MWO分别表示总导线溢出和最大导线溢出。在基于协商的通孔感知层分配阶段和后期优化阶段使用上述两个公式，要求线网3D布线方案的总导线溢出与2D布线方案的总导线溢出相等，并且线网3D布线方案中任一层最大导线溢出等于2D布线方案最大导线溢出的2/k。TWO(S)和
Figure BDA0002546848960000052
分别是TWO(Sk)和MWO(Sk)的下界。第一个约束条件确保3D布线区域中的导线溢出不会超过2D布线区域中的导线溢出。第二个约束条件确保2D布线区域中边的最大导线溢出可以均匀地分布到3D布线区域中其相应边。布线方案满足拥塞约束公式后便可在布线前期同时处理布线空间拥塞和通孔数量最小化。
3.算法概述：
本文的层分配是基于动态规划算法设计的。算法将每个线网的2D布线方案视为一棵2D布线树，通过动态规划算法将每一棵2D布线树的每条边分配到3D布线空间中，获取3D布线树，进而获取3D布线方案。
图2给出了通孔感知层分配并行算法的流程。它包括三个阶段：通孔主导的层分配阶段、基于协商的通孔感知层分配阶段和后期优化阶段。其中在通孔主导的层分配阶段和基于协商的通孔感知层分配阶段采用了基于布线区域划分的并行层分配算法。
在通孔主导的层分配阶段，算法会先进行布线区域的划分，划分出可并行布线的线网。然后每个线网都仅考虑通孔数量布线，而不考虑布线区域的拥塞状况。在本阶段结束后，线网的布线方案会尽量避免产生通孔。由于此阶段忽略了布线区域的拥塞状况，因此3D布线区域中的边可能会溢出。如果某个线网的布线方案经过具有溢出的边，则称该线网为违规线网。
在基于协商的通孔感知层分配阶段，通过迭代的方式对违规线网进行拆解和重新布线，以减少3D布线区域中的溢出。同时为了有效减少违规线网重新布线后的通孔数量，算法会先对所有违规线网进行排序。
在后期优化阶段，算法首先根据基于线网等效布线方案感知的通孔优化策略对所有的线网进行排序，再逐一对各线网进行拆解和重新布线。若重新布线后线网的通孔数量减少，则采用重新布线后的层分配方案。否则，保留线网拆解之前的层分配方案。
4.基于区域划分的并行层分配策略：
布线区域的划分在基于区域划分的并行层分配算法中是极其关键的。布线区域划分的策略如果过于复杂则有可能会大大增加并行的前期准备成本，甚至有可能导致并行算法总运行时间大于串行算法。另一方面划分的结果又直接影响线网的可并行性。若各区域的线网数量不均衡，亦或是跨越多个区域的线网的数量过多，则会降低基于区域划分的并行层分配算法的效率。
本算法采用区域划分方法如图3所示，实线方框表示全局布线区域，用一横一纵两条分界线将全局布线区域划分为1、2、3、4四个区域。将纵向分界线称为DX，横向分界线称为DY。
对于分界线DX与DY位置的选择是十分重要的。在全局布线区域中，线网的并不是均匀分布的，因此每个区域所拥有的线网数量并不是由该区域的面积(可布线资源)决定的。若DX与DY位置不合适，将导致各区域的线网数量出现严重的失衡。因此本算法采用了一种基于线网数量感知的策略，将DX与DY调整到合适的位置。对DX和DY调整的算法如表1所示。
regioni表示区域i所拥有的线网数量。在DX与DY调整的初始阶段，各个区域的线网数量差异较大，称此时各区域是不均衡的。因此在迭代的初始阶段需要使用较大的幅度来对DX与DY进行调整，以加快区域划分均衡的速度。随着迭代次数的增加各区域之间的线网数量会越趋于平衡，迭代过程中的调整幅度应逐步减小，以更精确地确认使各区域均衡的分界线的位置。调整幅度k的初始值可根据分界线未进行调整时各区域线网数量的差异程度亦或是线网的规模来设置，本文k初始值设置为iteration的上界，在每次循环过程中更新k的计算方式如下：
Figure BDA0002546848960000071
iteration表示当前循环次数。k表示每次区域划分调整的幅度。α是一个常量，在本文中设置为iteration的上界。
5.基于线网等效布线方案感知的通孔优化策略：
在层分配阶段，线网通常有多个布线方案。图4(a)与图4(b)为两个3D布线空间中的布线案例，称图4(a)所示的线网为线网a，图4(b)所示的线网为线网b。为使线网的通孔数量最小化，线网a的线网仅有如图4(c)的一种布线方案；而线网b则拥有多种等效布线方案如图4(d)、图4(e)和图4(f)所示，线网b拥有较多等效布线方案可以选择。若此时边e1的布线资源只够一条导线使用，则应该将此资源让给线网a优先使用。因为线网b有不使用e1的布线方案。若先将布线资源使用权分配给线网b，而线网b选择了图4(e)的策略，则线网b布线完成后，e1已经没有可用的布线资源。这会导致算法对线网a进行布线时，由于线路拥塞无法选择e1，因而线网a的布线方案需要使用额外的通孔以满足拥塞约束。若是先将布线资源分配给线网a，则线网b还有图4(d)和图4(f)两种可行的布线方案，不需要使用额外的通孔来满足拥塞约束。
在上述布线方案中线网a通孔的数量较少，各个节点之间的层数差异较小，线网a仅有一个最优布线方案；而线网b通孔数量较多，各节点之间的层数差异较大，线网b有较多的等效布线方案。从上述的布线案例中可以发现，若先对拥有较多等效布线方案的线网进行布线，则等效布线方案较多的线网可能会抢占等效布线方案较少的线网的布线资源，使其产生额外的通孔。
如何评价线网的等效布线方案的数量是十分关键的。仅用线网的通孔数量来判断线网等效布线方案数量显然是不合适的，还需要考虑线网在2D布线方案下的长度。因此需要结合线网的长度以及线网的通孔数量来评价一个线网的等效布线方案数量。为每个线网设置一个Nr值来评价线网的等效布线方案数量，Nr值计算公式如下：
Nr＝viacount/Nod (4)
Nod表示线网2D布线方案中的长度。viacount表示线网3D布线方案中通孔的数量。Nr值是一个用于评价线网等效布线方案数量的值，Nr值越大表示线网的等效布线方案数量越多，Nr值越小表示线网的等效布线方案数量越少。
为使等效布线方案较少的线网能优先使用布线资源，在基于协商的通孔感知层分配阶段和后期优化阶段算法会根据线网Nr的值来对所有的线网进行升序排序，再进行层分配。
经过区域划分之后，布线方案会产生一部分线网跨越多个并行布线区域，这些线网无法进行并行布线。因为无法并行布线的线网中有一部分线网的Nr值大于并行布线区域中的多数线网，而另一部分线网的Nr值小于并行布线区域中的多数线网，并且需要在并行布线区域的线网完成并行布线之前或者之后进行布线，会破坏布线过程中的线网Nr值的有序性。因此为减小无法并行的线网在布线时对线网Nr值有序性的破坏，算法将根据线网的Nr值将所有不可并行的线网分成两组。Nr值小于平均值的线网在并行布线之前进行布线，而Nr值大于平均值的线网则在并行布线结束之后在进行布线。
以上是本发明的较佳实施例，凡依本发明技术方案所作的改变，所产生的功能作用未超出本发明技术方案的范围时，均属于本发明的保护范围。

Claims (5)

1.一种超大规模集成电路下基于通孔感知的并行层分配方法，其特征在于，包括如下步骤：
步骤S1、通孔主导的层分配阶段：
进行布线区域的划分，划分出可并行布线的线网，以通孔最少为原则，进行层分配的并行布线；
步骤S2、基于协商的通孔感知层分配阶段：
通过迭代的方式对步骤S1的并行布线方案中出现的违规线网进行排序、拆解和重新布线，直至无违规线网；所述违规线网为布线方案经过具有溢出的边的线网；
步骤S3、后期优化阶段：
根据基于线网等效布线方案感知的通孔优化策略对所有的线网进行排序，再逐一对各线网进行拆解和重新布线；若重新布线后线网的通孔数量减少，则采用重新布线后的层分配方案；否则，保留线网拆解之前的层分配方案；
所述步骤S2具体包括如下步骤：
步骤S21、对于步骤S1的并行布线方案中出现的违规线网进行排序；
步骤S22、对违规线网，进行布线区域的划分，划分出可并行布线的线网，而后进行并行线网拆解和重新布线；
步骤S23、判断步骤S22的并行布线方案是否存在违规线网，若存在，则对违规线网进行排序，重新执行步骤S22；
步骤S1中及步骤S22中，采用区域划分算法进行布线区域的划分；所述区域划分算法实现如下：
输入:DX,DY
输出:DX,DY
(1)初始化DX,DY,iteration,k,m
(2)loop
(3)若((region1+region2)>(region3+region4))
(4)则DY+＝k；
(5)否则DY-＝k；
(6)若((region1+region3)<(region2+region4))
(7)则DX+＝k；
(8)否则DX-＝k；
(9)若iteration<m go loop
(10)end loop
DX为纵向分界线，DY为横向分界线，regioni表示布线区域i所拥有的线网数量，iteration为当前循环次数，m为iteration的上界，k为表示每次区域划分调整的幅度，其初始值设置为iteration的上界，在每次循环过程中更新k的计算方式如下：
Figure FDA0003628706190000021
式中，α是一个常量。
2.根据权利要求1所述的超大规模集成电路下基于通孔感知的并行层分配方法，其特征在于，步骤S21中，采用基于线网等效布线方案感知的通孔优化策略，对于步骤S1的并行布线方案中出现的违规线网进行排序。
3.根据权利要求1所述的超大规模集成电路下基于通孔感知的并行层分配方法，其特征在于，在步骤S1之后，为每个线网设置一个Nr值，Nr值计算公式如下
Nr＝viacount/Nod
其中，Nod表示线网2D布线方案中的长度，viacount表示线网3D布线方案中通孔的数量，Nr值是一个用于评价线网等效布线方案数量的值，Nr值越大表示线网的等效布线方案数量越多，Nr值越小表示线网的等效布线方案数量越少。
4.根据权利要求3所述的超大规模集成电路下基于通孔感知的并行层分配方法，其特征在于，所述步骤S2与步骤S3使用基于线网等效布线方案感知的通孔优化策略，即以线网的Nr值对所有的线网进行升序排序，Nr值越小，越先使用布线资源。
5.根据权利要求3所述的超大规模集成电路下基于通孔感知的并行层分配方法，其特征在于，步骤S2中，对于进行布线区域的划分后，无法进行并行布线的线网，若其Nr值小于所有线网的Nr值平均值，则在并行布线之前进行布线，若其Nr值大于平均值，则在并行布线结束之后在进行布线。
CN202010563854.6A 2020-06-19 2020-06-19 超大规模集成电路下基于通孔感知的并行层分配方法 Active CN111723545B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010563854.6A CN111723545B (zh) 2020-06-19 2020-06-19 超大规模集成电路下基于通孔感知的并行层分配方法
PCT/CN2020/119318 WO2021253685A1 (zh) 2020-06-19 2020-09-30 超大规模集成电路下基于通孔感知的并行层分配方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010563854.6A CN111723545B (zh) 2020-06-19 2020-06-19 超大规模集成电路下基于通孔感知的并行层分配方法

Publications (2)

Publication Number Publication Date
CN111723545A CN111723545A (zh) 2020-09-29
CN111723545B true CN111723545B (zh) 2022-07-08

Family

ID=72567631

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010563854.6A Active CN111723545B (zh) 2020-06-19 2020-06-19 超大规模集成电路下基于通孔感知的并行层分配方法

Country Status (2)

Country Link
CN (1) CN111723545B (zh)
WO (1) WO2021253685A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111723545B (zh) * 2020-06-19 2022-07-08 福州大学 超大规模集成电路下基于通孔感知的并行层分配方法
CN112784521B (zh) * 2021-01-22 2022-06-14 福州大学 先进制程下时延驱动的层分配方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6788691B1 (en) * 1998-08-27 2004-09-07 Nortel Networks Limited AAL2 negotiation procedure
CN110147632A (zh) * 2019-05-30 2019-08-20 福州大学 一种考虑非均匀轨道和障碍物的拓扑匹配总线布线方法
CN111291525A (zh) * 2020-02-17 2020-06-16 福州大学 考虑总线和非总线线网的层分配方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060168551A1 (en) * 2003-06-30 2006-07-27 Sanyo Electric Co., Ltd. Integrated circuit having a multi-layer structure and design method thereof
CN105205205B (zh) * 2015-08-18 2018-08-28 北京大学 基于网表位置信息最优划分的fpga粗粒度并行布线方法
CN110795908B (zh) * 2019-10-30 2022-12-13 福州大学 偏差驱动的总线感知总体布线方法
CN111723545B (zh) * 2020-06-19 2022-07-08 福州大学 超大规模集成电路下基于通孔感知的并行层分配方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6788691B1 (en) * 1998-08-27 2004-09-07 Nortel Networks Limited AAL2 negotiation procedure
CN110147632A (zh) * 2019-05-30 2019-08-20 福州大学 一种考虑非均匀轨道和障碍物的拓扑匹配总线布线方法
CN111291525A (zh) * 2020-02-17 2020-06-16 福州大学 考虑总线和非总线线网的层分配方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Negotiation-based layer assignment for via count and via overflow minimization;Wen-Hao Liu 等;《2011 16th Asia and South Pacific Design Automation Conference, ASP-DAC 2011》;20110323;全文 *
基于多阶段拆线重布的总体布线算法;朱自然等;《计算机辅助设计与图形学学报》;20161115(第11期);全文 *
基于非线性规划的三维集成电路布局算法研究;高文超;《中国博士学位论文全文数据库 信息科技辑》;20131015;全文 *

Also Published As

Publication number Publication date
WO2021253685A1 (zh) 2021-12-23
CN111723545A (zh) 2020-09-29

Similar Documents

Publication Publication Date Title
CN111291525B (zh) 考虑总线和非总线线网的层分配方法
US6249902B1 (en) Design hierarchy-based placement
CN111723545B (zh) 超大规模集成电路下基于通孔感知的并行层分配方法
US6519749B1 (en) Integrated circuit partitioning placement and routing system
US5231589A (en) Input/output pin assignment method
CN106682306B (zh) 一种快速fpga布线方法
JPS60130843A (ja) 接続路を設定する方法
CN112364590B (zh) 一种实用的逻辑验证架构级fpga布线器的构建方法
JP2001505716A (ja) 電子素子におけるネット・ルーティング方法
CN111814420A (zh) 基于拓扑优化和启发式搜索的总体布线方法
CN111709205A (zh) Fpga布线方法
Sawkar et al. Performance directed technology mapping for look-up table based FPGAs
CN113505561A (zh) 一种软错误感知的fpga布局布线方法
US9928334B2 (en) Redistribution layer routing for integrated fan-out wafer-level chip-scale packages
Kuo et al. Pin assignment optimization for multi-2.5 d FPGA-based systems
CN112183007A (zh) 一种多个fpga的设计分割方法
Singh et al. Partition-based algorithm for power grid design using locality
US5815406A (en) Method and system for designing a circuit using RC and timing weighting of nets
US20010049814A1 (en) Automatic logic design supporting method and apparatus
TWI739266B (zh) 利用額外電力網格補償壓降的方法與電路系統
CN113128152A (zh) 基于时序的多裸片fpga的网表分割方法
US20030208737A1 (en) Method and system for placing logic nodes based on an estimated wiring congestion
Li et al. High quality hypergraph partitioning for logic emulation
CN110032815A (zh) 基于文化基因的八角形斯坦纳树构建方法
LU502057B1 (en) Parallel layer assignment method based on via-aware for vlsi

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant