CN111723032A - 一种中断管控方法及电子设备 - Google Patents

一种中断管控方法及电子设备 Download PDF

Info

Publication number
CN111723032A
CN111723032A CN201910219057.3A CN201910219057A CN111723032A CN 111723032 A CN111723032 A CN 111723032A CN 201910219057 A CN201910219057 A CN 201910219057A CN 111723032 A CN111723032 A CN 111723032A
Authority
CN
China
Prior art keywords
interrupt
apic
signal
interrupt signal
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910219057.3A
Other languages
English (en)
Other versions
CN111723032B (zh
Inventor
陈凯杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macrosan Technologies Co Ltd
Original Assignee
Macrosan Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macrosan Technologies Co Ltd filed Critical Macrosan Technologies Co Ltd
Priority to CN201910219057.3A priority Critical patent/CN111723032B/zh
Publication of CN111723032A publication Critical patent/CN111723032A/zh
Application granted granted Critical
Publication of CN111723032B publication Critical patent/CN111723032B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt

Abstract

本申请提供一种中断管控方法及电子设备，该方法包括：逻辑器件捕获任一外部设备发送的第一中断信号，基于第一中断信号在本地的中断状态寄存器为外部设备设置中断位，并通过中断引脚向I/O APIC发送第二中断信号；I/O APIC基于接收第二中断信号，向Local APIC发送第三中断信号，以由Local APIC向CPU转发第三中断信号；CPU基于第三中断信号中的I/O APIC标识和中断引脚标识确定出逻辑器件，清除逻辑器件的中断状态寄存器的中断位，基于中断位确定触发中断的外部设备，调用中断处理程序对外部设备进行处理。本申请在不提高硬件成本和PCB布线复杂度的情况下，有效地向CPU传递外部设备的中断。

Description

一种中断管控方法及电子设备
技术领域
本申请涉及计算机技术领域，特别涉及一种中断管控方法及电子设备。
背景技术
存储系统硬件架构通常利用PCI-e(Peripheral Component InterconnectExpress，高速串行计算机扩展总线标准)总线将存储设备的CPU(Central ProcessingUnit，中央处理器)互联起来。CPU与外部设备在事务处理上的同步通过中断来实现，当前常用的中断控制器分为Local APIC(Advanced Programmable Interrupt Controller，高级可编程中断控制器)和I/O APIC，Local APIC一般集成在CPU内部，而I/O APIC一般集成在南桥芯片中。
中断触发的形式包括消息传递触发和中断管脚触发，前者可通过MSI(MessageSignaled Interrupt，消息信号中断)和MSI-X来实现，即向指定地址写入数据以触发LocalAPIC产生中断信号；后者是将各PCI-e设备的中断引脚汇聚到I/O APIC，PCI-e设备发送低电平信号至I/O APIC，I/O APIC将上述低电平信号传递至Local APIC，以触发Local APIC产生中断信号。
一个功能完善的存储系统中会集成多种外部设备，用于执行不同的功能。如果外部设备不采用PCI-e总线与CPU互联，且外部设备与CPU之间没有专用信道或专用通信协议，则需将外部设备的中断管脚汇聚到I/O APIC，然后以中断管脚触发的形式向CPU发起中断。不同的外部设备可能来自不同厂商，因此采用的中断触发方式不尽相同，通常可包括上升沿、下降沿、高电平和低电平等。在这种情况下，直接将外部设备的中断信号接到I/O APIC可能无法使CPU正常进行中断处理。
发明内容
有鉴于此，本申请提供一种中断管控方法及电子设备，用于有效地管理外围设备的中断请求，在开销较小的情况下实现中断信号的管理。
具体地，本申请是通过如下技术方案实现的：
一种中断管控方法，应用于电子设备，所述电子设备包括CPU、Local APIC、I/OAPIC和逻辑器件，所述逻辑器件连接多个外部设备，所述多个外部设备的中断触发方式相同；所述逻辑器件通过所述I/O APIC的中断引脚连接至所述I/O APIC，包括：
所述逻辑器件捕获任一外部设备发送的第一中断信号，基于所述第一中断信号在本地的中断状态寄存器为所述外部设备设置中断位，并通过所述中断引脚向所述I/O APIC发送第二中断信号；
所述I/O APIC基于接收所述第二中断信号，向所述Local APIC发送第三中断信号，以由所述Local APIC向所述CPU转发所述第三中断信号；其中，所述第三中断信号携带所述I/O APIC的标识和所述中断引脚的标识；
所述CPU基于所述第三中断信号中的I/O APIC标识和中断引脚标识确定出逻辑器件，清除所述逻辑器件的中断状态寄存器中的中断位，并基于所述中断位确定触发中断的外部设备，调用中断处理程序对所述外部设备进行处理。
在所述中断管控方法中，所述第一中断信号包括上升沿触发信号或下降沿触发信号。
在所述中断管控方法中，所述逻辑器件的中断状态寄存器中的比特位预先分配至各外部设备；
所述基于所述第一中断信号在本地的中断状态寄存器为所述外部设备设置中断位，包括：
根据接收所述第一中断信号的端口确定对应的外部设备，并确定本地的中断状态寄存器中该外部设备的多个比特位；
从所述多个比特位中选择对应于上述第一中断信号的内容的比特位，并在该比特位上设置中断位。
在所述中断管控方法中，所述基于所述中断位确定触发中断的外部设备，调用中断处理程序对所述外部设备进行处理，包括：
所述基于所述中断位确定触发中断的外部设备和对应于该中断位的中断处理程序，并基于该中断处理程序对所述外部设备进行处理。
在所述中断管控方法中，所述外部设备包括多种中断需求和对应于各中断需求的多种第一中断信号，所述逻辑器件包括对应于多种第一中断信号的第二中断信号；
所述通过所述中断引脚向所述I/O APIC发送第二中断信号，包括：
基于所述第一中断信号确定对应的第二中断信号，通过所述中断引脚向所述I/OAPIC发送该第二中断信号。
一种电子设备，所述电子设备包括CPU、Local APIC、I/O APIC和逻辑器件，所述逻辑器件连接多个外部设备，所述多个外部设备的中断触发方式相同；所述逻辑器件通过所述I/O APIC的中断引脚连接至所述I/O APIC；
所述逻辑器件，用于捕获任一外部设备发送的第一中断信号，基于所述第一中断信号在本地的中断状态寄存器为所述外部设备设置中断位，并通过所述中断引脚向所述I/O APIC发送第二中断信号；
所述I/O APIC，用于基于接收所述第二中断信号，向所述Local APIC发送第三中断信号，以由所述Local APIC向所述CPU转发所述第三中断信号；其中，所述第三中断信号携带所述I/O APIC的标识和所述中断引脚的标识；
所述CPU，用于基于所述第三中断信号中的I/O APIC标识和中断引脚标识确定出逻辑器件，清除所述逻辑器件的中断状态寄存器中的中断位，并基于所述中断位确定触发中断的外部设备，调用中断处理程序对所述外部设备进行处理。
在所述电子设备中，所述第一中断信号包括上升沿触发信号或下降沿触发信号。
在所述电子设备中，所述逻辑器件的中断状态寄存器中的比特位预先分配至各外部设备；
所述逻辑器件，进一步用于根据接收所述第一中断信号的端口确定对应的外部设备，并确定本地的中断状态寄存器中该外部设备的多个比特位；从所述多个比特位中选择对应于上述第一中断信号的内容的比特位，并在该比特位上设置中断位。
在所述电子设备中，所述CPU，进一步用于：
所述基于所述中断位确定触发中断的外部设备和对应于该中断位的中断处理程序，并基于该中断处理程序对所述外部设备进行处理。
在所述电子设备中，所述外部设备包括多种中断需求和对应于各中断需求的多种第一中断信号，所述逻辑器件包括对应于多种第一中断信号的第二中断信号；
所述逻辑器件，进一步用于基于所述第一中断信号确定对应的第二中断信号，通过所述中断引脚向所述I/O APIC发送该第二中断信号。
在本申请技术方案中，对集成于电子设备的各外部设备的中断触发方式进行统一后，通过逻辑器件集中对上述外部设备的中断信号进行管理，在不提高硬件成本和PCB布线复杂度的情况下，有效地向CPU传递外部设备的中断，无需涉及中断共享，节省系统处理中断的开销；
此外，通过修改I/O APIC的中断引脚的中断触发条件，无需修改BIOS，避免BIOS修改及升级带来的风险。
附图说明
图1是本申请示出的一种系统拓扑结构示意图；
图2是本申请示出的一种外部设备中断级联示意图；
图3是本申请示出的一种电子设备的设备架构示意图；
图4是本申请示出的一种中断管控方法的流程图。
具体实施方式
为了使本技术领域的人员更好地理解本发明实施例中的技术方案，并使本发明实施例的上述目的、特征和优点能够更加明显易懂，下面结合附图对现有技术方案和本发明实施例中的技术方案作进一步详细的说明。
参见图1，为本申请示出的一种系统拓扑结构示意图，如图1所示，系统的中断控制器包括Local APIC与I/O APIC。PCI-e设备可与I/O APIC连接，从而通过I/O APIC触发Local APIC产生中断信号；或者，PCI-e设备与PCI-e桥连接，直接触发Local APIC产生中断信号。
系统中断控制器I/O APIC通常提供四个中断引脚连接外部设备的中断引脚，由于I/O APIC上中断引脚的数量有限，所以连接到I/O APIC的外部设备采用中断共享的方式进行级联。此时，I/O APIC的中断引脚上引出的中断请求线会串联多个外部设备的中断引脚。
参见图2，为本申请示出的一种外部设备中断级联示意图。如图2所示，各外部设备分别有四个中断引脚：INT#A、INT#B、INT#C和INT#D；中断控制器上四个中断引出中断请求线：IRQ#A、IRQ#B、IRQ#C和IRQ#D。
通过中断共享的方式，在保证所有设备都能连接到中断控制器的前提下实现了中断的负载均衡。然而，中断共享会给系统带来额外的开销。
此外，当系统中集成多种外部设备时，如果外部设备通过中断管脚触发的方式向CPU发起中断，由于不同外部设备可能来自不同厂商，中断触发方式可能不同。在这种情况下，实际上无法应用中断共享。
为解决上述问题，在相关技术中，通常可在系统中增加一个专用的管理芯片用于监控外部设备产生的中断信号，然后通过消息传递触发或中断管脚触发的方式来将上述中断信号传递给CPU。
然而，增加管理芯片会提高硬件成本，且增加设备主板的PCB(Printed CircuitBoard，印制电路板)布线的复杂度。另外，如果管理芯片不能按照标准规范发送中断信号，则还需对BIOS(Basic Input Output System，基本输入输出系统)进行修改，使得管理芯片发送的中断信号可被Local APIC正确地识别。在这种情况下，可能会因为修改BIOS或者后续升级BIOS造成系统运行故障。
有鉴于此，在本申请技术方案中，通过系统中电子设备原有的逻辑器件对外部设备发送的中断信号进行管理，在不提高硬件成本和PCB布线复杂度的情况下，有效地向CPU传递外部设备的中断，并且避免中断共享带来的开销。
参见图3，为本申请示出的一种设备架构示意图，如图3所示，电子设备包括CPU、Local APIC、I/O APIC和逻辑器件，其中，逻辑器件可以为CPLD(Complex ProgrammableLogic Device，复杂可编程逻辑器件)或FPGA(Field-Programmable Gate Array，现场可编程逻辑门阵列)等。
上述电子设备集成多个外部设备，各外部设备的中断触发方式相同。由于多个外部设备可能来自多个不同厂商，在初始情况下，不同外部设备的中断触发方式是不同的。因此，首先需对各外部设备的中断触发方式进行调整，使得所有外部设备的中断触发方式得以统一。
此外，图3中有一个I/O APIC和一个逻辑器件，而在实际应用中，电子设备上可能存在多个I/O APIC，每一I/O APIC上可能连接多个逻辑器件。因此，为区分不同的I/OAPIC，预先为各I/O APIC分配I/O APIC标识；为区分接入同一I/O APIC的不同逻辑器件，预先为每一I/O APIC的中断引脚分配引脚标识。
逻辑器件通过中断引脚接入I/O APIC，因此，CPU可根据I/O APIC标识和引脚标识确定出唯一的逻辑器件。
为使逻辑器件向I/O APIC发送的中断信号可被正确识别，还需对I/O APIC上的中断触发条件进行设置；其中，上述中断触发条件可以包括上升沿、下降沿、高电平(满足高电平中断触发的有效电平)和低电平(满足低电平中断触发的有效电平)。
上述中断触发条件和I/O APIC标识、引脚标识可以写入到I/O APIC的寄存器中，写入到寄存器上与引脚对应的比特位(bit)上。
在预配置完成后，即可实现本申请技术方案。参见图4，为本申请示出的一种中断管控方法的流程图，该方法应用于电子设备，该方法包括如下步骤：
步骤401：所述逻辑器件捕获任一外部设备发送的第一中断信号，基于所述第一中断信号在本地的中断状态寄存器为所述外部设备设置中断位，并通过所述中断引脚向所述I/O APIC发送第二中断信号。
其中，上述电子设备包括CPU、Local APIC、I/O APIC和逻辑器件，所述逻辑器件连接多个外部设备。上述电子设备可以是存储设备，上述外部设备可以为电子设备实现各种扩展功能，比如：电量检测。
集成于上述电子设备的任一外部设备在必要时可向逻辑器件发送第一中断信号。外部设备发起中断的情况可以分很多种，比如外部设备发生故障、或者外部设备产生业务数据需要电子设备处理，当然还有其它情况，在此不一一罗列。在这种情况下，可设定多类第一中断信号，每一类中断信号对应一种中断需求。
需要指出的是，由于所有外部设备的中断触发方式统一，因此，各外部设备在相同中断需求时发送的第一中断信号是相同的。比如：各外部设备在发生故障时，均可向逻辑器件发送上升沿触发信号。
上述逻辑器件捕获到任一外部设备发送的第一中断信号后，可以基于上述第一中断信号在本地的中断状态寄存器为上述外部设备设置中断位。
在示出的一种实施方式中，上述逻辑器件的中断状态寄存器可由指定数量比特位组成(比如：32位)，其中，每一外部设备被分配至少一个比特位。若任一外部设备被分配至少两个比特位，则每一比特位分别对应一种中断需求。
上述逻辑器件可以根据接收到的第一中断信号的端口或引脚确定对应的外部设备，然后确定上述中断状态寄存器中该外部设备对应的比特位。接着，从分配至该外部设备的多个比特位中选择对应于上述第一中断信号的内容的比特位，并在该比特位上设置中断位。
进一步地，上述逻辑器件可以通过与I/O APIC的中断引脚向I/O APIC发送第二中断信号。
需要说明的是，上述第二中断信号需满足预先在I/O APIC的引脚对应的接口上设置的中断触发条件。比如：若上述中断触发条件为上升沿，则上述第二中断信号为上升沿触发信号。
另外，由于可能存在多类第一中断信号，相应地，存在分别对应于各类第一中断信号的多类第二中断信号。作为一种实施例，第一中断信号和第二中断信号可以等同。
在示出的一种实施方式中，为避免外部设备向逻辑器件发送第一中断信号后，逻辑器件响应于该第一中断信号，重复向I/O APIC发送第二中断信号，可将上述第一中断信号设置为上升沿触发信号或下降沿触发信号。在这种实施方式中，外部设备只会向逻辑器件发送一次第一中断信号，避免逻辑器件重复发送第二中断信号。
需要指出的是，在这种实施方式中外部设备只会发送两种类型的第一中断信号，而外部设备上可能有两种以上中断需求。为保证逻辑器件可以通过第一中断信号识别外部设备的中断需求，从而正确地发送第二中断信号，任一外部设备可以通过多个端口或引脚连接至逻辑器件。此时，“端口/引脚+第一中断信号”可指示一种中断需求。
步骤402：所述I/O APIC基于接收所述第二中断信号，向所述Local APIC发送第三中断信号，以由所述Local APIC向所述CPU转发所述第三中断信号；其中，所述第三中断信号携带所述I/O APIC的标识和所述中断引脚的标识。
电子设备的I/O APIC接收到上述第二中断信号后，被该第二中断信号触发向Local APIC发送第三中断信号。在实际应用中，I/O APIC可通过MSI或MSI-X的方式，即向指定地址写入数据以向Local APIC发送第三中断信号。
I/O APIC在发送第三中断信号时，可将接收上述第二中断信号的中断引脚的引脚标识和自身的I/O APIC标识写入到该第三中断信号中。
上述Local APIC接收到上述第三中断信号后，可向电子设备的CPU转发上述第三中断信号。
步骤403：所述CPU基于所述第三中断信号中的I/O APIC标识和中断引脚标识确定出逻辑器件，清除所述逻辑器件的中断状态寄存器中的中断位，并基于所述中断位确定触发中断的外部设备，调用中断处理程序对所述外网模块进行处理。
电子设备的CPU接收到上述Local APIC发送的上述第三中断信号后，解析该第三中断信号得到I/O APIC标识和中断引脚标识，然后根据上述I/O APIC标识和中断引脚标识确定出唯一的逻辑器件。
进一步地，电子设备的CPU根据与逻辑器件之间的现有信道查询该逻辑器件上的中断状态寄存器，确定该中断状态寄存器上已添加的中断位。接着，CPU可以查找预设的中断映射关系，确定与该中断位对应的外部设备和中断处理程序。其中，上述中断映射关系通过任何可行数据结构来记录，比如，链表、二叉树等。
CPU根据查找到中断映射关系确定发起中断的外部设备和该外部设备的中断需求，进而可以调用相应的中断处理程序对发起中断的上述外部设备进行处理。
综上所述，在本申请技术方案中，对集成于电子设备的各外部设备的中断触发方式进行统一后，通过逻辑器件集中对上述外部设备的中断信号进行管理，在不提高硬件成本和PCB布线复杂度的情况下，有效地向CPU传递外部设备的中断，无需涉及中断共享，节省系统处理中断的开销；
此外，通过修改I/O APIC的中断引脚的中断触发条件，无需修改BIOS，避免BIOS修改及升级带来的风险。
与前述中断管控方法的实施例相对应，本申请还提供了应用该中断管控方法的电子设备的实施例。
仍然参照图3，为本申请示出的一种电子设备的设备架构示意图：
如图3所示，该电子设备包括CPU、Local APIC、I/O APIC和逻辑器件，所述逻辑器件连接多个外部设备，所述多个外部设备的中断触发方式相同；所述逻辑器件通过所述I/OAPIC的中断引脚连接至所述I/O APIC；
所述逻辑器件310，用于捕获任一外部设备发送的第一中断信号，基于所述第一中断信号在本地的中断状态寄存器为所述外部设备设置中断位，并通过所述中断引脚向所述I/O APIC发送第二中断信号；
所述I/O APIC320，用于基于接收所述第二中断信号，向所述Local APIC发送第三中断信号，以由所述Local APIC向所述CPU转发所述第三中断信号；其中，所述第三中断信号携带所述I/O APIC的标识和所述中断引脚的标识；
所述CPU330，用于基于所述第三中断信号中的I/O APIC标识和中断引脚标识确定出逻辑器件，清除所述逻辑器件的中断状态寄存器中的中断位，并基于所述中断位确定触发中断的外部设备，调用中断处理程序对所述外部设备进行处理。
在所述电子设备中，所述第一中断信号包括上升沿触发信号或下降沿触发信号。
在所述电子设备中，所述逻辑器件的中断状态寄存器中的比特位预先分配至各外部设备；
所述逻辑器件310，进一步用于根据接收所述第一中断信号的端口确定对应的外部设备，并确定本地的中断状态寄存器中该外部设备的多个比特位；从所述多个比特位中选择对应于上述第一中断信号的内容的比特位，并在该比特位上设置中断位。
在所述电子设备中，所述CPU330，进一步用于：
所述基于所述中断位确定触发中断的外部设备和对应于该中断位的中断处理程序，并基于该中断处理程序对所述外部设备进行处理。
在所述电子设备中，所述外部设备包括多种中断需求和对应于各中断需求的多种第一中断信号，所述逻辑器件310包括对应于多种第一中断信号的第二中断信号；
所述逻辑器件310，进一步用于基于所述第一中断信号确定对应的第二中断信号，通过所述中断引脚向所述I/O APIC发送该第二中断信号。
上述装置中各个单元的功能和作用的实现过程具体详见上述方法中对应步骤的实现过程，在此不再赘述。
对于装置实施例而言，由于其基本对应于方法实施例，所以相关之处参见方法实施例的部分说明即可。以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本申请方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。

Claims (10)

1.一种中断管控方法，应用于电子设备，所述电子设备包括CPU、Local APIC、I/O APIC和逻辑器件，所述逻辑器件连接多个外部设备，所述多个外部设备的中断触发方式相同；所述逻辑器件通过所述I/O APIC的中断引脚连接至所述I/O APIC，其特征在于，包括：
所述逻辑器件捕获任一外部设备发送的第一中断信号，基于所述第一中断信号在本地的中断状态寄存器为所述外部设备设置中断位，并通过所述中断引脚向所述I/O APIC发送第二中断信号；
所述I/O APIC基于接收所述第二中断信号，向所述Local APIC发送第三中断信号，以由所述Local APIC向所述CPU转发所述第三中断信号；其中，所述第三中断信号携带所述I/O APIC的标识和所述中断引脚的标识；
所述CPU基于所述第三中断信号中的I/O APIC标识和中断引脚标识确定出逻辑器件，清除所述逻辑器件的中断状态寄存器中的中断位，并基于所述中断位确定触发中断的外部设备，调用中断处理程序对所述外部设备进行处理。
2.根据权利要求1所述的方法，其特征在于，所述第一中断信号包括上升沿触发信号或下降沿触发信号。
3.根据权利要求1所述的方法，其特征在于，所述逻辑器件的中断状态寄存器中的比特位预先分配至各外部设备；
所述基于所述第一中断信号在本地的中断状态寄存器为所述外部设备设置中断位，包括：
根据接收所述第一中断信号的端口确定对应的外部设备，并确定本地的中断状态寄存器中该外部设备的多个比特位；
从所述多个比特位中选择对应于上述第一中断信号的内容的比特位，并在该比特位上设置中断位。
4.根据权利要求1所述的方法，其特征在于，所述基于所述中断位确定触发中断的外部设备，调用中断处理程序对所述外部设备进行处理，包括：
所述基于所述中断位确定触发中断的外部设备和对应于该中断位的中断处理程序，并基于该中断处理程序对所述外部设备进行处理。
5.根据权利要求1所述的方法，其特征在于，所述外部设备包括多种中断需求和对应于各中断需求的多种第一中断信号，所述逻辑器件包括对应于多种第一中断信号的第二中断信号；
所述通过所述中断引脚向所述I/O APIC发送第二中断信号，包括：
基于所述第一中断信号确定对应的第二中断信号，通过所述中断引脚向所述I/O APIC发送该第二中断信号。
6.一种电子设备，其特征在于，所述电子设备包括CPU、Local APIC、I/O APIC和逻辑器件，所述逻辑器件连接多个外部设备，所述多个外部设备的中断触发方式相同；所述逻辑器件通过所述I/O APIC的中断引脚连接至所述I/O APIC；
所述逻辑器件，用于捕获任一外部设备发送的第一中断信号，基于所述第一中断信号在本地的中断状态寄存器为所述外部设备设置中断位，并通过所述中断引脚向所述I/OAPIC发送第二中断信号；
所述I/O APIC，用于基于接收所述第二中断信号，向所述Local APIC发送第三中断信号，以由所述Local APIC向所述CPU转发所述第三中断信号；其中，所述第三中断信号携带所述I/O APIC的标识和所述中断引脚的标识；
所述CPU，用于基于所述第三中断信号中的I/O APIC标识和中断引脚标识确定出逻辑器件，清除所述逻辑器件的中断状态寄存器中的中断位，并基于所述中断位确定触发中断的外部设备，调用中断处理程序对所述外部设备进行处理。
7.根据权利要求6所述的电子设备，其特征在于，所述第一中断信号包括上升沿触发信号或下降沿触发信号。
8.根据权利要求6所述的电子设备，其特征在于，所述逻辑器件的中断状态寄存器中的比特位预先分配至各外部设备；
所述逻辑器件，进一步用于根据接收所述第一中断信号的端口确定对应的外部设备，并确定本地的中断状态寄存器中该外部设备的多个比特位；从所述多个比特位中选择对应于上述第一中断信号的内容的比特位，并在该比特位上设置中断位。
9.根据权利要求6所述的电子设备，其特征在于，所述CPU，进一步用于：
所述基于所述中断位确定触发中断的外部设备和对应于该中断位的中断处理程序，并基于该中断处理程序对所述外部设备进行处理。
10.根据权利要求6所述的电子设备，其特征在于，所述外部设备包括多种中断需求和对应于各中断需求的多种第一中断信号，所述逻辑器件包括对应于多种第一中断信号的第二中断信号；
所述逻辑器件，进一步用于基于所述第一中断信号确定对应的第二中断信号，通过所述中断引脚向所述I/O APIC发送该第二中断信号。
CN201910219057.3A 2019-03-21 2019-03-21 一种中断管控方法及电子设备 Active CN111723032B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910219057.3A CN111723032B (zh) 2019-03-21 2019-03-21 一种中断管控方法及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910219057.3A CN111723032B (zh) 2019-03-21 2019-03-21 一种中断管控方法及电子设备

Publications (2)

Publication Number Publication Date
CN111723032A true CN111723032A (zh) 2020-09-29
CN111723032B CN111723032B (zh) 2021-09-24

Family

ID=72562622

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910219057.3A Active CN111723032B (zh) 2019-03-21 2019-03-21 一种中断管控方法及电子设备

Country Status (1)

Country Link
CN (1) CN111723032B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112256507A (zh) * 2020-10-22 2021-01-22 地平线(上海)人工智能技术有限公司 芯片故障诊断方法、装置、可读存储介质及电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6253304B1 (en) * 1999-01-04 2001-06-26 Advanced Micro Devices, Inc. Collation of interrupt control devices
CN1459734A (zh) * 2002-05-21 2003-12-03 联想(北京)有限公司 采用cpld实现扩充中断的装置
CN1664802A (zh) * 2005-03-30 2005-09-07 中国人民解放军国防科学技术大学 面向大规模并行系统的可程控中断控制方法
CN101091169A (zh) * 2004-12-28 2007-12-19 英特尔公司 通过监视外部接口生成中断的方法、装置和系统
CN101872330A (zh) * 2009-11-04 2010-10-27 杭州海康威视数字技术股份有限公司 多pcie设备系统中断处理方法
CN103077137A (zh) * 2011-10-25 2013-05-01 北京大豪科技股份有限公司 中断控制方法及中断控制单元
CN106030559A (zh) * 2014-03-24 2016-10-12 英特尔公司 用于降低功耗的中断处理的同步

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6253304B1 (en) * 1999-01-04 2001-06-26 Advanced Micro Devices, Inc. Collation of interrupt control devices
CN1459734A (zh) * 2002-05-21 2003-12-03 联想(北京)有限公司 采用cpld实现扩充中断的装置
CN101091169A (zh) * 2004-12-28 2007-12-19 英特尔公司 通过监视外部接口生成中断的方法、装置和系统
CN1664802A (zh) * 2005-03-30 2005-09-07 中国人民解放军国防科学技术大学 面向大规模并行系统的可程控中断控制方法
CN101872330A (zh) * 2009-11-04 2010-10-27 杭州海康威视数字技术股份有限公司 多pcie设备系统中断处理方法
CN103077137A (zh) * 2011-10-25 2013-05-01 北京大豪科技股份有限公司 中断控制方法及中断控制单元
CN106030559A (zh) * 2014-03-24 2016-10-12 英特尔公司 用于降低功耗的中断处理的同步

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
BINSITE: "APIC的那些事儿", 《HTTPS://WWW.BINSS.ME/BLOG/WHAT-IS-APIC/》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112256507A (zh) * 2020-10-22 2021-01-22 地平线(上海)人工智能技术有限公司 芯片故障诊断方法、装置、可读存储介质及电子设备
CN112256507B (zh) * 2020-10-22 2023-10-27 地平线(上海)人工智能技术有限公司 芯片故障诊断方法、装置、可读存储介质及电子设备

Also Published As

Publication number Publication date
CN111723032B (zh) 2021-09-24

Similar Documents

Publication Publication Date Title
US8521929B2 (en) Virtual serial port management system and method
CN109446145B (zh) 一种服务器主板i2c通道扩展芯片、电路及控制方法
CN111581050B (zh) 机箱、机箱监控系统及监控方法
CN110704365A (zh) 一种基于fpga的重构装置
US9665526B2 (en) Implementing IO expansion cards
CN111723032B (zh) 一种中断管控方法及电子设备
US10176133B2 (en) Smart device with no AP
CN116644011B (zh) 一种i2c设备的快速识别方法、装置、设备及存储介质
CN112084128B (zh) 消息中断通信方法、计算机设备和存储介质
CN111104696B (zh) 一种多路安全元件集群板卡
CN111475368A (zh) 一种串口级联调控方法及串口设备
CN111078605A (zh) 一种多通信接口中断的综合处理系统
CN101118511A (zh) 基本输入输出系统支持直立卡的方法
CN115048255A (zh) 一种自动化测试方法、装置，主机及存储介质
CN112631667B (zh) 一种服务器升级系统
CN115495195A (zh) 一种数据处理方法、装置及相关设备
CN112631979A (zh) 一种自动分配pcie信号的服务器及方法
US20220179813A1 (en) Transfer device, information processing device, and data transfer method
CN107704403B (zh) 一种优化主背板信号传输的装置及方法
CN102082715A (zh) 网卡重置的测试方法
CN115643223B (zh) 一种中断信号传输方法及装置
CN112702056B (zh) 集成电路、集成电路的广播方法、中继模块及电子设备
CN114443527B (zh) 基于工作队列的PCIe转MDIO驱动实现方法及装置
CN114996177B (zh) 一种访问管理板Flash芯片的系统、方法及服务器
CN116401188B (zh) 基于fpga的处理方法、电路以及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant