CN111722094A - 半导体装置、半导体装置的诊断方法以及记录介质 - Google Patents

半导体装置、半导体装置的诊断方法以及记录介质 Download PDF

Info

Publication number
CN111722094A
CN111722094A CN201910782954.5A CN201910782954A CN111722094A CN 111722094 A CN111722094 A CN 111722094A CN 201910782954 A CN201910782954 A CN 201910782954A CN 111722094 A CN111722094 A CN 111722094A
Authority
CN
China
Prior art keywords
semiconductor device
flip
circuit
values
flops
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201910782954.5A
Other languages
English (en)
Inventor
立川知弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of CN111722094A publication Critical patent/CN111722094A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318583—Design for test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318566—Comparators; Diagnosing the device under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/316—Testing of analog circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31703—Comparison aspects, e.g. signature analysis, comparators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318522—Test of Sequential circuits
    • G01R31/318525—Test of flip-flops or latches
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544—Scanning methods, algorithms and patterns

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明的实施方式涉及半导体装置、半导体装置的诊断方法以及记录有半导体装置的诊断程序的计算机可读取的非暂时性的记录介质。实施方式的半导体装置具有主电路、监视电路、比较器、以及DFT控制电路。监视电路具有与主电路相同的电路构成。比较器对主电路的输出与所述监视电路的输出进行比较。DFT控制电路将设于主电路的多个触发器的值中的至少一个触发器的值反转，并经由扫描链将反转后的值设定于至少一个触发器。

Description

半导体装置、半导体装置的诊断方法以及记录介质
相关申请
本申请享有以日本专利申请2019－53649号(申请日：2019年3月20日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
本发明的实施方式涉及半导体装置、半导体装置的诊断方法以及记录有半导体装置的诊断程序的计算机可读取的非暂时性的记录介质。
背景技术
以汽车的功能安全标准为目的，搭载故障检测电路的半导体装置的需求正在增加。搭载有这种半导体装置的系统具备检测故障的硬件、以及根据检测到的故障的种类等执行各种处理的软件。
其中，通常，如果半导体装置不实际发生故障，则无法验证这些硬件以及软件是否正常地发挥作用。因此，难以诊断作为半导体装置的功能安全机构的硬件以及软件是否正常地动作。
因此，已知有使半导体装置强制地发生模拟故障，并诊断是否能够将模拟故障检测为故障的方法。作为向半导体装置导入模拟故障来进行功能安全机构的诊断的方法，存在设置包含测试点用触发器在内的多个测试点并导入模拟故障的方法。
然而，已知能够在测试点激活的电路为整体的一部分(具体为，电路整体的2％左右)。因此，从测试点导入模拟故障的方法存在仅能够使限定的电路部分发生模拟故障的问题。
发明内容
实施方式提供一种能够不追加新的电路而实施基于对逻辑电路的模拟故障的导入的诊断的半导体装置、半导体装置的诊断方法以及记录有半导体装置的诊断程序的计算机可读取的非暂时性的记录介质。
实施方式的半导体装置具有主电路、监视电路、比较器、以及DFT控制电路。监视电路具有与主电路相同的电路构成。比较器对主电路的输出与所述监视电路的输出进行比较。DFT控制电路使设于主电路的多个触发器的值中的至少一个触发器的值反转，并经由扫描链将反转后的值设定于至少一个触发器。
附图说明
图1是表示一实施方式的半导体装置的构成的一个例子的框图。
图2是表示故障检测电路模块的详细的内部构成的一个例子的框图。
图3A是表示模拟故障导入前的RAM的值的一个例子的图。
图3B是表示模拟故障导入后的RAM的值的一个例子的图。
图4是表示基于模拟故障的故障检测诊断处理的流程的一个例子的流程图。
具体实施方式
以下，参照附图对实施方式进行详细说明。
首先，基于图1对一实施方式的半导体装置的构成进行说明。
图1是表示一实施方式的半导体装置的构成的一个例子的框图。
本实施方式的半导体装置1构成为，具有中央处理装置(以下，称为CPU)11、RAM12、ROM13、时钟控制电路14、DFT(Design For Test：可测试性设计)控制电路15、故障检测电路模块16、以及总线17。CPU11、RMA12、ROM13、时钟控制电路14、DFT控制电路15、以及故障检测电路模块16经由总线17而相互连接。
CPU11是控制半导体装置1内的各电路的控制电路。CPU11通过读出储存于RMA12的各种动作程序，在ROM13上展开并执行，来控制半导体装置1内的各电路。特别是，CPU11通过将储存于ROM13的诊断程序13a在RAM12中展开并执行，能够执行后述的故障诊断处理。
时钟控制电路14生成通常动作用时钟(以下，简称为通常时钟)，并输出至DFT控制电路15以及故障检测电路模块16。另外，时钟控制电路14控制向故障检测电路模块16的通常时钟的供给和通常时钟的供给的停止。
DFT控制电路15将在扫描链中对值进行移位的扫描测试用时钟(以下，简称为扫描时钟)、对扫描链输入扫描测试用的值的扫描输入、和切换通常动作与扫描动作的扫描选择信号，输出至故障检测模块16。另外，DFT控制电路15被输入从扫描链输出的扫描输出。
故障检测电路模块16在检测到故障时，将故障检测报警信号输出至CPU11。CPU11基于故障检测报警信号，执行与故障的种类相对应的处理。另外，在图1中，构成为故障检测电路模块16将故障检测报警信号输出至CPU11，但例如也可以经由总线17将故障检测报警信号输出至CPU11。
图2是表示故障检测电路模块的详细的内部构成的一个例子的框图。
如图2所示，故障检测电路模块16构成为，具有主电路21、隔离元件22、以及故障检测机构23。故障检测机构23由监视电路24和比较器25构成。
主电路21构成为，具有组合电路31、32、触发器(以下，称为FF)33、34、35、36、以及扫描选择器37、38、39、40、41。另外，监视电路24成为与主电路21相同的电路构成。
经由总线17对主电路21以及监视电路24输入相同的输入信号(DATA_IN)。主电路21的输出信号(DATA_OUT)被输出至总线17，并且被输入至隔离元件22。监视电路24的输出信号被输入至比较器25。
隔离元件22能够屏蔽主电路21的输出信号。当通过隔离元件22解除屏蔽时，主电路21的输出信号被输入至比较器25。
比较器25对主电路21的输出信号与监视电路24的输出信号进行比较，在输出信号不一致的情况下，将故障检测报警信号输出至CPU11。
扫描选择器37是基于扫描选择信号(SCAN_SEL)切换通常时钟(CLK)与扫描时钟(SCAN_CLK)并输出的选择器。即，在本实施方式中，基于扫描选择信号切换通常动作模式与扫描动作模式。通过切换为扫描动作模式，构成了扫描链42。
由扫描选择器37选择的通常时钟或者扫描时钟被输入至FF33～36。扫描选择器38～41是基于扫描选择信号而切换为来自通常电路的输入与来自扫描链42的输入并输出至FF33～36的选择器。
在此，使用图3A以及图3B对故障导入的处理进行说明。
图3A是表示模拟故障导入前的RAM的值的一个例子的图，图3B是表示模拟故障导入后的RAM的值的一个例子的图。
图3A的地址“0x0000”的值是表示产生模拟故障的FF的位置的模拟故障FF信息50。
在本实施方式中，在通常动作中停止通常时钟，使扫描选择信号有效，从而成为扫描动作模式。由此，在通常动作中保持于FF33～36的数据(比特值，bit值)经由扫描链42被移出。
图3A的地址“0x1000”的值表示通过扫描链42移出的扫描输出数据51。在扫描输出数据51中，值52表示FF33的bit值，值53表示FF34的bit值，值54表示FF35的bit值，值55表示FF36的bit值。
CPU11参照模拟故障FF信息50，导入模拟故障。具体而言，由于模拟故障FF信息55示出了“11”，因此对第三个FF导入模拟故障。在本实施方式中，以距扫描输出近的FF的顺序设为第一个FF、第二个FF、……。即，在本实施方式中，FF33为第一个FF，FF34为第二个FF，FF35为第三个FF，FF36为第四个FF。
CPU11参照模拟故障FF信息50，读出作为第三个FF的FF35的值54，使值反转并写入原来的位置。即，由于FF35的值54为“1”，因此使值反转而将“0”写入原来的位置。由此，如图3B所示，在模拟故障导入后的RAM12中，第三个FF35的值54为“0”。
图3B的地址“0x1000”的值表示用于通过扫描链42移入的扫描输入数据56。扫描输入数据56经由扫描链42被输入，并进行扫描移位，从而被设定于FF33、FF34、FF35、FF36。
即，在FF33中设定作为值52的比特值的“1”，在FF34中设定作为值53的比特值的“0”，在FF35中设定作为值54的比特值的“0”，在FF36中设定作为值55的比特值的“1”。由此，在距扫描输出第三近的FF35中设定反转后的值，导入模拟故障。
接下来，对这样构成的半导体装置1的故障检测诊断处理进行说明。
图4是表示基于模拟故障的故障检测诊断处理的流程的一个例子的流程图。
另外，CPU11将储存于ROM13的诊断程序在RAM12中展开并执行，从而实施图4的处理。
首先，CPU11控制时钟控制电路14，使输入至故障检测电路模块16的通常时钟停止(S1)。
接下来，CPU11控制DFT控制电路15，通过隔离元件22屏蔽主电路21的输出，并变更扫描选择信号的逻辑(S2)。由此，将故障检测模块16内的主电路21的扫描选择器37、38、39、40、41的输出从通常侧切换为扫描链42侧，并且将输入至FF33～36的时钟从通常时钟切换为扫描时钟。
接下来，CPU11控制DFT控制电路15，将通过扫描链42从FF33～FF36读出的值作为扫描输出数据51储存于RAM12(S3)。由此，如图3A所示那样，从FF33～FF36读出的bit值作为扫描输出数据51被储存于RAM12。
接下来，CPU11读出预先储存于RAM12的模拟故障FF信息50(S4)。该模拟故障FF信息50可以是预先将表示容易发生故障的FF的值存储于ROM13、并将存储于ROM13的值读出并存储于RAM12的方法，也可以根据半导体装置1的运行状态、诊断次数等变更为表示其他FF的值。即，存储于RAM12的模拟故障FF信息50能够被用户改写。在本实施方式中，如图3A所示，表示从距扫描输出近的一方起的第三个FF35的模拟故障FF信息50被存储于RAM12。
接下来，CPU11制作在扫描输入中输入的扫描输入用的扫描输入数据56。具体而言，CPU11读出相当于模拟故障FF信息50的编号位置的bit值，将值反转并写回相同的部位(S5)。由此，如图3B所示那样，制作了扫描输入数据56，该扫描输入数据56中相当于模拟故障FF信息50的编号位置的值54(FF35的值)的bit值被从1改写为0。
接下来，CPU11从RAM12读出扫描输入数据56，通过扫描链42移入FF33～FF36，并在FF33～FF36中设定值(S6)。
接下来，CPU11变更扫描选择信号的逻辑，解除由隔离元件22对主电路21的输出进行的主电路21输出的屏蔽(S7)。然后，CPU11控制时钟控制电路14，使通常时钟重启(S8)。由此，来自主电路21的输出、即导入了模拟故障的输出，被输入至比较器25。
接下来，CPU11判定故障检测机构23是否将模拟故障检测为故障(S9)。具体而言，CPU11根据是否从比较器25输出了故障检测报警信号来判定是否将模拟故障检测为故障。如上述那样，由于相当于模拟故障FF信息50的编号位置的FF35的bit值被从1改写为0之后，被设定于FF35，因此主电路21与监视电路24的输出变得不一致。因此，在故障检测机构23正常地动作的情况下，从比较器25向CPU11输出故障检测报警信号。
在从比较器25输出了故障检测报警信号的情况下、即在已将模拟故障检测为故障的情况下(S9：是)，CPU11判断为故障检测机构23正常地动作(S10)，结束基于模拟故障的故障检测诊断的处理。另外，CPU11在检测出模拟故障的情况下，执行与故障相对应的软件处理，并验证是否正确地执行了软件处理。
另一方面，在未从比较器25输出故障检测报警信号的情况下，即在未将模拟故障检测为故障的情况下(S9：否)，CPU11判断为故障检测机构23未正常地动作(S11)，结束基于模拟故障的故障检测诊断的处理。
如以上那样，使用主电路21的扫描链42，将主电路21内的FF33～FF36的值扫描输出并存储于RAM12。在将已存储的FF33～FF36的值的至少一个反转之后，使用扫描链42而扫描输入至主电路21内的FF33～FF36，从而对任意的FF导入模拟故障。
另外，在本实施方式中，在使用扫描链42而将主电路21内的FF33～FF36的值扫描输出并存储至RAM12之后，将至少一个值反转，并使用扫描链42而扫描输入至主电路21内的FF33～FF36，但并不限定于此。例如，在预先知晓FF33～FF36的值(内部状态)的情况下，也可以使FF33～FF36的值中的至少一个FF的值反转，并经由扫描链42将反转后的值设定于至少一个FF。
一般来说，在大规模的半导体装置中，为了能够执行扫描测试，以电路内的FF全部能够扫描的方式组装于DFT电路，因此能够使用现有的DFT电路对任意的FF导入模拟故障。
因此，根据本实施方式的半导体装置，能够不追加新的电路而实施基于对逻辑电路的模拟故障的导入的诊断。
另外，本说明书的流程图中的各步骤只要不违反其性质，也可以变更执行顺序，同时执行多个，或者在每次执行时以不同的顺序执行。
对本发明的几个实施方式进行了说明，但这些实施方式是作为例子而提示的，并不意图限定发明的范围。这些新的实施方式能够通过其他各种方式实施，在不脱离发明的主旨的范围内，能够进行各种省略、替换、变更。这些实施方式及其变形包含在发明的范围或主旨内，并且也包含在权利要求书所记载的发明及其均等的范围内。

Claims (10)

1.一种半导体装置，具有：
主电路；
监视电路，具有与所述主电路相同的电路构成；
比较器，对所述主电路的输出与所述监视电路的输出进行比较；以及
DFT控制电路，使设于所述主电路的多个触发器的值中的至少一个触发器的值反转，并经由扫描链将反转后的值设定于所述至少一个触发器。
2.根据权利要求1所述的半导体装置，其中，
所述DFT控制电路经由所述扫描链将所述多个触发器的值扫描输出并存储于存储部，
还具有控制电路，该控制电路将存储于所述存储部的所述多个触发器的值中的至少一个值反转并存储于所述存储部，
所述DFT控制电路将通过所述控制电路存储于所述存储部的值经由所述扫描链进行扫描输入并设定于所述多个触发器。
3.根据权利要求2所述的半导体装置，其中，
所述控制电路基于存储于所述存储部的模拟故障信息，将所述至少一个值反转。
4.根据权利要求3所述的半导体装置，其中，
所述模拟故障信息是表示所述多个触发器中的导入模拟故障的触发器的位置的信息。
5.根据权利要求1所述的半导体装置，其中，
所述半导体装置具有时钟控制电路，该时钟控制电路控制通常时钟向所述主电路的供给和所述通常时钟的供给的停止。
6.根据权利要求1所述的半导体装置，其中，
所述半导体装置具有屏蔽电路，该屏蔽电路屏蔽所述主电路的输出。
7.一种半导体装置的诊断方法，该半导体装置具有：主电路，具有希望的电路构成；监视电路，具有与所述主电路相同的电路构成；以及比较器，对所述主电路的输出与所述监视电路的输出进行比较，其中，
将设于所述主电路的多个触发器的值中的至少一个触发器的值反转，经由扫描链将反转后的值设定于所述至少一个触发器。
8.根据权利要求7所述的半导体装置的诊断方法，其中，
经由所述扫描链将所述多个触发器的值扫描输出并存储于存储部，
将存储于所述存储部的所述多个触发器的值中的至少一个值反转并存储于所述存储部，
经由所述扫描链将存储于所述存储部的值扫描输入，并设定于所述多个触发器。
9.一种记录有半导体装置的诊断程序的计算机可读取的非暂时性的记录介质，其中，所述诊断程序具有如下步骤：
将设于主电路的多个触发器的值中的至少一个触发器的值反转，并经由扫描链将反转后值设定于所述至少一个触发器。
10.根据权利要求9所述的记录有半导体装置的诊断程序的计算机可读取的非暂时性的记录介质，其中，所述诊断程序具有如下步骤：
经由所述扫描链将所述多个触发器的值扫描输出并存储于存储部；
将存储于所述存储部的所述多个触发器的值中的至少一个值反转并存储于所述存储部；以及
经由所述扫描链将存储于所述存储部的值扫描输入，并设定于所述多个触发器。
CN201910782954.5A 2019-03-20 2019-08-23 半导体装置、半导体装置的诊断方法以及记录介质 Withdrawn CN111722094A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-053649 2019-03-20
JP2019053649A JP2020153867A (ja) 2019-03-20 2019-03-20 半導体装置、半導体装置の診断方法、及び、半導体装置の診断プログラム

Publications (1)

Publication Number Publication Date
CN111722094A true CN111722094A (zh) 2020-09-29

Family

ID=72515766

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910782954.5A Withdrawn CN111722094A (zh) 2019-03-20 2019-08-23 半导体装置、半导体装置的诊断方法以及记录介质

Country Status (3)

Country Link
US (1) US20200300915A1 (zh)
JP (1) JP2020153867A (zh)
CN (1) CN111722094A (zh)

Also Published As

Publication number Publication date
US20200300915A1 (en) 2020-09-24
JP2020153867A (ja) 2020-09-24

Similar Documents

Publication Publication Date Title
JP5373403B2 (ja) データ処理システムを試験するための方法および装置
US9097762B2 (en) Method and apparatus for diagnosing an integrated circuit
CN105631077B (zh) 具有增大的故障覆盖率的集成电路
CN107430167B (zh) 半导体装置和诊断测试方法
US11519961B2 (en) Extended JTAG controller and method for functional debugging using the extended JTAG controller
KR100790428B1 (ko) 비동기 리셋회로 시험
CN114667455A (zh) 用于测试电路的通用压缩器架构
Cantoro et al. An evolutionary technique for reducing the duration of reconfigurable scan network test
US20060242505A1 (en) Apparatus for performing stuck fault testings within an integrated circuit
Cantoro et al. A Novel Sequence Generation Approach to Diagnose Faults in Reconfigurable Scan Networks
CN111722094A (zh) 半导体装置、半导体装置的诊断方法以及记录介质
JP4491174B2 (ja) アクセス制御装置及び試験方法
JP4315775B2 (ja) 半導体集積回路装置
Liu et al. On multiplexed signal tracing for post-silicon debug
CN112585486A (zh) 扩展jtag控制器和使用扩展jtag控制器进行功能复位的方法
JP2005308500A (ja) 半導体集積回路装置及びテスト方法
JP6534592B2 (ja) スキャンテスト回路及びスキャンテスト装置
Alanen et al. Comparing software design for testability to hardware DFT and BIST
EP3367113A1 (en) Extended jtag controller and method for functional debugging using the extended jtag controller
JP4500249B2 (ja) 半導体集積回路の設計の方法および設計装置
JP4717027B2 (ja) 半導体集積回路、テストデータ生成装置およびｌｓｉ試験装置
US7188288B2 (en) Semiconductor LSI circuit with scan circuit, scan circuit system, scanning test system and method
US20240210470A1 (en) Scan chain diagnostic accuracy using high volume manufacturing functional testing
Rettig Verification of a Parameterizable JTAG Driver Module
US20240061041A1 (en) System and method for access control of a plurality of instruments embedded in a semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20200929

WW01 Invention patent application withdrawn after publication