CN111710613A - 一种晶圆级芯片封装方法 - Google Patents
一种晶圆级芯片封装方法 Download PDFInfo
- Publication number
- CN111710613A CN111710613A CN202010560455.4A CN202010560455A CN111710613A CN 111710613 A CN111710613 A CN 111710613A CN 202010560455 A CN202010560455 A CN 202010560455A CN 111710613 A CN111710613 A CN 111710613A
- Authority
- CN
- China
- Prior art keywords
- layer
- forming
- wafer
- protective layer
- metal seed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 73
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 30
- 239000010410 layer Substances 0.000 claims abstract description 151
- 229910052751 metal Inorganic materials 0.000 claims abstract description 95
- 239000002184 metal Substances 0.000 claims abstract description 95
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 73
- 239000010931 gold Substances 0.000 claims abstract description 73
- 229910052737 gold Inorganic materials 0.000 claims abstract description 73
- 239000011241 protective layer Substances 0.000 claims abstract description 69
- 229910000679 solder Inorganic materials 0.000 claims abstract description 48
- 230000008569 process Effects 0.000 claims abstract description 31
- 239000000463 material Substances 0.000 claims description 35
- 238000005476 soldering Methods 0.000 claims description 19
- 239000011248 coating agent Substances 0.000 claims description 16
- 238000000576 coating method Methods 0.000 claims description 16
- 230000004907 flux Effects 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 238000009713 electroplating Methods 0.000 claims description 11
- 238000005240 physical vapour deposition Methods 0.000 claims description 10
- 239000002356 single layer Substances 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 238000001704 evaporation Methods 0.000 claims description 3
- 238000007747 plating Methods 0.000 claims description 2
- 239000002390 adhesive tape Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 235000012431 wafers Nutrition 0.000 description 41
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 22
- 239000010949 copper Substances 0.000 description 22
- 229910052802 copper Inorganic materials 0.000 description 22
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 14
- 229910052719 titanium Inorganic materials 0.000 description 14
- 239000010936 titanium Substances 0.000 description 14
- 238000005516 engineering process Methods 0.000 description 8
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 229910001092 metal group alloy Inorganic materials 0.000 description 4
- 238000012536 packaging technology Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000003014 reinforcing effect Effects 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010329 laser etching Methods 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/11009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
- H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
- H01L2224/1145—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
- H01L2224/1146—Plating
- H01L2224/11462—Electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
- H01L2224/11849—Reflowing
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及半导体封装领域，具体涉及一种晶圆级芯片封装方法，包括：提供待封装晶圆，其第一表面形成有多个芯片焊盘，第二表面覆盖有背金层；形成至少覆盖第一表面以及芯片焊盘表面的第一保护层；形成至少覆盖背金层的背金保护层；开设用以暴露出芯片焊盘的导电通孔；形成覆盖导电通孔的内表面以及芯片焊盘暴露面的金属种子；在金属种子层上方形成焊球，焊球与芯片焊盘电连接，最后去除背金保护层。本发明通过预先在金属层上形成背金保护层，以使得在开设导电通孔，形成金属种子层，以及在金属种子层上方形成焊球的过程中，避免金属层因刻蚀等工艺而被破坏，降低封装后产品的失败率或者报废率。
Description
技术领域
本发明涉及半导体封装领域，具体涉及一种晶圆级芯片封装方法。
背景技术
智能电子设备的普及推动着晶圆级芯片封装技术的快速发展。目前，晶圆级芯片封装技术已广泛应用于闪速存储器、EEPROM、高速DRAM、SRAM、LCD驱动器、射频器件、逻辑器件、电源/电池管理器件和模拟器件(稳压器、温度传感器、控制器、运算放大器、功率放大器)等智能芯片封装领域。随着芯片封装技术的发展，封装晶圆的多样化，带有背金层的晶圆的封装被越来越多的客户选择用到，用来实现一些常规晶圆难以实现的功能。
但是，目前基于常规晶圆的封装技术来封装带有背金层的晶圆，会破坏掉芯片背面的金属层，导致产品失败或者报废，因此，如何实现带有背金层的晶圆的封装是目前待解决的问题之一。
发明内容
本发明要解决的技术问题是现有技术中的晶圆封装方法容易破坏芯片背面的金属层，导致产品失败或者报废的问题。
为解决上述技术问题，本发明公开了一种晶圆级芯片封装方法，包括：
提供待封装晶圆，所述待封装晶圆的第一表面形成有多个芯片焊盘，所述待封装晶圆的第二表面覆盖有背金层，所述第二表面为与所述第一表面相背的面；
形成第一保护层，所述第一保护层至少覆盖所述第一表面以及所述芯片焊盘的表面；
形成背金保护层，所述背金保护层至少覆盖所述背金层；
开设导电通孔，通过所述导电通孔暴露出所述芯片焊盘；
形成金属种子层，所述金属种子层覆盖所述导电通孔的内表面以及所述芯片焊盘的暴露面；
在所述金属种子层上方形成焊球，所述焊球与所述芯片焊盘电连接；
去除所述背金保护层。
在一些可实施的方案中，所述第一保护层的材料为二氧化硅或者氮化硅，所述背金保护层的材料为满足第一温度的材料为UV胶带，其中第一温度大于150℃。
在一些可实施的方案中，所述开设导电通孔，通过所述导电通孔暴露出所述芯片焊盘包括：
在所述第一保护层上开设导电通孔，所述导电通孔穿过所述第一保护层，通过所述导电通孔暴露出所述芯片焊盘。
在另一些可实施的方案中，所述开设导电通孔，通过所述导电通孔暴露出所述芯片焊盘包括：
在所述第一保护层上形成强化保护层，在所述强化保护层上开设导电通孔，所述导电通孔穿过所述强化保护层和所述第一保护层，通过所述导电通孔暴露出所述芯片焊盘。
在一些可实施的方案中，所述在所述金属种子层上方形成焊球包括：通过蒸发法、化学镀法、电镀法、置球法或悍膏模版印制法在所述金属种子层上方形成焊球。
进一步的，所述通过电镀法在所述金属种子层上方形成焊球包括：
去除所述背金保护层；
在所述金属种子层上方电镀焊球材料和助焊剂；
采用回流焊工艺对所述焊球材料进行回流处理，形成焊球；
在所述背金层上形成第二保护层，将所述第二保护层作为背金保护层；
去除助焊剂。
在一些可实施的方案中，所述焊球的顶面为平面或弧面。
在一些可实施的方案中，所述形成金属种子层包括：
通过溅射或物理气相沉积涂层技术形成金属种子层，以使得所述金属种子层覆盖所述导电通孔的内表面以及所述芯片焊盘的暴露面。
进一步的，所述金属种子层为单层结构或多层结构，所述金属种子层的厚度为0.2um-1um。
进一步的，所述芯片焊盘的厚度为0.5-1mm。
本发明所提供的晶圆封装方法，通过预先在金属层上形成背金保护层，以使得在开设导电通孔，形成金属种子层，以及在所述金属种子层上方形成焊球的过程中，避免金属层因刻蚀等工艺而被破坏，可以对芯片起到很好的保护作用，降低封装后产品的失败率或者报废率。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一种实施例中所述的晶圆级芯片封装方法的流程示意图；
图2是本发明另一种实施例中所述的晶圆级芯片封装方法的流程示意图；
图3中的a-g图为本发明实施例中所述的晶圆级芯片封装方法的工艺流程示意图；
图4中的A-L为本发明实施例中所述的晶圆级芯片封装方法的工艺流程示意图；
图中，1-待封装晶圆，2-背金层，3-芯片焊盘，4-第一保护层，5-金属种子层，6-焊球，7-背金保护层，8-强化保护层，9-导电通孔，10-焊球材料，11-助焊剂。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本发明的描述中，需要理解的是，术语“上”、“顶”、“底”、等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含的包括一个或者更多个该特征。而且，术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。
为解决上述技术问题，如图1和图3所示，本发明公开了一种晶圆级芯片封装方法，包括：
S100、提供待封装晶圆1；
具体的，所述待封装晶圆1的第一表面形成有多个芯片焊盘3，所述待封装晶圆1的第二表面覆盖有背金层2，所述第二表面为与所述第一表面相背的面；在一种可实施的方案中，所述待封装晶圆1的材质可以为半导体材质，例如硅、锗硅等。
所述芯片焊盘3用于实现芯片与外部的电连接。在一些可实施的方案中，所述芯片焊盘3的的材质可以为具有导电性能的金属或金属合金，例如，可以为铝、铜或含有铜、铝的合金等。所述芯片焊盘3的厚度为0.5um-1um。
S102、形成第一保护层4；
具体的，所述第一保护层4可以覆盖所述第一表面以及所述芯片焊盘3的表面；或者，所述第一保护层4也可以覆盖第一表面、芯片焊盘3的表面以及晶圆的圆周面。
在一些可实施的方案中，所述第一保护层4为钝化层，起到对所述第一表面以及位于第一表面的芯片焊盘3的保护作用。避免在后续的操作中，对第一表面和芯片焊盘3造成损坏。在一些可实施的方案中，所述第一保护层4的材质可以为二氧化硅或者氮化硅。
S104、形成背金保护层7；
可以理解的是，在晶圆封装的过程中，会用到刻蚀、显影、溅射等工艺，会对背金层造成损坏，因此，需要预先在背金层2的表面形成一层保护层4，以保护在晶圆封装的过程中，背金层2不被破坏。
具体的，背金保护层7可以覆盖所述背金层2，或者，背金保护层7也可以覆盖背金层2和晶圆的圆周面。在一些可实施的方案中，所述背金保护层7的材料为满足第一温度的材料为UV胶带，其中第一温度大于150℃，所述背金保护层7可以对背金层2起到一定的保护作用，避免在后续的操作过程中，对背金层2造成损坏，在本实施例中，所述背金保护层的材料为满足第一温度的材料，例如碳化钨等材料。
可以理解的是，本实施例中所列出的步骤S102和步骤S104的先后顺序不对本方案做具体限制，也可以先实施步骤S104，再实施步骤S102。
S106、开设导电通孔9，通过所述导电通孔9暴露出所述芯片焊盘3；
具体的，在所述第一保护层4上开设导电通孔9，所述导电通孔9穿过所述第一保护层4，将覆盖在所述第一保护层4下方的芯片焊盘3暴露出。在一些可实施的方案中，所述导电通孔9可以通过曝光显影、激光刻蚀或湿法腐蚀等方式形成。
S108、形成金属种子层5；
具体的，所述金属种子层5覆盖所述导电通孔9的内表面以及所述芯片焊盘3的暴露面；在一些可实施的方案中，可以通过溅射或物理气相沉积涂层技术形成金属种子层5，以使得所述金属种子层5覆盖所述导电通孔9的内表面以及所述芯片焊盘3的暴露面。所述金属种子层5可以为单层结构或者多层结构。
在一些可实施的方案中，所述金属种子层5的材料可以为钛或铜，当所述金属种子层5为单层结构时，可以在导电通孔9的内表面以及所述芯片焊盘3的暴露面上形成钛金属层或者铜金属层，该钛金属层或者铜金属层作为金属种子层5。当所述金属种子层5为多层结构时，可以在导电通孔9的内表面以及所述芯片焊盘3的暴露面上形成多层钛金属层，该多层钛金属层作为金属种子层5，或者可以在导电通孔8的内表面以及所述芯片焊盘3的暴露面上形成多层铜金属层，该多层铜金属层作为金属种子层5，或者可在导电通孔9的内表面以及所述芯片焊盘3的暴露面上形成钛金属层和铜金属层的叠加层。
可以理解的是，上述形成金属种子层5的过程中，可以优选采用物理气相沉积涂层技术(PVD，Physical Vapor Deposition)，采用物理气相沉积涂层技术室指利用物理过程实现物质转移，将原子或分子由源转移到基材表面上的过程。它可以将某些有特殊性能例如强度高、耐磨性、散热性、耐腐性等的微粒喷涂在性能较低的母体上，使得母体具有更好的性能。可以提高涂层材料与所提供基体材料的结合强度，并且适合多种材质，涂层多样化，减少工艺时间，提高生产率，操作该涂层技术的温度较低，零件尺寸变形小，对工艺环境无污染。
可以理解的是，金属种子层5的材质为钛或铜，仅是一种示例性说明，在其它可实施的方案中，并不仅限于钛或铜。
在一些可实施的方案中，所述金属种子层5的厚度为0.2um-1um；
S110、在所述金属种子层5上方形成焊球，所述焊球6与所述芯片焊盘3电连接；
在一些可实施的方案中，所述焊球6的材质为具有导电性能的金属或金属合金，例如，可以为银、铜或含有铜、银的合金等。可以通过蒸发法、化学镀法、电镀法、置球法或悍膏模版印制法在所述金属种子层5上方形成焊球6。所述焊球6的形状取决于所述导电通孔9的形状，所述焊球6的截面形状至少可以包括如下之一：圆形、椭圆形和多边形，所述焊球6的顶面为平面或弧面。所述焊球6的厚度可以基于客户需求设定，这里不做限制。
S112、去除所述背金保护层7。
具体的，在完成上述S100-S108的步骤后，去除背金保护层7，从而得到最终的带有背金层2的封装后的晶圆级芯片。
本发明所提供的晶圆封装方法，通过预先在金属层上形成背金保护层，以使得在开设导电通孔，形成金属种子层，以及在所述金属种子层上方形成焊球的过程中，避免金属层因刻蚀等工艺而被破坏，可以对芯片起到很好的保护作用，降低封装后产品的失败率或者报废率。
进一步的，如图2和图4所示，本发明还提供了另一种晶圆级芯片的封装方法，所述方法包括：
S200、提供待封装晶圆1；
具体的，所述待封装晶圆1的第一表面形成有多个芯片焊盘3，所述待封装晶圆1的第二表面覆盖有背金层2，所述第二表面为与所述第一表面相背的面；在一种可实施的方案中，所述待封装晶圆1的材质可以为半导体材质，例如硅、锗硅等。
所述芯片焊盘3用于实现芯片与外部的电连接。在一些可实施的方案中，所述芯片焊盘3的的材质可以为具有导电性能的金属或金属合金，例如，可以为铝、铜或含有铜、铝的合金等。所述芯片焊盘3的厚度为0.5um-1um。
S202、形成第一保护层4；
具体的，所述第一保护层4可以覆盖所述第一表面以及所述芯片焊盘3的表面；或者，所述第一保护层4也可以覆盖第一表面、芯片焊盘3的表面以及晶圆的圆周面。
在一些可实施的方案中，所述第一保护层4为钝化层，起到对所述第一表面以及位于第一表面的芯片焊盘3的保护作用。避免在后续的操作中，对第一表面和芯片焊盘3造成损坏。在一些可实施的方案中，所述第一保护层4的材质可以为二氧化硅或者氮化硅。
S204、形成强化保护层8；
具体的，在所述第一保护层4上形成强化保护层8。所述强化保护层8用于实现第一表面以及位移第一表面的芯片焊盘3的进一步保护。在一种可实施的方案中，所述强化保护层8的材料可以为聚酰亚胺。
S206、形成背金保护层7；
具体的，背金保护层7可以覆盖所述背金层2，或者，背金保护层7也可以覆盖背金层2和晶圆的圆周面。在一些可实施的方案中，所述背金保护层7的满足第一温度的材料或UV胶带，其中第一温度为150℃，所述背金保护层7可以对背金层2起到一定的保护作用，避免在后续的操作过程中，对背金层2造成损坏，在本实施例中，所述背金保护层为UV胶带。
可以理解的是，步骤S206可以在步骤S202之前执行。
S208、开设导电通孔9，通过所述导电通孔9暴露出所述芯片焊盘3；
具体的，在所述强化保护层8上开设导电通孔9，且所述导电通孔9穿过所述强化保护层8和所述第一保护层4，将覆盖在所述第一保护层4下方的芯片焊盘3暴露出。在一些可实施的方案中，所述导电通孔9可以通过曝光显影、激光刻蚀或湿法腐蚀等方式形成。
S210、形成金属种子层5；
具体的，所述金属种子层5覆盖所述导电通孔9的内表面以及所述芯片焊盘3的暴露面；在一些可实施的方案中，可以通过溅射或物理气相沉积涂层技术形成金属种子层5，以使得所述金属种子层5覆盖所述导电通孔9的内表面以及所述芯片焊盘3的暴露面。所述金属种子层5可以为单层结构或者多层结构。
在一些可实施的方案中，所述金属种子层5的材料可以为钛或铜，当所述金属种子层5为单层结构时，可以在导电通孔9的内表面以及所述芯片焊盘3的暴露面上形成钛金属层或者铜金属层，该钛金属层或者铜金属层作为金属种子层。当所述金属种子层为多层结构时，可以在导电通孔9的内表面以及所述芯片焊盘3的暴露面上形成多层钛金属层，该多层钛金属层作为金属种子层5，或者可以在导电通孔9的内表面以及所述芯片焊盘3的暴露面上形成多层铜金属层，该多层铜金属层作为金属种子层，或者可在导电通孔9的内表面以及所述芯片焊盘3的暴露面上形成钛金属层和铜金属层的叠加层。
可以理解的是，上述形成金属种子层5的过程中，可以优选采用物理气相沉积涂层技术(PVD，Physical Vapor Deposition)，采用物理气相沉积涂层技术室指利用物理过程实现物质转移，将原子或分子由源转移到基材表面上的过程。它可以将某些有特殊性能例如强度高、耐磨性、散热性、耐腐性等的微粒喷涂在性能较低的母体上，使得母体具有更好的性能。可以提高涂层材料与所提供基体材料的结合强度，并且适合多种材质，涂层多样化，减少工艺时间，提高生产率，操作该涂层技术的温度较低，零件尺寸变形小，对工艺环境无污染。
可以理解的是，金属种子层5的材质为钛或铜，仅是一种示例性说明，在其它可实施的方案中，并不仅限于钛或铜。
在一些可实施的方案中，所述金属种子层5的厚度为0.2um-1um。
S212、去除背金保护层7；
S214、在所述金属种子层5上方电镀焊球材料10和助焊剂11；
S216、采用回流焊工艺对所述焊球材料10进行回流处理，形成焊球6；
可以理解的是，在本实施例中，用于背金保护层7不耐高温的环境中。由于所采用的电镀法中会采用回流焊工艺对焊球材料进行回流处理，最终形成焊球6，而回流焊时会产生高温，不耐高温的背金保护层7会遭到破坏，因此，在采用电镀法之前需要先去除背金层2表面的背金保护层7。
在一些可实施的方案中，所述焊球6的材质为具有导电性能的金属或金属合金，例如，可以为银、铜或含有铜、银的合金等。可以通过电镀法在所述金属种子层5上方形成焊球。所述焊球6的形状取决于所述导电通孔9的形状，所述焊球6的截面形状至少可以包括如下之一：圆形、椭圆形和多边形，所述焊球6的顶面为平面或弧面。所述焊球6的厚度可以基于用户需求设定，这里不做限制。
S218、在所述背金层2上形成第二保护层，将所述第二保护层作为背金保护层7；
S220、去除助焊剂11。
可以理解的是，因为在回流焊的过程中，需要添加助焊剂11，回流焊完成后需要去除助焊剂11，而在去除助焊剂11的过程中仍然会对背金层2造成损坏，因此，需要在去除助焊剂11之前再次在背金层2上形成第二保护层作为背金层的背金保护层7，以在去除助焊剂11的过程中，对背金层2进行保护。
S222、去除所述背金保护层7。
具体的，在完成上述S200-S222的步骤后，去除最终的背金保护层7，从而得到最终的带有背金层的封装后的晶圆级芯片。
本发明所提供的晶圆封装方法，通过预先在金属层上形成背金保护层，以使得在开设导电通孔，形成金属种子层，以及在所述金属种子层上方形成焊球的过程中，避免金属层因刻蚀等工艺而被破坏，可以对芯片起到很好的保护作用，降低封装后产品的失败率或者报废率。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种晶圆级芯片封装方法，其特征在于，包括：
提供待封装晶圆，所述待封装晶圆的第一表面形成有多个芯片焊盘，所述待封装晶圆的第二表面覆盖有背金层，所述第二表面为与所述第一表面相背的面；
形成第一保护层，所述第一保护层至少覆盖所述第一表面以及所述芯片焊盘的表面；
形成背金保护层，所述背金保护层至少覆盖所述背金层；
开设导电通孔，通过所述导电通孔暴露出所述芯片焊盘；
形成金属种子层，所述金属种子层覆盖所述导电通孔的内表面以及所述芯片焊盘的暴露面；
在所述金属种子层上方形成焊球，所述焊球与所述芯片焊盘电连接；
去除所述背金保护层。
2.根据权利要求1所述的晶圆级芯片封装方法，其特征在于，
所述第一保护层的材料为二氧化硅或者氮化硅，所述背金保护层的材料为满足第一温度的材料为UV胶带，其中第一温度大于150℃。
3.根据权利要求1所述的晶圆级芯片封装方法，其特征在于，所述开设导电通孔，通过所述导电通孔暴露出所述芯片焊盘包括：
在所述第一保护层上开设导电通孔，所述导电通孔穿过所述第一保护层，通过所述导电通孔暴露出所述芯片焊盘。
4.根据权利要求1所述的晶圆级芯片封装方法，其特征在于，所述开设导电通孔，通过所述导电通孔暴露出所述芯片焊盘包括：
在所述第一保护层上形成强化保护层，在所述强化保护层上开设导电通孔，所述导电通孔穿过所述强化保护层和所述第一保护层，通过所述导电通孔暴露出所述芯片焊盘。
5.根据权利要求1所述的晶圆级芯片封装方法，其特征在于，所述在所述金属种子层上方形成焊球包括：通过蒸发法、化学镀法、电镀法、置球法或悍膏模版印制法在所述金属种子层上方形成焊球。
6.根据权利要求5所述的晶圆级芯片封装方法，其特征在于，所述通过电镀法在所述金属种子层上方形成焊球包括：
去除所述背金保护层；
在所述金属种子层上方电镀焊球材料和助焊剂；
采用回流焊工艺对所述焊球材料进行回流处理，形成焊球；
在所述背金层上形成第二保护层，将所述第二保护层作为背金保护层；
去除助焊剂。
7.根据权利要求5或6所述的晶圆级芯片封装方法，其特征在于，所述焊球的顶面为平面或弧面。
8.根据权利要求1所述的晶圆级芯片封装方法，其特征在于，所述形成金属种子层包括：
通过溅射或物理气相沉积涂层技术形成金属种子层，以使得所述金属种子层覆盖所述导电通孔的内表面以及所述芯片焊盘的暴露面。
9.根据权利要求8所述的晶圆级芯片封装方法，其特征在于，所述金属种子层为单层结构或多层结构，所述金属种子层的厚度为0.2um-1um。
10.根据权利要求1所述的晶圆级芯片封装方法，其特征在于，所述芯片焊盘的厚度为0.5-1mm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010560455.4A CN111710613A (zh) | 2020-06-18 | 2020-06-18 | 一种晶圆级芯片封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010560455.4A CN111710613A (zh) | 2020-06-18 | 2020-06-18 | 一种晶圆级芯片封装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111710613A true CN111710613A (zh) | 2020-09-25 |
Family
ID=72541613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010560455.4A Pending CN111710613A (zh) | 2020-06-18 | 2020-06-18 | 一种晶圆级芯片封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111710613A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101221915A (zh) * | 2007-01-10 | 2008-07-16 | 万国半导体股份有限公司 | 功率mosfet的晶片级芯片规模封装 |
| US20150270223A1 (en) * | 2012-06-12 | 2015-09-24 | Guy F. Burgess | Method for applying a final metal layer for wafer level packaging and associated device |
| CN106997900A (zh) * | 2016-01-22 | 2017-08-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构、其形成方法及测试方法 |
| CN107887259A (zh) * | 2017-09-26 | 2018-04-06 | 宁波芯健半导体有限公司 | 一种小尺寸芯片封装方法 |
| CN109979798A (zh) * | 2017-12-27 | 2019-07-05 | 无锡华润微电子有限公司 | 碳化硅晶圆湿法腐蚀方法 |
-
2020
- 2020-06-18 CN CN202010560455.4A patent/CN111710613A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101221915A (zh) * | 2007-01-10 | 2008-07-16 | 万国半导体股份有限公司 | 功率mosfet的晶片级芯片规模封装 |
| US20150270223A1 (en) * | 2012-06-12 | 2015-09-24 | Guy F. Burgess | Method for applying a final metal layer for wafer level packaging and associated device |
| CN106997900A (zh) * | 2016-01-22 | 2017-08-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构、其形成方法及测试方法 |
| CN107887259A (zh) * | 2017-09-26 | 2018-04-06 | 宁波芯健半导体有限公司 | 一种小尺寸芯片封装方法 |
| CN109979798A (zh) * | 2017-12-27 | 2019-07-05 | 无锡华润微电子有限公司 | 碳化硅晶圆湿法腐蚀方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8759958B2 (en) | Semiconductor package and method of manufacturing the same | |
| US6809020B2 (en) | Method for forming bump, semiconductor device and method for making the same, circuit board, and electronic device | |
| US11094645B2 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
| TW442854B (en) | Chip scale surface mount packages for semiconductor device and process of fabricating the same | |
| US6989326B2 (en) | Bump manufacturing method | |
| US8110918B2 (en) | Flexible substrate for a semiconductor package, method of manufacturing the same, and semiconductor package including flexible substrate | |
| TWI260079B (en) | Micro-electronic package structure and method for fabricating the same | |
| US20080258293A1 (en) | Semiconductor device package to improve functions of heat sink and ground shield | |
| US20020020855A1 (en) | Method for fabricating a semiconductor device | |
| CN102201351A (zh) | 半导体器件和形成用于无铅凸块连接的双ubm结构的方法 | |
| US20080122071A1 (en) | Heat dissipating semiconductor package and fabrication method therefor | |
| US6812124B2 (en) | Chip structure with bumps and a process for fabricating the same | |
| US8294265B1 (en) | Semiconductor device for improving electrical and mechanical connectivity of conductive pillers and method therefor | |
| EP2548223B1 (en) | Microfabricated pillar fins for thermal management | |
| JP3285919B2 (ja) | 半導体装置 | |
| US20040222520A1 (en) | Integrated circuit package with flat metal bump and manufacturing method therefor | |
| US20070123022A1 (en) | Semiconductor device manufacturing method | |
| CN101188204B (zh) | 半导体器件及其制造方法 | |
| CN111755342B (zh) | 一种封装晶圆级芯片的方法 | |
| CN111710613A (zh) | 一种晶圆级芯片封装方法 | |
| US6716739B2 (en) | Bump manufacturing method | |
| US7348262B2 (en) | Method for fabricating module of semiconductor chip | |
| JPS636850A (ja) | 電子部品の製造方法 | |
| US20100065246A1 (en) | Methods of fabricating robust integrated heat spreader designs and structures formed thereby | |
| US6734042B2 (en) | Semiconductor device and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200925 |
|
| RJ01 | Rejection of invention patent application after publication |