CN111697023A - 存储装置 - Google Patents

存储装置 Download PDF

Info

Publication number
CN111697023A
CN111697023A CN201910699919.7A CN201910699919A CN111697023A CN 111697023 A CN111697023 A CN 111697023A CN 201910699919 A CN201910699919 A CN 201910699919A CN 111697023 A CN111697023 A CN 111697023A
Authority
CN
China
Prior art keywords
value
voltage value
conductor
threshold voltage
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910699919.7A
Other languages
English (en)
Other versions
CN111697023B (zh
Inventor
岩崎刚之
小松克伊
河合宏树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Publication of CN111697023A publication Critical patent/CN111697023A/zh
Application granted granted Critical
Publication of CN111697023B publication Critical patent/CN111697023B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • H10N70/8845—Carbon or carbides

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

实施方式提供能够减少向开关元件施加的负载的存储装置。实施方式的存储装置具有第一导体、第二导体、电阻变化层、第一部分、以及第二部分。电阻变化层与第一导体或者第二导体连接。第一部分设于第一导体与第二导体之间，具有电阻值变化的第一阈值电压值。第二部分设于第一导体与第一部分之间以及第二导体与第一部分之间的至少一方，电阻值变化的第二阈值电压值比第一阈值电压值高。

Description

存储装置
相关申请
本申请享受以日本专利申请2019－045010号(申请日：2019年3月12日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
本发明的实施方式涉及一种存储装置。
背景技术
提出了在沿相互正交的方向延伸的两种布线的交叉部分设有存储元件的、所谓的交叉点型的存储装置。交叉点型的存储装置与各存储元件对应地具备单元选择用的开关元件。
发明内容
本发明要解决的课题在于，提供一种能够减少施加于开关元件的负载的存储装置。
实施方式的存储装置具有第一导体、第二导体、电阻变化层、第一部分、以及第二部分。电阻变化层与第一导体或者第二导体连接。第一部分设于第一导体与第二导体之间，具有电阻值变化的第一阈值电压值。第二部分设于第一导体与第一部分之间以及第二导体与第一部分之间的至少一方，电阻值变化的第二阈值电压值比第一阈值电压值高。
附图说明
图1是表示实施方式的存储装置的概略立体图。
图2是实施方式的存储器单元的剖面图。
图3是实施方式的开关元件的剖面图。
图4是表示实施方式的存储器单元的电流电压特性的曲线图。
图5是实施方式的其他构成的开关元件的剖面图。
附图标记说明
1…存储装置，21…字线(第一导体，第一导电层)，22…位线(第二导体，第二导电层)，41…存储层(电阻变化层)，51…开关元件，61…第一开关部(第一部分)，62…中间阻挡层(中间层，第三部分)，63…第二开关部(第二部分)，71…第一功能层(第一层)，72…第一阻挡层(第二层)，75…第二功能层(第三层)，76…第二阻挡层(第四层)
具体实施方式
以下，参照附图对实施方式的存储装置进行说明。在以下的说明中，对具有相同或类似的功能的构成标注相同的附图标记。而且，有时省略这些构成的重复的说明。附图是示意性或概念性的，各部分的厚度与宽度的关系、部分间的大小的比率等未必与现实相同。
在本说明书中，“连接”并不限定于物理上连接的情况，也包含电连接的情况。即“连接”并不限定于两个部件直接接触的情况，也包含在两个部件之间夹设有另一部件的情况。另一方面，“接触”指的是直接接触。在本说明书中，“重叠”以及“面对”并不限定于两个部件直接相对，还包括在两个部件之间存在另一部件的情况。另外，“重叠”以及“面对”也包括两个部件的各自的一部分彼此重叠或者面对的情况等。另外，“厚度”是为了方便，也可以改称为“尺寸”。
另外，首先，对X方向、Y方向、Z方向进行定义。X方向是与后述的硅基板11的表面大致平行的方向，并且是后述的字线21延伸的方向(参照图1)。Y方向是与硅基板11的表面大致平行的方向，并且是与X方向交叉的(例如大致正交的)方向，并且是后述的位线22延伸的方向。Z方向是与硅基板11的表面大致正交的方向，并且是与X方向以及Y方向交叉的(例如大致正交的)方向。+Z方向是从硅基板11朝向后述的存储部13的方向(参照图1)。－Z方向是与+Z方向相反的方向。在不区分+Z方向与－Z方向的情况下，简称为“Z方向”。在本说明书中，有将“+Z方向”称为“上”、将“－Z方向”称为“下”的情况。但是，这些表述是为了方便，并不规定重力方向。
图1是表示实施方式的存储装置1的概略立体图。
存储装置1是所谓的交叉点型的半导体存储装置的一个例子。存储装置1具备硅基板11、层间绝缘膜12、以及存储部13。
在硅基板11上形成有存储装置1的驱动电路(未图示)。
层间绝缘膜12在硅基板11上覆盖驱动电路。层间绝缘膜12例如由硅氧化物(SiO)等形成。
存储部13设于层间绝缘膜12的上方。存储部13具备字线(第一导体、第一导电层)21、位线(第二导体、第二导电层)22、以及存储器单元MC。
字线21沿X方向以带状延伸。字线21在Y方向以及Z方向上隔开间隔地排列有多个。在Z方向的同一高度上，在Y方向上排列的字线21彼此构成了字线层25。即，在本实施方式中，多个字线层25在Z方向上隔开间隔地排列。各字线21例如由硅(Si)等形成。
位线22沿Y方向以带状延伸。位线22在Y方向以及Z方向上隔开间隔地排列有多个。在Z方向的同一高度上，在X方向上排列的位线22彼此构成了位线层27。在本实施方式中，各位线层27在Z方向上相邻的字线层25之间，分别相对于字线层25在Z方向上隔开间隔地设置。各位线22例如由硅(Si)等形成。
在字线层25中的相邻的字线21彼此之间、位线层27中的相邻的位线22彼此之间分别设有层间绝缘膜(未图示)。
在从Z方向观察的情况下，字线21以及位线22相互交叉(例如正交)地配置。在从Z方向观察的情况下，在字线21以及位线22的交叉部分CP中，在字线21与位线22之间设有存储器单元MC。即，存储器单元MC设于各交叉部分CP，从而在X方向、Y方向以及Z方向上相互隔开间隔地排列为三维矩阵状。
图2是存储器单元MC的剖面图。
如图2所示，存储器单元MC形成为以Z方向为长度方向的大致棱柱状。存储器单元MC的下端在交叉部分CP与字线21接触。存储器单元MC的上端在交叉部分CP与位线22接触。另外，在X方向以及Y方向上相邻的各存储器单元MC彼此之间设有层间绝缘膜38。
存储器单元MC具备第一电极40、存储层(电阻变化层)41、第二电极42、开关层43、以及第三电极44。第一电极40、存储层41、第二电极42、开关层43以及第三电极44以该记载顺序从－Z方向向+Z方向层叠。
第一电极40、存储层41以及第二电极42构成存储元件50。存储元件50进行信息的写入、删除、读出。
第二电极42、开关层43以及第三电极44构成了开关元件51。开关元件51选择性地使多个存储器单元MC(存储元件50)动作。在各存储器单元MC中，存储元件50以及开关元件51以串联的方式连接。
第一电极40作为存储元件50的下部电极发挥功能。第一电极40在上述交叉部分CP中设于字线21上。第一电极40由碳(C)、氮化碳(CN)、钨(W)、钛氮化物(TiN)等形成。也可以在第一电极40与字线21之间设有阻挡层(未图示)。
存储层41是ReRAM(电阻变化存储器)、PCM(相变型存储器)、MRAM(磁阻变化型存储器)等，根据存储元件50的存储方式来适当选择。
第二电极42作为存储元件50的上部电极以及开关元件51的下部电极发挥功能。第二电极42设于存储层41上。第二电极42由与第一电极40相同的材料形成。
图3是开关元件51的剖面图。
如图3所示，开关层43是在施加电压时维持着非晶层(非晶体层)的状态，不伴随相变、但电阻状态变化的层。具体而言，开关层43具备第一开关部61、中间阻挡层62、以及第二开关部63。第一开关部61、中间阻挡层62以及第二开关部63按照该记载顺序从+Z方向向－Z方向层叠。即，相对于中间阻挡层62在+Z方向侧设有第一开关部61，相对于中间阻挡层62在－Z方向侧设有第二开关部63。但是，也可以是，相对于中间阻挡层62在－Z方向侧设有第一开关部61，相对于中间阻挡层62在+Z方向侧设有第二开关部63。另外，第一开关部61以及第二开关部63也可以交替地设置。
第一开关部61是第一功能层71和第一阻挡层72交替层叠而成的层叠膜。
第二开关部63与第一开关部61串联连接。第二开关部63是第二功能层75和第二阻挡层76交替层叠而成的层叠膜。第一开关部61是“第一部分”的一个例子，第二开关部63是“第二部分”的一个例子。
第二开关部63设于第二电极42上。具体而言，第二开关部63在以第二阻挡层76为最下层、以第二功能层75为最上层的状态下，交替地层叠第二功能层75与第二阻挡层76而构成。即，最下层的第二阻挡层76与第二电极42接触。其中，第二功能层75也可以是与第二电极42接触的构成。第二功能层75是“第三层”的一个例子，第二阻挡层76是“第四层”的一个例子。
第二阻挡层76优选的是比第一功能层71、第二功能层75的熔点高的材料。具体而言，第二阻挡层76由选自于硼(B)、碳(C)、镁(Mg)、铝(Al)、硅(Si)、锗(Ge)等第一阻挡元素的至少一种元素、和选自于氮(N)以及氧(O)的第二阻挡元素的至少一种元素的组合构成。本实施方式的第二阻挡层76由氮化铝(AlN)等形成。另外，第二阻挡层76中所选择的阻挡元素中，第一阻挡元素是“第九元素”的一个例子，第二阻挡元素是“第十元素”的一个例子。
各第二阻挡层76的厚度Ta优选的是在各层中是均等的。在本实施方式中，各第二阻挡层76的厚度Ta设定为1nm左右。
第二功能层75设于各第二阻挡层76上。第二功能层75包含选自于硫族元素的第一开关元素、选自于导电性元素的第二开关元素、以及选自于氮(N)以及氧(O)的第三开关元素。即，第二功能层75是在作为第一开关元素的硫族元素中至少结合有作为第二开关元素的导电性元素以及作为第三开关元素的氮(N)、氧(O)而成的化合物(所谓的硫族化物)。另外，第二功能层75中所选择的开关元素中，第一开关元素是“第三元素”的一个例子，第二开关元素是“第四元素”的一个例子，第三开关元素是“第六元素”的一个例子。
作为第一开关元素的硫族元素是属于周期表的第16族的元素中的、除去氧(O)以外的元素，例如硫(S)、硒(Se)、碲(Te)等。本实施方式的第二功能层75包含上述硫族元素中的至少一种。
作为第二开关元素的导电性元素例如是硼(B)、碳(C)、镁(Mg)、铝(Al)、硅(Si)、锗(Ge)等。本实施方式的第二功能层75包含上述导电性元素中的至少一种。
作为第三开关元素的氮(N)、氧(O)使第二功能层75高电阻化。本实施方式的第二功能层75作为包含上述第一开关元件、第二开关元件以及第三开关元件的化合物，例如由AlSiTeN形成。
上述第二功能层75的厚度Tb优选的是设定为0.5nm以上且2.0nm以下。通过使第二功能层75的厚度Tb为0.5nm以上，能够抑制成膜不良等。另一方面，通过使第二功能层75的厚度Tb为2.0nm以下，能够提高结晶化温度，易于抑制施加电压时的相变。
中间阻挡层62将第一开关部61与第二开关部63之间分隔。中间阻挡层62设于第二开关部63中的、位于最上层的第二功能层75上。中间阻挡层62由与上述第二阻挡层76相同的材料形成。中间阻挡层62的厚度Tc优选形成为与第二阻挡层76的厚度Ta相等的厚度。中间阻挡层62是“中间层”、“第三部分”的一个例子。
第一开关部61设于中间阻挡层62上。具体而言，第一开关部61在以第一功能层71为最下层、以第一阻挡层72为最上层的状态下，交替地层叠第一功能层71与第一阻挡层72而构成。即，最下层的第一功能层71与中间阻挡层62接触。在本实施方式中，第一开关部61的厚度与第二开关部63的厚度相等。但是，也可以通过在各功能层71、75间使厚度、层叠数不同来使第一开关部61以及第二开关部63的厚度分别不同。第一功能层71是“第一层”的一个例子，第一阻挡层72是“第二层”的一个例子。
在本实施方式中，第一功能层71例如由AlTeN形成。即，第一功能层71与上述第二功能层75相同，包含选自于硫族元素的第一开关元素、选自于导电性元素的第二开关元素、以及选自于氮(N)以及氧(O)的第三开关元素。另外，第一功能层71中所选择的各开关元素中，第一开关元素是“第一元素”的一个例子，第二开关元素是“第二元素”的一个例子，第三开关元素是“第五元素”的一个例子。另外，第一功能层71的厚度Td与上述第二功能层75相同，优选的是0.5nm以上且2.0nm以下。
第一阻挡层72设于各第一功能层71上。第一阻挡层72由与上述中间阻挡层62以及第二阻挡层76相同的材料形成。第一阻挡层72的厚度Te优选的是以与中间阻挡层62以及第二阻挡层76相等的厚度形成。另外，第一阻挡层72中所选择的阻挡元素中，第一阻挡元素是“第七元素”的一个例子，第二阻挡元素是“第八元素”的一个例子。
第三电极44作为开关元件51的上部电极发挥功能。第三电极44设于最上层的第一阻挡层72上。第三电极44由与第一电极40以及第二电极42相同的材料形成。
上述第一开关部61通过施加规定的电压值(第一阈值电压值(第一电压值)Vth1)以上的电压，使得电阻值从高电阻状态变化为低电阻状态，使流过第一开关部61的电流增加。第二开关部63通过施加规定的电压值(第二阈值电压值(第二电压值)Vth2)以上的电压，使得电阻值从高电阻状态变化为低电阻状态，使流过第二开关部63的电流增加。
图4是表示本实施方式的存储器单元MC的电流电压特性的曲线图。另外，图4的纵轴以常用对数示出电流值。如图4所示，本实施方式的开关元件51在第二开关部63中从高电阻状态(断开状态)向低电阻状态(接通状态)切换时的第二阈值电压值Vth2比在第一开关部61中从断开状态向接通状态切换时的第一阈值电压值Vth1大。即，开关元件51在施加电压小于第一阈值电压值Vth1时，第一开关部61以及第二开关部63这两方都成为断开状态。开关元件51在施加电压为第一阈值电压值Vth1以上且小于第二阈值电压值Vth2时，第一开关部61成为接通状态，第二开关部63成为断开状态。开关元件51在施加电压为第二阈值电压值Vth2以上时，第一开关部61以及第二开关部63这两方都成为接通状态。因此，开关元件51的电阻值(第一开关部61以及第二开关部63的合成电阻)在施加电压小于第一阈值电压值Vth1时最高，在施加电压为第二阈值电压值Vth2以上时最低。在本实施方式中，第一阈值电压值Vth1是与零值和第二阈值电压值Vth2的中间值(Vth2/2)相比更接近第二阈值电压值Vth2的值(Vth1＞Vth2/2)。
将上述构成换言之，在向存储器单元MC施加的电压小于第一阈值电压值Vth1的情况下(各开关部61、63都为断开状态)，开关元件51具有第一电阻变化趋势(每单位电压的电阻值(第一斜率))。在向存储器单元MC施加的电压为第一阈值电压值Vth1以上且小于第二阈值电压值Vth2的情况下，开关元件51具有每单位电压的电阻值的变化比第一电阻变化趋势大的第二电阻变化趋势(第二斜率)。在向存储器单元MC施加的电压为第二阈值电压值Vth2以上的情况下，开关元件51具有包含与第二阈值电压值Vth2的情况相比电阻值变低的区域的第三电阻变化趋势(第三斜率)。
第一阈值电压值Vth1以及第二阈值电压值Vth2能够根据各开关部61、63的厚度等适当调整。即，通过增加开关部61、63的厚度，能够提高阈值电压值Vth1、Vth2。
简单说明上述存储器单元MC的制造方法。首先，在字线21上依次层叠存储元件50的层叠体以及开关元件51的层叠体。之后，通过经由在开关元件51的层叠体(第三电极44)上形成的掩模(未图示)而实施蚀刻，将存储元件50以及开关元件51的层叠体中的、未被掩模覆盖的部分(存储器单元MC的形成区域以外的部分)去除。由此，在X方向以及Y方向上隔开间隔地一并形成多个存储器单元MC。另外，各层的成膜能够通过溅射法等进行。
接下来，对上述存储装置1的存储动作进行说明。本实施方式的存储装置1通过对进行动作的存储器单元MC施加电压，在存储元件50中进行信息的写入、删除、读出。在本实施方式的存储装置1中，对进行动作的存储器单元MC(以下，称作动作单元)施加动作电压值V，对其他存储器单元MC(以下，称作非动作单元)施加0V或者V/2。另外，动作电压值V为阈值电压值Vth2以上。
在本实施方式的存储器单元MC中，存储元件50与开关元件51串联连接。因此，在开关元件51的电阻值比存储元件50的电阻值高的情况下(在上述第一电阻变化趋势或者第二电阻变化趋势的情况下)，动作单元的合成电阻较高，流过动作单元的电流值较小。由此，流过动作单元的电流减少。
如图4所示，在向动作单元施加的电压小于第一阈值电压值Vth1的情况下，各开关部61、63这两方为断开状态。在该情况下，流过开关元件51的电流由施加电压与第一电阻变化趋势决定。具体而言，若将电压从0V起逐渐施加，则电流增大。即，在流过存储器单元MC的电流比第一阈值电流值Ith1小的范围内，电压根据电流的增大而基于第一电阻变化趋势增加。然后，当达到第一阈值电压值Vth1时，流过存储器单元MC的电流增加到第一阈值电流值Ith1。
之后，若向动作单元施加的电压达到第一阈值电压值Vth1，则仅第一开关部61成为接通状态。在该情况下，流过开关元件51的电流由施加电压与第二电阻变化趋势决定。具体而言，若逐渐施加比第一阈值电压值Vth1大的电压，则电流增大。即，在流过存储器单元MC的电流比第一阈值电流值Ith1大且比第二阈值电流值Ith2小的范围内，电压根据电流的增大而基于第二电阻变化趋势增加。然后，当达到比第一阈值电压值Vth1大的第二阈值电压值Vth2时，流过存储器单元MC的电流增加到第二阈值电流值Ith2。
接着，若向动作单元施加的电压达到第二阈值电压值Vth2，则第一开关部61以及第二开关部63成为接通状态。若第一开关部61以及第二开关部63成为接通状态，则开关元件51的电阻值变得比存储元件50的电阻值低(第三电阻变化趋势)。于是，动作单元的合成电阻变低，流过动作单元的电流增加。
在本实施方式的开关元件51中，若向开关元件51施加的电压达到第二阈值电压值Vth2以上，则电压变小(第三电阻变化趋势：负电阻)。而且，伴随着向开关元件51施加的电压变小，流过开关元件51的电流增加。即，第三电阻变化趋势被设定为，在施加第二阈值电压值Vth2后电压减少、且向开关元件51施加的电压成为比第一阈值电压值Vth1小的最小电压值Vmin时，流过开关元件51的电流以比第二阈值电流值Ith2大的保持电流值(第三电流值)Ihold稳定。另外，保持电流值Ihold指的是在电压因负电阻而降低之后电压再次开始上升的拐点处的电流。在本实施方式中，最小电压值Vmin为第一阈值电压值Vth1以下。另外，在本实施方式中，第一阈值电压值Vt1与第二阈值电压值Vth2之差比第一阈值电压值Vth1与最小电压值Vmin之差大。
然而，如本实施方式那样，在具有开关元件51的存储装置1中，能够增大向存储元件50施加的电压为动作电压值V以上(开关元件51为接通状态)时流动的电流值和向存储元件50施加的电压为小于动作电压值V(开关元件51为断开状态)时流动的电流值之比(接通/断开比)。
但是，在增大接通/断开比时，开关元件成为接通状态的时刻的电流值(阈值电流值)和保持电流值Ihold之差(电流增加量ΔI)变大。因此，在开关元件成为接通状态之后，有可能由于开关元件的负电阻而瞬间流过过大的电流。
因此，在本实施方式中，构成为具备：第一开关部61，其从高电阻状态向低电阻状态切换时的电压为第一阈值电压值Vth1；以及第二开关部63，从高电阻状态向低电阻状态切换时的电压为比第一阈值电压值Vth1高的第二阈值电压值Vth2。
根据该构成，能够减小在开关元件51成为接通状态之后增加到保持电流值Ihold时的电流增加量ΔI。即，在使开关元件51成为接通状态的过程中，在向开关元件51施加的电压达到第一阈值电压值Vth1的时刻，仅第一开关部61先成为接通状态。由此，与各开关部61、63处于断开状态的情况相比，开关元件51的电阻降低，因此流过存储器单元MC的电流增加到第一阈值电流值Ith1。然后，在向开关元件51施加的电压达到第二阈值电压值Vth2的时刻，第二开关部63也成为接通状态。由此，与仅第一开关部61处于接通状态的情况相比，开关元件51的电阻降低，因此流过存储器单元MC的电流增加到第二阈值电流值Ith2。
另外，在本实施方式中，阈值电流值指的是用常用对数表示规定电压时的电流大小的值。即，第一阈值电流值Ith1是用常用对数表现第一阈值电压值Vth1的电流的大小而得到的值(第一值)。第二阈值电流值Ith2是用常用对数表现第二阈值电压值Vth2的电流的大小而得到的值(第二值)。保持电流值Ihold是用常用对数表现第三电阻变化趋势中的最小电压值Vmin时的电流的大小而得到的值(第三值)。在本实施方式中，第一阈值电流值Ith1与第二阈值电流值Ith2之差比第二阈值电流值Ith2与保持电流值Ihold之差大。
在本实施方式中，上述第二电阻变化趋势优选的是满足以下的2式。
Vth2－Vth1≥1(V)…(1)
Ith2/Ith1≥10…(2)
这样，通过具有阈值电压值不同的多个开关部61、63，能够阶段性地进行直到保持电流值Ihold的电流增加。因此，能够在确保接通/断开比的基础上，抑制流过存储器单元MC的电流急剧变大，能够减少对存储器单元MC的负载。
在本实施方式中，第一功能层71以及第二功能层75构成为包括包含硫族元素的第一开关元素和包含导电性元素的第二开关元素。
根据该构成，通过在含有原子半径相对较大的硫族元素的层内添加原子半径相对较小的第二开关元素，使得功能层71、75内存在原子半径不同的多个元素。由此，功能层71、75的非晶体构造稳定化。
在本实施方式中，构成为在第一功能层71与第二功能层75之间设有中间阻挡层62。
根据该构成，能够抑制第一功能层71与第二功能层75之间的扩散，并抑制在第一功能层71以及第二功能层75之间形成泄漏路径。其结果，能够减少断开状态下的泄漏电流，并且能够长期地发挥第一功能层71与第二功能层75的开关功能。
在本实施方式中，第一功能层71以及第一阻挡层72交替地层叠而构成了第一开关部61，并且第二功能层75以及第二阻挡层76交替地层叠而构成了第二开关部63。根据该构成，能够抑制相邻的第一功能层71间以及相邻的第二功能层75间的扩散，并抑制在相邻的第一功能层71间以及相邻的第二功能层75间形成泄漏路径。其结果，能够减少断开状态下的泄漏电流，并且能够长期地发挥第一功能层71与第二功能层75的开关功能。
并且，通过层叠多个阻挡层72、76，能够抑制对各阻挡层72、76的每一个施加的电压，并抑制各阻挡层72、76达到击穿电压。
在本实施方式中，构成为，构成功能层71、75的一部分的第二开关元素和构成阻挡层65、72、76的一部分的第一阻挡元素由同种材料形成。
根据该构成，即使假设第一阻挡元素混入功能层71、75内，也能够抑制在功能层71、75内成为杂质。其结果，能够长期地发挥第一功能层71与第二功能层75的开关功能。
另外，在上述实施方式中，对在第一开关部61与第二开关部63之间设有中间阻挡层62的构成进行了说明，但不仅限于该构成。例如也可以如图5所示的开关元件51那样，第一开关部61(第一功能层71)与第二开关部63(第二功能层75)接触。另外，在上述实施方式中，说明了第一开关部61被设为第一功能层71与第一阻挡层72的层叠膜、第二开关部63被设为第二功能层75与第二阻挡层76的层叠膜的构成，但不仅限于该构成。例如也可以一层一层地层叠第一功能层71与第二功能层75。
根据以上说明的至少一个实施方式，具有第一导体、第二导体、第一部分、以及第二部分。第二导体与第一导体对置配置。第一部分设于第一导体与第二导体之间，从高电阻状态向低电阻状态切换时的电压为第一阈值电压值。第二部分设于第一导体与第一部分之间以及第二导体与第一部分之间的至少一方，从高电阻状态向低电阻状态切换时的电压为比第一阈值电压值高的第二阈值电压值。根据这种构成，能够在确保接通/断开比的基础上减少向开关元件施加的负载。
以下，对几个存储装置进行附记。
[1]一种存储装置，具备：
第一导体；
第二导体；
第一部分，设于所述第一导体与所述第二导体之间，从高电阻状态向低电阻状态切换时的电压为第一阈值电压值；以及
第二部分，设于所述第一导体与所述第一部分之间以及所述第二导体与所述第一部分之间的至少一方，从高电阻状态向低电阻状态切换时的电压为比所述第一阈值电压值高的第二阈值电压值。
[2].在[1]所记载的存储装置中，
所述第一部分包含：
第一元素，选自于碲、硒以及硫中的至少一种硫族元素；以及
第二元素，选自于硼、碳、镁、铝、硅以及锗中的至少一种导电性元素，
所述第二部分包含：
第三元素，选自于碲、硒以及硫中的至少一种硫族元素；以及
第四元素，选自于硼、碳、镁、铝、硅以及锗中的至少一种导电性元素。
[3].在[2]所记载的存储装置中，
所述第三元素为与所述第一元素相同的元素，
所述第四元素为与所述第二元素相同的元素。
[4].在[2]所记载的存储装置中，
所述第二元素是选自于硼、碳、镁、硅以及锗中的至少一种导电性元素的元素，
所述第四元素是选自于硼、碳、镁、硅以及锗中的至少一种导电性元素的元素。
[5].在[2]所记载的存储装置中，
所述第一部分包含选自于氮以及氧中的至少一种的第五元素，
所述第二部分包含选自于氮以及氧中的至少一种的第六元素。
[6].在[5]所记载的存储装置中，
所述第六元素是与所述第五元素相同的元素。
[7].在[1]所记载的存储装置中，
还具备设于所述第一部分与所述第二部分之间的中间层。
[8].在[1]所记载的存储装置中，
所述第一部分包含多个第一层和多个第二层，所述多个第一层与所述多个第二层交替地层叠，所述多个第一层的每个第一层根据所施加的电压而在高电阻状态与低电阻状态之间变化，
所述第二部分包含多个第三层和多个第四层，所述多个第三层与所述多个第四层交替地层叠，所述多个第三层的每个第三层根据所施加的电压而在高电阻状态与低电阻状态之间变化。
[9].在[8]所记载的存储装置中，
所述多个第一层的每个第一层包含：
第一元素，选自于碲、硒以及硫中的至少一种硫族元素；以及
第二元素，选自于硼、碳、镁、铝、硅以及锗中的至少一种导电性元素，
所述多个第三层的每个第三层包含：
第三元素，选自于碲、硒以及硫中的至少一种硫族元素；
第四元素，选自于硼、碳、镁、铝、硅以及锗中的至少一种导电性元素。
[10].在[9]所记载的存储装置中，
所述多个第一层的每个第一层包含选自于氮以及氧中的至少一种的第五元素，
所述多个第三层的每个第三层包含选自于氮以及氧中的至少一种的第六元素。
[11].在[9]所记载的存储装置中，
所述多个第二层的每个第二层包含：
第七元素，选自于硼、碳、镁、铝、硅以及锗中的至少一种导电性元素；以及
第八元素，选自于氮以及氧中的至少一种，
所述多个第四层的每个第四层包含：
第九元素，选自于硼、碳、镁、铝、硅以及锗中的至少一种导电性元素；以及
第十元素，选自于氮以及氧中的至少一种。
[12].在[11]所记载的存储装置中，
所述第九元素为与所述第七元素相同的元素，
所述第十元素为与所述第八元素相同的元素。
[13].在[11]所记载的存储装置中，
所述第二元素、所述第四元素、所述第七元素以及所述第九元素是彼此相同的元素。
[14].在[11]所记载的存储装置中，
所述第五元素、所述第六元素、所述第八元素以及所述第十元素是彼此相同的元素。
[15].在[8]所记载的存储装置中，
所述第一层以及所述第三层的厚度为0.5nm以上且2.0nm以下。
[16]一种存储装置，具备：
第一导体；
第二导体；以及
开关元件，设于所述第一导体与所述第二导体之间，在向所述第一导体与所述第二导体之间施加的电压小于第一阈值电压值的情况下具有第一电阻变化趋势，在所述电压为所述第一阈值电压值以上且小于第二阈值电压值的情况下具有每单位电压的电阻值的变化比所述第一电阻变化趋势大的第二电阻变化趋势，在所述电压为所述第二阈值电压值以上的情况下，具有第三电阻变化趋势，所述第三电阻变化趋势包含与所述第二阈值电压值的情况相比所述电阻值变低的区域，所述第一阈值电压值是比零值更接近所述第二阈值电压值的值。
[17].在[16]所记载的存储装置中，
所述第一阈值电压值，与零值和所述第二阈值电压值的中间值相比，更接近所述第二阈值电压值。
[18].在[16]所记载的存储装置中，
所述第一阈值电压值比所述第三电阻变化趋势中的最小电压大。
[19].在[16]所记载的存储装置中，
用常用对数表现所述第一阈值电压值时的电流的大小而得到的第一值与用常用对数表现所述第二阈值电压值时的电流的大小而得到的第二值之间的差，比所述第二值与用常用对数表现所述第三电阻变化趋势中的最小电压时的电流的大小而得到的第三值之间的差大。
虽然说明了本发明的几个实施方式，但这些实施方式是作为例子而提出的，并不意图限定发明的范围。这些实施方式能够以其他各种方式实施，在不脱离发明的主旨的范围内能够进行各种省略、替换、变更。这些实施方式及其变形包含在发明的范围及主旨中，并且包含在权利要求书所记载的发明及其等价的范围内。

Claims (14)

1.一种存储装置，其中，具备：
第一导体；
第二导体；
电阻变化层，与所述第一导体或者所述第二导体连接；
第一部分，设于所述第一导体与所述第二导体之间，具有电阻值变化的第一阈值电压值；以及
第二部分，设于所述第一导体与所述第一部分之间以及所述第二导体与所述第一部分之间的至少一方，电阻值变化的第二阈值电压值比所述第一阈值电压值高。
2.根据权利要求1所述的存储装置，其中，
所述第一部分包括：
第一元素，包含碲、硒以及硫中的至少一种硫族元素；以及
第二元素，包含硼、碳、镁、铝、硅以及锗中的至少一种导电性元素，
所述第二部分包括：
第三元素，包含碲、硒以及硫中的至少一种硫族元素；以及
第四元素，包含硼、碳、镁、铝、硅以及锗中的至少一种导电性元素。
3.根据权利要求1或2所述的存储装置，其中，
还具备设于所述第一部分与所述第二部分之间的中间层。
4.根据权利要求1或2所述的存储装置，其中，
所述第一部分包含多个第一层和多个第二层，所述多个第一层与所述多个第二层交替地层叠，所述多个第一层的每个第一层根据所施加的电压而在高电阻状态与低电阻状态之间变化，
所述第二部分包含多个第三层和多个第四层，所述多个第三层与所述多个第四层交替地层叠，所述多个第三层的每个第三层根据所施加的电压而在高电阻状态与低电阻状态之间变化。
5.一种存储装置，其中，具备：
第一导体；
第二导体；以及
开关元件，设于所述第一导体与所述第二导体之间，在向所述第一导体与所述第二导体之间施加的电压小于第一阈值电压值的情况下具有第一电阻变化趋势，在向所述第一导体与所述第二导体之间施加的电压为所述第一阈值电压值以上且小于第二阈值电压值的情况下，具有每单位电压的电阻值的变化比所述第一电阻变化趋势大的第二电阻变化趋势，在向所述第一导体与所述第二导体之间施加的电压为所述第二阈值电压值以上的情况下，具有第三电阻变化趋势，该第三电阻变化趋势包含与所述第二阈值电压值的情况相比所述电阻值变低的区域。
6.一种存储装置，其中，具备：
第一导电层；
第二导电层；
电阻变化层，与所述第一导电层或者所述第二导电层连接；
第一部分，设于所述第一导电层与所述第二导电层之间，包含在碲、硒以及硫中选择至少一种而得到的第一元素、包含硼、碳、镁、铝、硅以及锗中的至少一种导电性元素的第二元素、以及氮化物；以及
第二部分，设于所述第一导电层与所述第一部分之间，包含在碲、硒以及硫中选择至少一种而得到的所述第一元素、包含硼、碳、镁、铝、硅以及锗中的至少一种导电性元素的所述第二元素、氮化物以及硅。
7.根据权利要求6所述的存储装置，其中，
还具备第三部分，该第三部分设于所述第一部分与所述第二部分之间，包含硼、碳、镁、铝、硅以及锗中的至少一种导电性元素的氮化物。
8.根据权利要求6所述的存储装置，其中，
所述第一部分由AlTeN构成，所述第二部分由AlSiTeN构成。
9.根据权利要求6所述的存储装置，其中，
在将电压向所述第一导电层与所述第二导电层之间从0V起逐渐施加时电流增大，在达到第一阈值电压值时，电流达到第一电流值，
在逐渐施加比所述第一阈值电压值大的电压时电流增大，在达到比所述第一阈值电压值大的第二阈值电压值时，电流达到比所述第一电流值大的第二电流值，
在施加所述第二阈值电压值后电压减少，在达到比所述第一阈值电压值小的第三阈值电压值时，电流达到比所述第二电流值大的第三电流值。
10.根据权利要求9所述的存储装置，其中，
直到施加所述第一阈值电压值为止的电流具有第一斜率地增大，从所述第一阈值电压值起到施加所述第二阈值电压值为止的电流具有梯度比所述第一斜率大的第二斜率地增大。
11.根据权利要求6所述的存储装置，其中，
在流过所述第一导电层以及所述第二导电层之间的电流比第一电流值小的范围内，电压根据电流的增大而具有第一斜率地逐渐增大，
在比所述第一电流值大且比第二电流值小的范围内，电压根据电流的增大而具有梯度比所述第一斜率大的第二斜率地增大，
在比所述第二电流值大且比第三电流值小的范围内，电压根据电流的增大而减少。
12.根据权利要求11所述的存储装置，其中，
所述第三电流值与所述第二电流值之差比所述第二电流值与所述第一电流值之差小。
13.根据权利要求11所述的存储装置，其中，
具有到达所述第一电流值时的第一电压值、到达所述第二电流值时的第二电压值、以及到达所述第三电流值时的第三电压值，所述第二电压值与所述第一电压值相比电压更大，所述第三电压值与所述第一电压值相比电压更小。
14.根据权利要求13所述的存储装置，其中，
所述第一电压值与所述第二电压值之差比所述第一电压值与所述第三电压值之差大。
CN201910699919.7A 2019-03-12 2019-07-31 存储装置 Active CN111697023B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019045019A JP2020150082A (ja) 2019-03-12 2019-03-12 記憶装置
JP2019-045019 2019-03-12

Publications (2)

Publication Number Publication Date
CN111697023A true CN111697023A (zh) 2020-09-22
CN111697023B CN111697023B (zh) 2023-09-05

Family

ID=72423835

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910699919.7A Active CN111697023B (zh) 2019-03-12 2019-07-31 存储装置

Country Status (4)

Country Link
US (1) US11081525B2 (zh)
JP (1) JP2020150082A (zh)
CN (1) CN111697023B (zh)
TW (1) TWI712043B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230082961A1 (en) * 2021-09-10 2023-03-16 International Business Machines Corporation Hybrid memory for neuromorphic applications

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101755350A (zh) * 2007-06-22 2010-06-23 奥翁尼克斯公司 多层硫属化物和具有提高的操作特性的相关器件
US20160336378A1 (en) * 2014-01-17 2016-11-17 Sony Corporation Switch device and storage unit
CN106663683A (zh) * 2014-09-25 2017-05-10 英特尔公司 并入有阻挡层的1s1r存储单元

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8642985B2 (en) * 2011-06-30 2014-02-04 Industrial Technology Research Institute Memory Cell
TWI543159B (zh) * 2013-04-23 2016-07-21 Toshiba Kk Semiconductor memory device
US9425237B2 (en) 2014-03-11 2016-08-23 Crossbar, Inc. Selector device for two-terminal memory
JP6273184B2 (ja) 2014-09-03 2018-01-31 東芝メモリ株式会社 抵抗変化型記憶装置及びその製造方法
JP6697366B2 (ja) 2016-10-20 2020-05-20 キオクシア株式会社 超格子メモリ及びクロスポイント型メモリ装置
US10658588B2 (en) * 2017-04-06 2020-05-19 Sony Corporation Memory cell switch device
US10510957B2 (en) * 2017-07-26 2019-12-17 Micron Technology, Inc. Self-aligned memory decks in cross-point memory arrays
US11522011B2 (en) * 2017-09-13 2022-12-06 Intel Corporation Selector element with ballast for low voltage bipolar memory devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101755350A (zh) * 2007-06-22 2010-06-23 奥翁尼克斯公司 多层硫属化物和具有提高的操作特性的相关器件
US20160336378A1 (en) * 2014-01-17 2016-11-17 Sony Corporation Switch device and storage unit
CN106663683A (zh) * 2014-09-25 2017-05-10 英特尔公司 并入有阻挡层的1s1r存储单元

Also Published As

Publication number Publication date
TW202034335A (zh) 2020-09-16
TWI712043B (zh) 2020-12-01
US20200295086A1 (en) 2020-09-17
CN111697023B (zh) 2023-09-05
JP2020150082A (ja) 2020-09-17
US11081525B2 (en) 2021-08-03

Similar Documents

Publication Publication Date Title
KR101473514B1 (ko) 저항형 접속 컴포넌트를 가지는 비-휘발성 메모리
KR101943721B1 (ko) 스위칭 컴포넌트 및 메모리 유닛
CN108336224B (zh) 可变电阻存储器件
WO2018186166A1 (en) Memory cell switch device
US20110031468A1 (en) Nonvolatile memory device and method for manufacturing the same
US11018189B2 (en) Storage apparatus
CN107124905B (zh) 含金属硫属化合物的装置
CN111697023B (zh) 存储装置
WO2020261736A1 (ja) 選択素子、メモリセル、および、記憶装置
US20240234148A1 (en) Method for fabricating electrode and semiconductor device including the same
US20230131200A1 (en) Semiconductor device and method for fabricating the same
US20240237559A1 (en) Method for fabricating selector and semiconductor device including the same
US20230135287A1 (en) Semiconductor device and method for fabricating the same
US20240237562A1 (en) Semiconductor device and method for fabricating the same
US20240172569A1 (en) Semiconductor device and method for fabricating the same
US20240172452A1 (en) Semiconductor device and method for fabricating the same
US20230134429A1 (en) Semiconductor device and method for fabricating the same
US20230240158A1 (en) Semiconductor memory device
US20230200087A1 (en) Semiconductor device
US20240049474A1 (en) Semiconductor device and method for fabricating the same
US20230093157A1 (en) Storage device
US20240099157A1 (en) Variable resistance element and semiconductor device including the same
US20230171967A1 (en) Semiconductor device and method for fabricating the same
CN118782111A (zh) 半导体器件
CN118785722A (zh) 半导体器件和用于制造其的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: Kaixia Co.,Ltd.

Address before: Tokyo, Japan

Applicant before: TOSHIBA MEMORY Corp.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant