CN111682027B - 阵列基板、显示模组及显示装置 - Google Patents
阵列基板、显示模组及显示装置 Download PDFInfo
- Publication number
- CN111682027B CN111682027B CN202010473507.4A CN202010473507A CN111682027B CN 111682027 B CN111682027 B CN 111682027B CN 202010473507 A CN202010473507 A CN 202010473507A CN 111682027 B CN111682027 B CN 111682027B
- Authority
- CN
- China
- Prior art keywords
- sub
- region
- metal layer
- orthographic projection
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 157
- 239000002184 metal Substances 0.000 claims abstract description 278
- 239000003990 capacitor Substances 0.000 claims abstract description 96
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 24
- 239000010408 film Substances 0.000 description 17
- 239000010409 thin film Substances 0.000 description 15
- 230000009194 climbing Effects 0.000 description 10
- 230000008859 change Effects 0.000 description 9
- 230000009286 beneficial effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000002349 favourable effect Effects 0.000 description 4
- 238000003475 lamination Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 239000003292 glue Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
本发明公开了一种阵列基板、显示模组及显示装置，涉及显示技术领域，阵列基板包括显示区、非显示区，非显示区包括栅极驱动单元；阵列基板包括依次设置的衬底基板、第三金属层、第一金属层和第二金属层；栅极驱动单元包括第一晶体管和第一电容，第一晶体管包括栅电极、源极和漏极，复用部分第一金属层形成栅电极，复用部分第二金属层形成源漏极，复用部分第一金属层形成第一极板，复用部分第三金属层形成第二极板，第一极板和第二极板在衬底基板上的正投影至少部分交叠；栅电极覆盖源漏极在衬底基板上的正投影。设置第一电容所需的非显示区区域和设置第一晶体管所需的非显示区区域至少部分重合，减小整个栅极驱动单元所占用的非显示区空间。
Description
技术领域
本发明涉及显示技术领域，更具体地，涉及一种阵列基板、显示模组及显示装置。
背景技术
现有技术中，设置于显示装置非显示区中的栅极驱动单元只包含两层金属层，例如第一金属层和第二金属层；现有栅极驱动单元中至少包括有一个电容和一个晶体管，其中该电容和该晶体管共用膜层设置，也即电容通过复用部分第一金属层和部分第二金属层形成，晶体管也通过复用部分第一金属层和部分第二金属层形成，由于形成电容和晶体管的区域不能够重叠，则现有技术中设置于栅极驱动单元中的电容和晶体管所需的面积较大，使得栅极驱动单元的金属走线距离面板边缘的距离不足够大，在一定程度上影响了框胶涂布，可能会导致框胶固化不良或者框胶涂覆宽度不够等不良现象的发生，也不能够满足当下对显示装置窄边框的设置需求。
发明内容
有鉴于此，本发明提供了一种阵列基板、显示模组及显示装置，用以改善栅极驱动单元中设置电容和晶体管所需面积过大的问题。
第一方面，本申请提供一种阵列基板，所述阵列基板包括显示区和围绕所述显示区的非显示区，所述非显示区包括栅极驱动单元；
所述阵列基板包括衬底基板、第一金属层、第二金属层和第三金属层，其中，沿垂直于所述衬底基板的方向，所述第二金属层设置于所述第一金属层远离所述衬底基板的一侧，所述第三金属层设置于所述第一金属层和所述衬底基板之间；
任一所述栅极驱动单元包括第一晶体管和第一电容，所述第一晶体管包括栅电极、源极和漏极，复用至少部分所述第一金属层形成所述栅电极，复用至少部分所述第二金属层形成所述源极和所述漏极；所述第一电容包括沿垂直于所述衬底基板的方向相对设置的第一极板和第二极板，复用至少部分所述第一金属层形成所述第一极板，且复用至少部分所述第三金属层形成所述第二极板，所述第一极板在所述衬底基板上的正投影和所述第二极板在所述衬底基板上的正投影至少部分交叠；
所述栅电极在所述衬底基板上的正投影覆盖所述源极和所述漏极在所述衬底基板上的正投影。
第二方面，本申请提供了一种显示模组，所述显示模组包括阵列基板。
第三方面，本申请提供了一种显示装置，所述显示装置包括显示模组。
与现有技术相比，本发明提供的一种阵列基板、显示模组及显示装置，至少实现了如下的有益效果：
本申请通过在现有技术中栅极驱动单元包括第一金属层和第二金属层的基础上，在第一金属层远离第二金属层的一侧增设一第三金属层，进而通过将栅极驱动单元中的第一晶体管和第一电容在膜层结构的层叠方向上设置，使得设置第一电容所需的非显示区区域和设置第一晶体管所需的非显示区区域至少部分重合，以减小整个栅极驱动单元所占用的非显示区空间，有利于窄边框化显示装置的实现。
当然，实施本发明的任一产品必不特定需要同时达到以上所述的所有技术效果。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。
图1所示为本申请实施例所提供阵列基板的一种示意图；
图2所示为本申请实施例所提供图1的一种AA’截面图；
图3所示为本申请实施例所提供的栅极驱动单元的一种示意图；
图4所示为本申请实施例所提供的栅极驱动单元的另一种示意图；
图5所示为本申请实施例所提供的图4的一种BB’截面图；
图6所示为本申请实施例所提供的图4的一种CC’截面图；
图7所示为本申请实施例所提供的图4的另一种BB’截面图；
图8所示为本申请实施例所提供的栅极驱动单元的再一种示意图；
图9所示为本申请实施例所提供的图8的一种DD’截面图；
图10所示为本申请实施例所提供的图8的一种EE’截面图；
图11所示为本申请实施例所提供的栅极驱动单元的又一种示意图；
图12所示为本申请实施例所提供的图11的一种FF’截面图；
图13所示为本申请实施例所提供的图11的一种GG’截面图；
图14所示为本申请实施例所提供的显示模组的一种示意图；
图15所示为本申请实施例所提供的显示装置的一种示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
现有技术中，现有技术中设置于栅极驱动单元中的电容和晶体管所需的面积较大，不能够满足当下对显示装置窄边框的设置需求。
有鉴于此，本发明提供了一种阵列基板、显示模组及显示装置，用以改善栅极驱动单元中设置电容和晶体管所需面积过大的问题。
图1所示为本申请实施例所提供阵列基板的一种示意图，图2所示为本申请实施例所提供图1的一种AA’截面图，图3所示为本申请实施例所提供的栅极驱动单元的一种示意图，图4所示为本申请实施例所提供的栅极驱动单元的另一种示意图，图5所示为本申请实施例所提供的图4的一种BB’截面图，请参照图1-图5，本申请提供了一种阵列基板10，阵列基板10包括显示区12和围绕显示区12的非显示区11，非显示区11包括栅极驱动单元14；
阵列基板10包括衬底基板16、第一金属层17、第二金属层18和第三金属层19，其中，沿垂直于衬底基板16的方向，第二金属层18设置于第一金属层17远离衬底基板16的一侧，第三金属层19设置于第一金属层17和衬底基板16之间；
任一栅极驱动单元14包括第一晶体管和第一电容C1，第一晶体管包括栅电极、源极181和漏极182，复用至少部分第一金属层17形成栅电极，复用至少部分第二金属层18形成源极181和漏极182；第一电容C1包括沿垂直于衬底基板16的方向相对设置的第一极板171和第二极板191，复用至少部分第一金属层17形成第一极板171，且复用至少部分第三金属层19形成第二极板191，第一极板171在衬底基板16上的正投影和第二极板191在衬底基板16上的正投影至少部分交叠；
栅电极在衬底基板16上的正投影覆盖源极181和漏极182在衬底基板16上的正投影。
具体地，本申请实施例提供了一种阵列基板10，该阵列基板10包括显示区12和非显示区11，其中非显示区11环绕显示区12设置，非显示区11中设置有若干栅极驱动单元14；显示区12中设置有若干阵列排布的像素单元13，栅极驱动单元14用于向显示区12中的各行像素单元13发送扫描信号，其中，栅极驱动单元14通过扫描线15向像素单元13发送扫描信号。
需要说明的是，图1仅示出了栅极驱动单元14设置于非显示区11左侧边的设置方式，可选地，栅极驱动单元14也可仅设置于非显示区11的右侧边，或是在非显示区11中的左右侧边均设置，本申请对于栅极驱动单元14在非显示区11中的设置方式并不做具体限定，实际设计中可根据需求进行相应调整。
本申请所提供的阵列基板10至少包括衬底基板16、第一金属层17、第二金属层18和第三金属层19，需要说明的是，阵列基板10不仅设置于非显示区11，还延伸至显示区12，用于显示区12中各元器件以及走线的设置。阵列基板10中沿垂直于衬底基板16所在平面的方向上，第二金属层18和第三金属层19分别设置于第一金属层17的两侧，具体为第二金属层18设置于第一金属层17远离衬底基板16的一侧，第三金属层19设置于第一金属层17和衬底基板16之间，其中第三金属层19为本申请相对于现有技术所增设的膜层结构。需要说明的是，本申请图2所示的阵列基板10的截面图仅为示意性表示，并不代表实际的膜层数量，一般膜层结构中，第一金属层17与第三金属层19之间还包括绝缘层，以及第一金属层17和第二金属层18之间也包括绝缘层；此外，图2所示的各个膜层之间还可能包括除绝缘层之外的其他膜层结构，本申请对此并不做具体限定，技术人员可根据需求对阵列基板10的膜层结构进行调整。
请参照图3-图5，任一栅极驱动单元14中均包括有一第一晶体管和一第一电容C1，第一晶体管包括栅电极、源极181和漏极182(源漏极)，其中栅电极复用至少部分第一金属层17形成，第一金属层17也可以说是栅极金属层；源漏极复用至少部分第二金属层18形成。第一电容C1包括第一极板171和第二极板191，沿垂直于衬底基板16的方向上，第一极板171和第二极板191相对设置，其中第一极板171复用至少部分第一金属层17形成，第二极板191复用至少部分第三金属层19形成，且第一极板171在衬底基板16上的正投影和第二极板191在衬底基板16上的正投影至少部分交叠，第一极板171和第二极板191在垂直于衬底基板16上所交叠的部分用于电容的存储。
需要说明的是，图3和图5所示的第三金属层19与第一金属层17在图示的左侧半边具有交叠区，此时，具有交叠部分的第三金属层19与第一金属层17之间可形成电容结构，例如，此时的第三金属层19即为第二极板191，与第三金属层19具有交叠区域的部分第一金属层17为第一极板171，第一极板171和第二极板191相对设置形成第一电容C1结构，以在栅极驱动单元14工作时用于存储电容。此外，当第三金属层19设置于第一金属层17远离第二金属层18的一侧时，第三金属层19的面积相对第一金属层17和第二金属层18的面积较小，且第一金属层17非整面设置时，则需要限定第三金属层19和第一金属层17在衬底基板16上的正投影必须有部分交叠区域，也即只有形成第一电容C1的第一极板171在衬底基板16上的正投影和第二极板191在衬底基板16上的正投影至少部分存在交叠时，才能够形成本申请中的第一电容C1结构；否则，并不能够实现第一电容C1的形成。
其中，栅电极在衬底基板16上的正投影覆盖源极181和漏极182在衬底基板16上的正投影，也就是说栅极金属层在衬底基板16上的正投影覆盖源漏极在衬底基板16上的正投影，以使得栅电极和源极181、漏极182能够来形成第一晶体管。也即，栅极驱动单元14中的栅极金属层可以为如图3/图4所示的面状电极，方便于膜层的制作，有利于降低阵列基板10的制作繁琐度。
如图2-图5所示，也即，本申请所提供的第一电容C1和第一晶体管在阵列基板10膜层结构的层叠方向上设置，可以使得设置第一电容C1所需的非显示区11和设置第一晶体管所需的非显示区11区域至少部分重合，以减小整个栅极驱动单元14所占用的非显示区11空间，有利于窄边框化显示装置的实现。
还需要说明的是，图5中第一金属层17和第三金属层19之间形成第一电容C1的部分可设置绝缘层(未示出)，以避免第一金属层17和第三金属层19之间发生电性连接，保障了第一电容C1能够正常工作。
请继续参照图2-图5，可选地，栅电极在衬底基板16上的正投影与第一极板171和第二极板191在衬底基板16上正投影的交叠区域至少部分交叠。
具体地，为了减小设置栅极驱动单元14所需的面积，本申请增设第三金属层19，例如可通过第三金属层19作为第一电容C1的第二极板191，复用部分第一金属层17作为第一电容C1的第一极板171，并使得设置于栅极驱动单元14中的栅电极(整个栅极驱动单元14区域的第一金属层17可直接复用为栅电极)在衬底基板16上的正投影与第一极板171和第二极板191在衬底基板16上的正投影的交叠区域至少部分交叠，也即，栅极驱动单元14中所形成的第一晶体管在衬底基板16上的正投影与第一电容C1在衬底基板16上的正投影的至少部分交叠，换句话说，就是形成第一电容C1所占用的非显示区11中的位置和形成第一晶体管所占用的非显示区11中的位置至少部分是重合的。
本申请所提供的第一电容C1和第一晶体管在阵列基板10膜层结构的层叠方向上设置，使得设置第一电容C1所需的非显示区11和设置第一晶体管所需的非显示区11区域至少部分重合，减小了整个栅极驱动单元14所占用的非显示区11空间，有利于窄边框化显示装置的实现。
图6所示为本申请实施例所提供的图4的一种CC’截面图，请参照图1-图6，可选地，第三金属层19与源极181或漏极182电连接。
具体地，组成第一电容C1的至少一个极板复用至少部分第三金属层19形成，本申请中的第一电容C1与第一晶体管在膜层结构的层叠方向上相邻设置，且第一电容C1和第一晶体管之间需要电连接时，本申请设置第三金属层19(例如第二极板191)与源漏极中的源极181或者漏极182电连接。其中，第一电容C1与第一晶体管电连接的方式如图6所示。
请参照图4-图6，本申请所提供的阵列基板10还包括导电薄膜层21(ITO层)，导电薄膜层21设置于第二金属层18远离第一金属层17的一侧；第三金属层19与源极181或漏极182电连接，具体为，第三金属层19(例如第二极板191)通过过孔31与导电薄膜层21电连接，源漏极通过过孔32与导电薄膜层21电连接，以此实现第三金属层19与源极181或漏极182的电连接，也即实现了第一电容C1和第一晶体管的电连接结构。
需要说明的是，导电薄膜层21可仅设置于栅极驱动单元14的一边缘侧如图4所示，用于辅助第三金属层19和源漏极的电连接；但本申请并不限定导电薄膜层21的面积大小，更不限定导电薄膜层21仅设置于非显示区11中，可根据导电薄膜层21在阵列基板10中的需求进行相应调整。
本申请通过将第一电容C1和第一晶体管在阵列基板10的膜层结构中层叠设置，进而通过利用导电薄膜层21来实现第一电容C1和第一晶体管的电连接，不仅没有影响阵列基板10的电路结构，还使得设置第一电容C1所需的非显示区11和设置第一晶体管所需的非显示区11面积至少部分重合，减小了整个栅极驱动单元14所占用的非显示区11空间，有利于窄边框化显示装置的实现。
还需要说明的是，图4和图6中的过孔31和过孔32使用不同填充仅是为了区分不同过孔所电连接的膜层结构不同而已，并未涉及其它的含义，图4中将过孔31和过孔32标识于导电薄膜层21远离第一金属层17的一侧，也仅是为了展示出过孔结构。此外，图6中的导电薄膜层21和第二金属层18之间、第二金属层18和第三金属层19之间可设置绝缘层(未示出)等膜层结构，本申请对此并不做具体限定。
图7所示为本申请实施例所提供的图4的另一种BB’截面图，请参照图1-图7，可选地，栅极驱动单元14包括第一区域41、第二区域42和第三区域43，第三金属层19设置于第一区域41和至少部分第二区域42中，栅电极设置于第一区域41、第二区域42和第三区域43，源极181和漏极182至少设置于第一区域41和第三区域43；其中，沿第一方向上，第一区域41和第三区域43设置于第二区域42两侧。
具体地，为了说明本申请栅极驱动单元14区域各金属层的设置情况，栅极驱动单元14包括第一区域41、第二区域42和第三区域43，沿第一方向上，第一区域41和第三区域43分别设置于第二区域42两侧，且第一区域41、第二区域42和第三区域43之间无缝连接，不包含任何间隙空间。其中，第三金属层19设置于第一区域41并延伸到至少部分第二区域42之中，栅电极(栅极金属层)设置于第一区域41、第二区域42和第三区域43之中，另外，源极181和漏极182至少设置于第一区域41和第三区域43。
也即，本申请所增设的第三金属层19可以仅设置于第一区域41和部分第二区域42中，也就是说本申请中的第一电容C1(由第一极板191和第二极板171组成)形成于第一区域41，或部分第二区域42，或第一区域41和部分第二区域42之中，第一晶体管可形成于第一区域41、第二区域42和第三区域43，或第一区域41和第三区域43之中。也即，设置第一电容C1所需的非显示区11和设置第一晶体管所需的非显示区11位置至少部分重合，减小了整个栅极驱动单元14所占用的非显示区11空间，有利于窄边框化显示装置的实现。
请参照图1-图4，可选地，源极181包括第一子金属条1811和与第一子金属条1811电连接的若干第二子金属条1812，漏极182包括第三子金属条1821和与第三子金属条1821电连接的若干第四子金属条1822；
其中，沿第二方向，第一子金属条1811和第三子金属条1821相对设置，第二子金属条1812和第四子金属条1822设置于第一子金属条1811和第三子金属条1821之间；且第二子金属条1812和第四子金属条1822沿第一方向交替设置，任一相邻设置的第二子金属条1812和第四子金属条1822绝缘；第一方向和第二方向相交。
具体地，源漏极中的源极181和漏极182都为梳状电极，具体地，源极181包括第一子金属条1811和与第一子金属条1811电连接的若干第二子金属条1812，漏极182包括第三子金属条1821和与第三子金属条1821电连接的若干第四子金属条1822。
其中，第一子金属条1811和第三子金属条1821均沿第一方向延伸，且设置与一栅极驱动单元14沿第二方向上的两侧，也即沿第二方向上，第一子金属条1811和第三子金属条1821相对设置；若干第二子金属条1812和若干第四子金属条1822设置于第一子金属条1811和第三子金属条1821之间，若干第二子金属条1812与第一子金属条1811电连接并朝向第三子金属条1821延伸，若干第四子金属条1822与第三子金属条1821电连接并朝向第一子金属条1811延伸。特别需要说明的是，本申请中设置于第一子金属条1811和第三子金属条1821之间的第二子金属条1812和第四子金属条1822沿第一方向上是交替设置的，且任一相邻设置的第二子金属条1812和第四子金属条1822之间绝缘，如此才能够使得第一晶体管的源极181和漏极182之间绝缘设置。
请参照图3-图5，可选地，至少一条第二子金属条1812或至少一条第四子金属条1822设置于第二区域42；设置于第二区域42的第二子金属条1812或第四子金属条1822在衬底基板16上的正投影与第三金属层19在衬底基板16上的正投影至少部分交叠；
其中，沿第一方向，设置于第二区域42的第二子金属条1812或第四子金属条1822的宽度为D1，设置于第一区域41或第三区域43中的第二子金属条1812或第四子金属条1822的宽度为D2，其中D1＞D2。
具体地，第一晶体管的源极181或漏极182可设置于第二区域42中，此时源极181和漏极182在第一区域41、第二区域42和第三区域43中设置，具体为至少一条第二子金属条1812或至少一条第四子金属条1822设置于第二区域42中。由于第三金属层19设置于第一区域41和至少部分第二区域42中，而栅电极设置于第一区域41、第二区域42和第三区域43中，因此，在第二区域42的栅电极会存在爬坡，也即第二区域42也可称之为爬坡区。
如图5所示，若设置于爬坡区(第二区域42)的第二子金属条1812或第四子金属条1822在衬底基板16上的正投影与第三金属层19在衬底基板16上的正投影至少部分交叠。则设置于爬坡区(第二区域42)中的第二子金属条1812或第四子金属条1822会存在爬坡。沿第一方向上，设置于第二区域42的第二子金属条1812或第四子金属条1822的宽度为D1，设置于第一区域41或第三区域43中的第二子金属条1812或第四子金属条1822的宽度为D2，本申请设置位于爬坡区(第二区域42)中的源极181或漏极182的宽度大于位于平坦区(第一区域41和第三区域43)中的源极181或漏极182的宽度，也即要求D1＞D2。
本申请设置爬坡区(第二区域42)中的源极181或漏极182的宽度大于非爬坡区(第一区域41和第三区域43)中的源极181或漏极182的宽度，能够避免由于爬坡导致源极181或漏极182传输电流的效率降低的问题，从而能够保障栅极驱动单元14的正常工作，进而有利于其所对应的显示装置的正常显示效果。
请参照图3-图4、图7，可选地，第二区域42不设置第二子金属条1812或第四子金属条1822；相邻设置于第二区域42两侧的第二子金属条1812和第四子金属条1822之间包括第一间隙，第一间隙在衬底基板16上的正投影与第三金属层19在衬底基板16上的正投影至少部分交叠；
其中，沿第一方向，第一间隙的宽度为D3，相邻设置于第一区域41和第三区域43中的第二子金属条1812和第四子金属条1822之间宽度为D4，其中D3＞D4。
具体地，第一晶体管的源极181或漏极182可仅设置于第一区域41和第三区域43中，不在爬坡区(第二区域42)设置源极181或漏极182；由于第三金属层19设置于部分第二区域42之中，相邻设置于第二区域42两侧的第二子金属条1812和第四子金属条1822之间包括第一间隙，则第一间隙在衬底基板16上的正投影与第三金属层19在衬底基板16上的正投影至少部分交叠。沿第一方向，第一间隙的宽度为D3，相邻设置于第一区域41和第三区域43中的第二子金属条1812和第四子金属条1822之间宽度为D4，本申请设置D3＞D4，也即设置爬坡区(第二区域42)中的源极181、漏极182之间的第一间隙大于位于平坦区(第一区域41和第三区域43)中源极181、漏极182之间间隙宽度。
本申请设置爬坡区(第二区域42)中的源极181、漏极182之间的第一间隙大于位于平坦区中源极181、漏极182之间间隙宽度，能够避免由于爬坡区(第二区域42)的存在对于源漏极传输电流速率的影响，从而能够保障栅极驱动单元14的正常工作，进而有利于其所对应的显示装置的正常显示效果。
请参照图1-图7，可选地，阵列基板10还包括非晶硅层20，在任一栅极驱动单元14中，非晶硅层20设置于源极181、漏极182和栅电极之间；非晶硅层20在衬底基板16上的正投影覆盖源极181、漏极182在衬底基板16上的正投影，且非晶硅层20在衬底基板16上的正投影和第三金属层19在衬底基板16上的正投影至少部分交叠。
具体地，阵列基板10还包括非晶硅层20，非晶硅层20设置于第一金属层17和第二金属层18之间，也即非晶硅层20设置于源极181、漏极182和栅电极之间；其中，非晶硅层20在衬底基板16上的正投影覆盖源极181、漏极182在衬底基板16上的正投影，由于本申请所提供的第一电容C1和第一晶体管可以在阵列基板10膜层结构的层叠方向上设置，因此，非晶硅层20在衬底基板16上的正投影和第三金属层19在衬底基板16上的正投影至少部分交叠。例如，非晶硅层20设置于第一区域41、第二区域42和第三区域43中，而第三金属层19设置于第一区域41和部分第二区域42中。
本申请中第一电容C1和第一晶体管在阵列基板10膜层结构的层叠方向上设置，可以使得设置第一电容C1所需的非显示区11和设置第一晶体管所需的非显示区11面积至少部分重合，以减小整个栅极驱动单元14所占用的非显示区11空间，有利于窄边框化显示装置的实现。
图8所示为本申请实施例所提供的栅极驱动单元的再一种示意图，图9所示为本申请实施例所提供的图8的一种DD’截面图，图10所示为本申请实施例所提供的图8的一种EE’截面图，图11所示为本申请实施例所提供的栅极驱动单元的又一种示意图，图12所示为本申请实施例所提供的图11的一种FF’截面图，图13所示为本申请实施例所提供的图11的一种GG’截面图，请参照图1、图8-图13，可选地，阵列基板10还包括非晶硅层20，在任一栅极驱动单元14中，非晶硅层20设置于源极181、漏极182和栅电极之间；非晶硅层20在衬底基板16上的正投影覆盖源极181、漏极182在衬底基板16上的正投影，且非晶硅层20在衬底基板16上的正投影和第三金属层19在衬底基板16上的正投影不交叠。
具体地，阵列基板10还包括非晶硅层20，非晶硅层20设置于第一金属层17和第二金属层18之间，也即非晶硅层20设置于源极181、漏极182和栅电极之间；其中，非晶硅层20在衬底基板16上的正投影覆盖源极181、漏极182在衬底基板16上的正投影。
除了前述将第一电容C1和第一晶体管可以在阵列基板10膜层结构的层叠方向上设置的方式之外，本申请还提供了一种第一电容C1和第一晶体管的设置方式，具体为，第一电容C1形成于第一晶体管的一侧位置，并非将第一电容C1和第一晶体管在阵列基板10的膜层层叠方向上部分重合的设置。
由于此种形成第一电容C1和第一晶体管的设置方式并未大幅度的减小设置栅极驱动单元14所需非显示区11的面积，因此，发明人提供了一种增大第一电容C1存储量的方式。
请继续参照图1、图8-图13，可选地，任一栅极驱动单元14还包括第二电容C2，第二电容C2包括沿垂直于衬底基板16的方向相对设置的第三极板和第四极板，复用至少部分第一金属层17形成第三极板，复用至少部分第二金属层18形成第四极板，第三极板在衬底基板16上的正投影和第四极板在衬底基板16上的正投影至少部分交叠；且第一电容C1和第二电容C2并联。
具体地，为了增大第一电容C1的电容存储能力，本申请所设置的任一栅极驱动单元14还包括第二电容C2，此处的第二电容C2并非与第一电容C1并列的电容结构，可以看做是第一电容C1的一个子电容结构。第二电容C2包括沿垂直于衬底基板16的方向相对设置的第三极板和第四极板，其中第三极板复用至少部分第一金属层17形成，第四极板复用至少部分第二金属层18形成，也即第二电容C2通过部分第一金属层17和部分第二金属层18形成，且第一电容C1和第二电容C2均形成于栅极驱动单元14的一侧位置，第一电容C1和第二电容C2在阵列基板10层叠方向上至少部分重合设置，如图8-图13所示。
此时，阵列基板10仍包括第三金属层19，第三金属层19可以仅设置于栅极驱动单元14的一侧位置，且第三金属层19在衬底基板16上的正投影与第一金属层17在衬底基板16上的正投影部分交叠，第三金属层19在衬底基板16上的正投影与第二金属层18在衬底基板16上的正投影部分交叠，第一电容C1是以第三金属层19和部分第一金属层17之间相交叠的部分形成的。
阵列基板10也包括导电薄膜层21，导电薄膜层21设置于第二金属层18远离第一金属层17的一侧，第三金属层19通过过孔31与导电薄膜层21电连接，且第一金属层17通过过孔32与导电薄膜层21电连接，此处的过孔31/32设置于形成第一电容C1和第二电容C2的区域周围，如图9和图12所示为电容的并联连接，以及与晶体管之间的电连接方式；以使得第一电容C1和第二电容C2并联连接，也即以此处并联连接的第一电容C1和第二电容C2来代替前述的单独的第一电容C1。
因此，图8-图13所示的并联连接第一电容C1和第二电容C2，使得栅极驱动单元14存储电容的能力增大，有利于在栅极驱动单元14打开或关断的过程中保证电信号的稳定传输，有利于其所对应的显示装置的正常显示效果。且，当用第一电容C1和第二电容C2的并联连接方式代替前述单独的第一电容C1后，由于栅极驱动单元14存储电容的能力增加，因此，如果将并联的第一电容C1和第二电容C2存储电容的能力调整为和前述单独的第一电容C1存储电容的能力相同时，并联的第一电容C1和第二电容C2所占用的面积可以小于单独第一电容C1所占用的面积，因此，相比于现有技术仍能够实现对于栅极驱动单元14所占用非显示区11面积的减小，仍然有利于显示装置窄边框化的设计需求。
请继续参照图1、图8-图13，可选地，阵列基板10还包括换线衬垫22和扫描线15，复用至少部分第一金属层17形成换线衬垫22，换线衬垫22用于电连接栅极驱动单元14和扫描线15；
其中，换线衬垫22与第三金属层19电连接，或，换线衬垫22与第三金属层19和源极181、漏极182电连接。
具体地，在设置有第二电容C2的基础上，阵列基板10还包括换线衬垫22和扫描线15，换线衬垫22和扫描线15均复用部分第一金属层17来形成，换线衬垫22用于电连接栅极驱动单元14和扫描线15。
如图8-图10所示，换线衬垫22与栅极驱动单元14电连接时，其一，可以通过换线衬垫22与第三金属层19电连接，或是换线衬垫22与源极181/漏极182电连接；由于换线衬垫22复用第一金属层17形成，因此，无论换线衬垫22和第三金属层19电连接或是与第二金属层18电连接时，均需要通过过孔来实现连接。
如图11-图13所示，换线衬垫22与栅极驱动单元14电连接时，其二，可以通过换线衬垫22与第三金属层19和源极181、漏极182均电连接的方式；其中第三金属层19通过过孔31与导电薄膜层21电连接，换线衬垫22通过过孔32与导电薄膜层21电连接，进而第二金属层18(源漏极)与导电薄膜层21通过过孔31电连接，以此实现第一电容C1和第二电容C2的并联，增大了栅极驱动单元14存储电容的能力；同时，也实现了通过两条走线将栅极驱动单元14的信号通过换线衬垫22向扫描线15进行传输，以通过栅极驱动单元14来控制传输给像素单元13的驱动信号。
图14所示为本申请实施例所提供的显示模组的一种示意图，请参照图1-图14，基于同一发明构思，本申请还提供了一种显示模组100，该显示模组100包括阵列基板10，阵列基板10为本申请提供的任一种阵列基板10。
需要说明的是，本申请实施例所提供的显示模组100的实施例可参见上述阵列基板10的实施例，重复指出不再赘述。
图15所示为本申请实施例所提供的显示装置的一种示意图，请参照图1-图15，基于同一发明构思，本申请还提供了一种显示装置200，该显示装置200包括显示模组100，显示模组100为本申请提供的任一种显示模组100。
需要说明的是，本申请实施例所提供的显示装置的实施例可参见上述显示模组对应的实施例，重复指出不再赘述。本申请所提供的显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、导航仪等任何具有显示功能的产品和部件。
通过上述实施例可知，本发明提供的阵列基板、显示模组及显示装置，至少实现了如下的有益效果：
本申请通过在现有技术中栅极驱动单元包括第一金属层和第二金属层的基础上，在第一金属层远离第二金属层的一侧增设一第三金属层，进而通过将栅极驱动单元中的第一晶体管和第一电容在膜层结构的层叠方向上设置，使得设置第一电容所需的非显示区区域和设置第一晶体管所需的非显示区区域至少部分重合，以减小整个栅极驱动单元所占用的非显示区空间，有利于窄边框化显示装置的实现。
虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。
Claims (11)
1.一种阵列基板，其特征在于，所述阵列基板包括显示区和围绕所述显示区的非显示区，所述非显示区包括栅极驱动单元；
所述阵列基板包括衬底基板、第一金属层、第二金属层和第三金属层，其中，沿垂直于所述衬底基板的方向，所述第二金属层设置于所述第一金属层远离所述衬底基板的一侧，所述第三金属层设置于所述第一金属层和所述衬底基板之间；
任一所述栅极驱动单元包括第一晶体管和第一电容，所述第一晶体管包括栅电极、源极和漏极，复用至少部分所述第一金属层形成所述栅电极，复用至少部分所述第二金属层形成所述源极和所述漏极；所述第一电容包括沿垂直于所述衬底基板的方向相对设置的第一极板和第二极板，复用至少部分所述第一金属层形成所述第一极板，且复用至少部分所述第三金属层形成所述第二极板，所述第一极板在所述衬底基板上的正投影和所述第二极板在所述衬底基板上的正投影至少部分交叠；
所述栅电极在所述衬底基板上的正投影覆盖所述源极和所述漏极在所述衬底基板上的正投影；
所述栅电极在所述衬底基板上的正投影与所述第一极板和所述第二极板在所述衬底基板上正投影的交叠区域至少部分交叠；
所述栅极驱动单元包括第一区域、第二区域和第三区域，所述第三金属层设置于所述第一区域和至少部分所述第二区域中、且所述第三金属层不位于所述第三区域中，所述栅电极设置于所述第一区域、所述第二区域和所述第三区域，所述源极和所述漏极至少设置于所述第一区域和所述第三区域；其中，沿第一方向上，所述第一区域和所述第三区域设置于所述第二区域两侧，所述第一区域、所述第二区域和所述第三区域无缝连接。
2.根据权利要求1所述的阵列基板，其特征在于，所述第三金属层与所述源极或所述漏极电连接。
3.根据权利要求1所述的阵列基板，其特征在于，所述源极包括第一子金属条和与所述第一子金属条电连接的若干第二子金属条，所述漏极包括第三子金属条和与所述第三子金属条电连接的若干第四子金属条；
其中，沿第二方向，所述第一子金属条和所述第三子金属条相对设置，所述第二子金属条和所述第四子金属条设置于所述第一子金属条和所述第三子金属条之间；且所述第二子金属条和所述第四子金属条沿所述第一方向交替设置，任一相邻设置的所述第二子金属条和所述第四子金属条绝缘；所述第一方向和所述第二方向相交。
4.根据权利要求3所述的阵列基板，其特征在于，至少一条所述第二子金属条或至少一条所述第四子金属条设置于所述第二区域；设置于所述第二区域的所述第二子金属条或所述第四子金属条在所述衬底基板上的正投影与所述第三金属层在所述衬底基板上的正投影至少部分交叠；
其中，沿所述第一方向，设置于所述第二区域的所述第二子金属条或所述第四子金属条的宽度为D1，设置于所述第一区域或所述第三区域中的所述第二子金属条或所述第四子金属条的宽度为D2，其中D1＞D2。
5.根据权利要求3所述的阵列基板，其特征在于，所述第二区域不设置所述第二子金属条或所述第四子金属条；相邻设置于所述第二区域两侧的所述第二子金属条和所述第四子金属条之间包括第一间隙，所述第一间隙在所述衬底基板上的正投影与所述第三金属层在所述衬底基板上的正投影至少部分交叠；
其中，沿所述第一方向，所述第一间隙的宽度为D3，相邻设置于所述第一区域或所述第三区域中的所述第二子金属条和所述第四子金属条之间宽度为D4，其中D3＞D4。
6.根据权利要求4或5所述的阵列基板，其特征在于，所述阵列基板还包括非晶硅层，在任一所述栅极驱动单元中，所述非晶硅层设置于所述源极、所述漏极和所述栅电极之间；所述非晶硅层在所述衬底基板上的正投影覆盖所述源极、所述漏极在所述衬底基板上的正投影，且所述非晶硅层在所述衬底基板上的正投影和所述第三金属层在所述衬底基板上的正投影至少部分交叠。
7.根据权利要求2所述的阵列基板，其特征在于，所述阵列基板还包括非晶硅层，在任一所述栅极驱动单元中，所述非晶硅层设置于所述源极、所述漏极和所述栅电极之间；所述非晶硅层在所述衬底基板上的正投影覆盖所述源极、所述漏极在所述衬底基板上的正投影，且所述非晶硅层在所述衬底基板上的正投影和所述第三金属层在所述衬底基板上的正投影不交叠。
8.根据权利要求7所述的阵列基板，其特征在于，任一所述栅极驱动单元还包括第二电容，所述第二电容包括沿垂直于所述衬底基板的方向相对设置的第三极板和第四极板，复用至少部分所述第一金属层形成所述第三极板，复用至少部分所述第二金属层形成所述第四极板，所述第三极板在所述衬底基板上的正投影和所述第四极板在所述衬底基板上的正投影至少部分交叠；且所述第一电容和所述第二电容并联。
9.根据权利要求7所述的阵列基板，其特征在于，所述阵列基板还包括换线衬垫和扫描线，复用至少部分所述第一金属层形成所述换线衬垫，所述换线衬垫用于电连接所述栅极驱动单元和所述扫描线；
其中，所述换线衬垫仅与所述第三金属层电连接，或，所述换线衬垫与所述第三金属层和所述源极、漏极电连接。
10.一种显示模组，其特征在于，包括如所述权利要求1-9之任一项所述的阵列基板。
11.一种显示装置，其特征在于，包括如所述权利要求10所述的显示模组。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010473507.4A CN111682027B (zh) | 2020-05-29 | 2020-05-29 | 阵列基板、显示模组及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010473507.4A CN111682027B (zh) | 2020-05-29 | 2020-05-29 | 阵列基板、显示模组及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111682027A CN111682027A (zh) | 2020-09-18 |
| CN111682027B true CN111682027B (zh) | 2022-12-20 |
Family
ID=72453188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010473507.4A Active CN111682027B (zh) | 2020-05-29 | 2020-05-29 | 阵列基板、显示模组及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111682027B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113009728B (zh) * | 2021-03-23 | 2022-10-11 | 厦门天马微电子有限公司 | 显示面板及显示装置 |
| CN115206972B (zh) * | 2021-04-14 | 2024-06-21 | 长鑫存储技术有限公司 | 半导体结构 |
| CN113745248B (zh) * | 2021-08-23 | 2023-10-10 | Tcl华星光电技术有限公司 | 显示面板 |
| CN116669477B (zh) * | 2023-07-26 | 2023-10-24 | 合肥维信诺科技有限公司 | 显示面板及其制作方法和显示装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104483771A (zh) * | 2014-10-28 | 2015-04-01 | 上海中航光电子有限公司 | 一种tft阵列基板、显示面板及显示装置 |
| CN205104490U (zh) * | 2015-10-28 | 2016-03-23 | 武汉华星光电技术有限公司 | 一种薄膜晶体管基板及其显示装置 |
| CN110326113A (zh) * | 2017-02-21 | 2019-10-11 | 夏普株式会社 | 驱动电路、tft基板、显示装置 |
| CN110379820A (zh) * | 2019-06-21 | 2019-10-25 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管及goa电路 |
| CN110518022A (zh) * | 2019-09-10 | 2019-11-29 | 合肥京东方卓印科技有限公司 | 栅极驱动结构、阵列基板及显示装置 |
| CN110568686A (zh) * | 2019-08-08 | 2019-12-13 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及显示面板 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465787B (zh) * | 2014-12-31 | 2017-10-17 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及电路结构 |
-
2020
- 2020-05-29 CN CN202010473507.4A patent/CN111682027B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104483771A (zh) * | 2014-10-28 | 2015-04-01 | 上海中航光电子有限公司 | 一种tft阵列基板、显示面板及显示装置 |
| CN205104490U (zh) * | 2015-10-28 | 2016-03-23 | 武汉华星光电技术有限公司 | 一种薄膜晶体管基板及其显示装置 |
| CN110326113A (zh) * | 2017-02-21 | 2019-10-11 | 夏普株式会社 | 驱动电路、tft基板、显示装置 |
| CN110379820A (zh) * | 2019-06-21 | 2019-10-25 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管及goa电路 |
| CN110568686A (zh) * | 2019-08-08 | 2019-12-13 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及显示面板 |
| CN110518022A (zh) * | 2019-09-10 | 2019-11-29 | 合肥京东方卓印科技有限公司 | 栅极驱动结构、阵列基板及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111682027A (zh) | 2020-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111682027B (zh) | 阵列基板、显示模组及显示装置 | |
| CN109326631B (zh) | 显示面板和显示装置 | |
| CN109524445B (zh) | 一种显示面板及显示装置 | |
| CN108364567B (zh) | 显示面板和显示装置 | |
| CN107680976B (zh) | 一种阵列基板、显示面板及电子设备 | |
| CN107783698B (zh) | 一种阵列基板、显示面板 | |
| CN110190103B (zh) | 一种显示面板和显示装置 | |
| CN114023801A (zh) | 一种显示基板及其制作方法、显示装置 | |
| US10579170B2 (en) | Touch control substrate, touch control panel, display substrate, display panel and display device | |
| CN113097254B (zh) | 显示面板及显示装置 | |
| CN111665999B (zh) | 显示装置及其自容式触控面板 | |
| CN111477672B (zh) | 一种显示基板及其制备方法、显示面板和显示装置 | |
| CN105068349A (zh) | 阵列基板、显示面板、显示装置以及阵列基板的制作方法 | |
| CN105788466A (zh) | 一种显示面板、其制作方法及显示装置 | |
| US11387310B2 (en) | Array substrate with connection portion connecting power bus and power line and display panel | |
| CN107561800B (zh) | 一种阵列基板、显示面板和显示装置 | |
| CN112289194B (zh) | 显示面板和显示装置 | |
| CN108807488A (zh) | 显示面板和显示装置 | |
| US11910678B1 (en) | Display panel and display device | |
| US10824070B2 (en) | Mask, stitching exposure method, and display panel having the mask | |
| CN109614009B (zh) | 触控显示面板和触控显示装置 | |
| CN108878452B (zh) | 显示面板和显示装置 | |
| WO2021139003A1 (zh) | 有源矩阵有机发光二极体显示面板 | |
| CN115668499A (zh) | 阵列基板及显示装置 | |
| EP4152404A1 (en) | Display panel and display apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |