CN1116743A - 脉冲信号的运算、处理装置 - Google Patents
脉冲信号的运算、处理装置 Download PDFInfo
- Publication number
- CN1116743A CN1116743A CN 94119587 CN94119587A CN1116743A CN 1116743 A CN1116743 A CN 1116743A CN 94119587 CN94119587 CN 94119587 CN 94119587 A CN94119587 A CN 94119587A CN 1116743 A CN1116743 A CN 1116743A
- Authority
- CN
- China
- Prior art keywords
- signal
- arteries
- veins
- frequently
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明通过将模拟和数字信号转换为脉冲信号,采用数字部件进行加/减法、乘法、除法、平方根、积分、微分、滤波、信号转换、信号发生、A/D等基本运算和处理,并在此基础上组合出电能运算的方法和装置。
Description
用于对脉冲信号进行运算、处理的装置。
现在的实时信号运算和处理一般分为模拟信号运算或数字编码运算,前者采用模拟器件实现,具有实时、简单、廉价的优点,缺点是结构僵化,成形后只能专用于特定场合使用,易受电源、干扰、温漂、环境等影响,同时其运算精度取决于器件质量、工艺、调试等因素,稳定性、再现性较差,结果仍为模拟信号,可直接用于控制,但仍需A/D器件转换为数字信号;数字编码运算首先需将信号作A/D转换,然后经CPU等数字运算部件及相应软件实现各种运算,再经D/A将信号还原,其精度及响应速度取决于A/D、CPU、D/A和软件,优点是数字核心运算部件准确、稳定、抗干扰,不受温度、环境、电源等因素影响,并可通过软件灵活组合、设置,缺点是高速、高精度A/D、D/A、CPU等部件价高,对于大量复杂的运算和处理的响应速度较差(相对而言,模拟运算是实时并行运算。);而现时的脉冲信号主要用于简单的信号测量、A/D、D/A、传输。
本发明的目的是通过脉冲信号,在数字器件上实现模拟信号与/或数字信号的运算及信号处理。
本发明通过将模拟和/或数字信号转换为脉冲信号,采用数字部件进行加/减法、乘法、除法、平方根、积分、微分、滤波、信号转换、信号发生、A/D、数字接口等基本运算和处理,并在此基础上组合出电能运算的方法和装置。
以下是本装置的技术方案:
以单路或多路脉冲的脉宽或脉频或脉幅或其组合表示信号的大小和方向(PWM、PFM等),以所述脉冲在数字器件上直接作实时运算,产生数字或脉冲信息。
运算、处理功能可包括:加/减法、乘法、积分、微分、滤波、信号转换、信号发生、A/D、数字接口等。
信号格式除包括单线PWM格式(以下简称脉宽1)、三状态DM格式和单线PFM格式外,脉冲信号还可有以下格式:
(1)、脉宽2格式:以多个脉宽的差/和表示信号值,并可有一个或多个逻辑状态表示零值;
(2)、脉频1格式:以多个脉频和逻辑状态表示绝对值和方向;
(3)、脉频2格式:以多个脉频表示正、负方向信号值。信号的各种格式可互相转换。
脉宽1转换为脉宽2:将脉宽1的两状态分配至脉宽2对应有效状态,实现格式转换。
脉宽2转换为脉宽1:将脉宽2的脉宽组按正/负方向合并为脉宽1的两状态,零状态以脉宽1上对应时间段的等宽高频脉冲表示。
脉宽2转换为脉频2:脉宽2的脉宽组按正/负方向控制高频脉冲的加载,成为对应脉频2格式的脉频;
脉宽1格式可先经过脉宽2格式再转换为脉频2格式。
脉宽1转换为脉频1:脉宽1的两状态直接作为脉频1的方向状态,以恒频脉冲作为绝对值脉频
脉宽2转换为脉频1:脉宽2的脉宽组接正/负方向转换为脉频1的两方向状态,零状态控制加载的恒频脉冲作为绝对值脉频。
脉频1转换为脉频2:脉频1的两方向状态控制脉频分配为脉频2格式的脉频,成为脉频2格式。
脉频2转换为脉频1:脉频2格式的脉频,通过触发方向寄存器形成脉频1格式的方向信号,任一输入脉频上的触发沿,在输出信号上均产生一个对应触发沿,成为脉频1格式。积分运算
脉宽信号转换为脉频信号;
脉频信号采用双向可逆计数器或双单向计数器累计双方向的脉冲数实现积分;
所述计数器的计数值可由后续运算部件(CPU等)解算出实时积分值。
所述计数器有两种输出格式:
(1)双向可逆计数器内包括方向指示和计数值;
(2)双单向计数器指示对应方向的计数值。
所述各计数器的输出可为读写方式或只读方式或读出复位方式,计数器的输出还可以是进位或借位或若干位信号及其译码组合信号;
读出复位计数器的特点是每次读出结果时,计数器自动复位或清零,计数器可包括前置分频器,读出时自动复位与总线连接的计数器,前置分频器并不复位
采用读写方式时,读出后可写或不写回数值;
采用只读方式时,读出对计数器中的数值无影响;
各方式读出的结果可由后续处理机构处理。乘法运算:
其中两组脉宽的乘法运算采用逻辑运算实现,真值表:
每组脉宽可分为正/负两方向,1表示正向,0表示负向,
脉宽组1/脉宽组2 00 01 10 11
积 1 0 0 1
各参数的反相输入可产生反相的乘积,所述装置可对积作反相调正或作隐含参数在后续处理机构中作出相应处理。
两个脉宽信号的零状态中的任何一个为零有效状态,则积的零状态为零有效状态。
脉宽信号与脉频1格式信号的方向信号作所述脉宽乘法运算,积为新的脉频1格式方向信号,而表示绝对值的脉频不变;
脉宽信号控制脉频2格式的脉频的正负位置交换,积为脉频2格式。除法运算/滤波器/A/D:
包括一个可移位双向可逆计数器、一个单向或双向计数器和/或乘法器;
可有两种工作方式:
1、被除数输入可移位双向可逆计数器,除数输入双向可逆计数器计数,当双向可逆计数器达到一定值时或产生进/借位时,双向可逆计数器复位,同时可移位双向可逆计数器向绝对值减少方向移位;
2、被除数可先与除数的方向信号作乘法,再输入可移位双向可逆计数器计数,除数的大小(标量)输入单向计数器,当单同计数器达到一定值时或产生进/借位时,单向计数器复位,同时可移位双向可逆计数器向绝对值减少方向移位;
在除数计数器的某一值(或复位值)时,采样寄存器锁存可移位双向可逆计数器的值,可作为对应的运算结果数码值;
比较器根据一数字三角波与可移位双向可逆计数器或采样寄存器的数值比较,产生对应结果的脉宽信号;
当除数为一固定值时,除法器成为一滤波器或A/D;平方根运算:
当将除法运算的脉宽结果作为该除法的除数时,所得结果为输入信号的平方根信号;真有效值运算:
对输入信号作所述乘法的自相乘平方运算、滤波、平方根运算,即得真有效值;
当输入信号为脉频信号时,可经滤波器形成脉宽信号再作乘法;
当输入信号为脉宽信号时,可经滤波器变换信号的载频再作乘法;加/减法运算:
其中两组不含零状态的脉宽的加法运算可采用逻辑运算实现,真值表:
脉宽组1/脉宽组2 00 01 10 11
和 0 Z Z 1
表中“Z”为一个新增加的零状态,可由一个新的逻辑状态或高频等宽脉冲表示;
当含有零状态相加时,还须新增加两个半值逻辑状态或由对应的高频调宽脉冲表示;或含多个分值相加时,增加相应逻辑状态或调宽脉冲表示;
反相输入即为减法。
两脉频2格式信号相加输出脉频2格式信号,其中任一输入信号的同向脉频的每一触发沿,均在对应输出脉频上产生一对应触发沿;
脉频2格式的信号位置对换则为反相;反相相加为减法;
脉频1与脉频2格式信号相加,可先将脉频1格式转换为脉频2格式,再作所述两脉频2格式加/减法;
两脉频1格式信号相加,可转换为两脉频2格式信号相加;
或直接脉频1相加:输入脉频的任一触发沿,在输出脉频上产生一对应触发沿,其方向逻辑状态为该触发沿对应方向;
脉频1信号的方向逻辑状态对换即为反相;脉频1反相相加为减法。
脉宽信号转换为脉频信号与脉频相加/减。滤波器/微分器:
滤波器包括一个双向可逆计数器,一个控制器;
控制器可有多个脉冲信号输入端和/或输出端、时基,可对多个脉冲信号作多权值求和并将结果控制送至计数器,可监测计数器的计数值与预设值比较,并作出相应动作;
控制器产生的脉冲信号、计数器的方向信号、进/借位和计数值构成其输出信号;控制器的设定值和初始值可被外部读/写;
多权值求和可通过输入计数器不同位实现;
毛刺滤波器:控制器监测计数值,当递增/递减到一定值时,滤波器进入旁路输出状态,控制器旁路该方向的脉冲信号至输出端,计数器的值不再递增/递减;当出现反向信号时,滤波器进入计数滤波状态,控制器将该两信号同时接至计数器,输出端无信号,计数值被反向中和;
可滤去数值较小的边沿脉频信号;
饱和滤波器:控制器产生反馈信号至输入端,控制器监测计数器的数值,当数值达到设定值时,根据时基控制产生上述反馈信号的正负方向,以使计数器的值回到初始值;
可产生PWM信号,可实现PFM向PWM的转换,可实现PWM信号的载频变换,可产生数字三角波;
低通滤波器/微分器:控制器根据一数字三角波,与计数值比较,产生一路PWM波,该PWM波反馈至输入端求和,使计数值向绝对值减少方向计数;该和即为微分信号;该PWM波为低通滤波信号;
可产生平均值,类似(RC)滤波器,可作平均值A/D,功能兼容上例;
若计数器改为由外部读/写的寄存器,则成为脉宽信号发生器。
多级串连成为多阶滤波器/微分器;信号发生:
脉冲信号发生器:包括一个多路输入模拟积分器和一个比较反馈回路,比较反馈回路通过一路开关控制正负基准源输入模拟积分器,使积分器的电压或积分电容上的电荷趋于零或初始值;
比较器可为施密特比较器或窗口比较器;
采用施密特比较器时,积分器工作于脉宽调制状态,比较器产生正向或负向脉冲,其它输入信号调制脉冲的正负向宽度,开关在正负基准源间切换;
采用窗口比较器时,积分器可工作于脉频调制状态或W2脉宽调制状态,当积分电压或电容电荷达到或超过窗口值时,输出对应方向上的时钟脉频或脉宽,控制开关于正负基准源和悬空状态间切换,反馈回积分器,使积分器趋向初始(或零)电压或电荷;
该开关信号即为所述脉冲信号;
采用数字积分器对所述脉冲积分成为零比较数字积分器/和或A/D,可有无限积分容量;
采用滤波器对所述脉冲滤波可得低通滤波信号、微分信号、平均值A/D信号;
正、负方向信号可分别校正,以协调零漂或基准源间的差别。电能运算:
将电流和电压信号变换为脉宽或脉频信号,
进行所述乘法运算,
进行所述积分运算;
后续处理机构可对各部分结果作零点、增益校正,可存储、输出实际电能值。
脉宽或脉频发生器产生零校正脉冲和/或增益校正脉冲,可与所述乘积作加/减法和/或乘法运算,以校正零点和增益;
上款经校正的信号输入积分器积分,并输出电能值或电能信号;
其中脉宽和/或脉频发生器可由外部数字调整。
本发明与模拟运算比较,采用数字器件运算,具有简单、准确、可靠,容易产生数字信息,可与数字电路直接兼容集成等特点;与一般的数码运算(CPU等)比较,具有无需高精度A/D、多位数码运算电路,却能实现高精度、实时高速并行运算,电路更简单、廉价、可靠,更低功耗等特点。
实施方式:
以下就各部分分别说明:本说明中约定二电平信号中的有效电平为逻辑1,另一电平为逻辑0,实际中可灵活选用正或反逻辑表示方式;各逻辑表达式中,表示与运算,+表示或运算,
表示异或运算;有上划线的信号为非运算,如
W1为Wl的反相信号;各逻辑运算依照布尔逻辑代数运算规则进行;各逻辑算式或方法可用相对应的逻辑器件实现。
为说明具体装置,约定以下信号格式:
脉宽信号给出三种:
第一种为单线格式(以下简称W1),以两状态时长之差表示信号值;
第二种为双线格式(以下简称W2),分别以两条信号线W2+、W2-的各一个有效态表示正向和负向,它们的时长之差表示信号值,W2+和W2-的所余各一个状态同时有效时表示信号为零;
第三种为双线格式(以下简称W3),在W1格式中增加一条零状态线(W0);
脉频信号对于单方向信号只需一条标量信号线;双方向信号含两条信号线,给出两种格式;
第一种(以下简称Fl)其中一条脉频线P表示信号的绝对值,另一条线S的两个状态表示方向。
第二种(以下简称F2)其中一条为正脉频线(以下简称P+),另一条为负脉频线(以下简称P-),分别表示双方向信号的数值,交换两线的位置即可实现信号反向或反相。信号转换:
W1转换为W2:
逻辑表达式:W2+=W1;
W2-=
W1:
W1转换为W3:增加0态线即是;
W1转换为F1:W1直接代表F1的S方向线,而脉频线P为固定的时基信号(c),逻辑表达式:P=C;S=W1;
W1转换为F2:W1的两状态直接控制时基信号在P+和P-线上的选通,其中的标量恒为时基脉频(c),逻辑表达式:P+=W1·C;P-=
W1·C;
W2转换为W1:W2两有效状态转换为W1对应的两电平,而W2的0态由高频等宽时基信号(c)表示,逻辑表达式:W1=W2++
W2+·
W2-·C;
W2转换为W3:W2两有效状态转换为W1对应的两电平,而W2的0态由W0表示,逻辑表达式:W1=W2+或W1=
W2-;W0=
W2+·
W2-;
W2转换为F1:W2两有效状态转换为W1对应的两电平,这一信号可作为F1的S方向线,脉频线P为由0态有效时封闭的固定时基信号(c),逻辑表达式:S=W2+或S=W 2-;P=(W2++W2-)·C;
W2转换为F2:W2两有效状态分别对应选通时基信号作为P+、P-两线的有效信号,逻辑表达式:P+=W2+·C,P-=W2+·C,
W3转换为W1:W1′=W1·
W0+W0·C;
W3转换为W2:W2+=W1·
W0;W2++
F1·
W0;
W3转换为F1:S=W1,P=C·
WO;其中C为时基:
W3转换为F2:P+=W1·C·
W0;P=
W1·C·
WO;
F1转换为F2:S方向线信号控制脉频P分配于F2的P+和P-线,P+=P·S,P-=P·
S;
F2转换为F1:P+、P-线脉频触发方向指示寄存器形成S方向信号,每当有P+触发沿时,S被置为1或0,每当有P-触发沿时,S被置为对应的0或1,两脉频的触发沿合成单一脉频P;逻辑表达式:
S的真值表(表中↑为有效触发沿,×为任意逻辑状态):
S P+ P-
1 ↑ ×
0 × ↑
F格式可通过滤波器转换为W格式积分运算:
脉宽信号依时基信号转换为脉频信号;脉频信号采用双向可逆计数器或双单向计数器累计双方向的脉冲数实现积分;再由CPU等后续运算部件解算出实时积分值;
计数器输出格式:第一种原理类似F1,双向可逆计数器内包括方向指示和计数值;第二种原理类似F2,双单向计数器指示对应方向的计数值;
各计数器的输出可为读写方式或只读方式或读出复位方式,计数器的输出还可以是进位或借位或若干位信号及其译码组合信号;
读出复位计数器的特点是每次读出结果时,计数器自动复位或清零;采用读写方式时,读出后可写或不写回数值;采用只读方式时,读出数值对计数器中的数值无影响;各方式读出的结果由后续处理机构处理,识别出实时数值。乘法运算
脉冲信号的乘法运算可分别按方向和绝对值进行,其中两方向的乘法运算可采用逻辑运算实现,真值表:
方向1/方向2 00 01 100 11
积 1 0 0 1
各参数的反相输入或输出可产生反相的乘积,实际运算中可对积作反相调正或作隐含参数处理,在后续处理机构中作出相应处理;
在一个或二个单方向信号参与运算时,可省略矢量运算;
两绝对值的乘法运算按算术运算方法进行,两W信号的绝对值乘积为B0=B1×B2,只有0和隐含值;而脉冲信号的绝对值乘积为P0=P×B,仍可用脉频P表示,W信号的隐含比例仍作隐含处理,B为0时,则线上无脉冲,逻辑表达式为P0=P·R;
下面给出各格式信号的具体乘法方法,每种给出了一种格式的结果,其它格式的结果可依同样原理生成或由信号转换得到;
W1×W1:结果为W1格式时:
W11、W12为两W1格式的输入信号;W1为W1格式的运算结果;W1×W2:结果为W2格式时:
W2+′=W1·W2++
W1·W2-;
W2-′=
W1·W2++W1·W2-;
式中W1、W2+、W2-是输入之W1格式和W2格式信号的各分量,W2+′、W2-′为W2格式的运算结果;
W1×W3:结果为W3格式时:
两W1格式信号作W1×W1运算,W0不变;
W1×F1:结果为F1格式时:
式中P、S、W1是输入之F1和W1格式信号的各分量;P′、S′为F1格式之运算结果;
W1×F2:结果为F2格式时:
P+′=P+·W1+P-·
W1;
P-′=P+·
W1+P-·W1;
式中P+、P-、W1是输入之F2和W1格式信号的各分量;P+′、P-′为F2格式之运算结果;
W2×W2:结果为W2格式时:
逻辑表达式:W2+′=W21+·W22++W21-·W22-;
W2-′=W21+·W22-+W21-·W22+;
式中W21+、W21-、W22+、W22-是输入两W2格式信号的各分量;W2+′、W2-′是W2格式的运算结果;
W2×W3:结果为W2格式时:
W2+′=(W1·W2++
W1·W2-)·
W0;
W2-′=(
W1·W2++W1·W2-)·
W0;
式中W2+、W2-、W1、W0是输入W2和W3格式信号的各分量;W2+、W2-是W2格式的运算结果;
W2×F1:结果为F2格式时:
P+=(S·W2++
S·W2-)·P;
P-=(
S·W2++S·W2-)·P;
式中P、S、W2+、W2-为输入之F1和W2格式信号的各分量,P+、P-为输出之F2格式信号;
W2×F2:结果为F2格式时:
P+′=P+·W2++P-·W2-;
P-′=P+·W2-+P-·W2+:
式中P+、P-、W2+、W2-是输入F2和W2信号的各分量,P+′、P-′是输出之F2格式信号
W3×W3:结果为W3格式时:
W0′=W01+W02;
式中W11、W01、W12、W02是输入之两W3格式信号的各分量;W1′、W0′为W3格式之运算结果;
W3×F1:结果为F1格式时:
式中P、S、W1、W0是输入之F1和W3格式信号的各分量;P′、S′为F1格式之运算结果;
W3×F2:结果为F2格式时:
P+′=(P+·W1+P-·
W1)·
W0;
P-′=( P+·
W1+P-·W1)·
W0;
式中P+、P-、W1、W0是输入之F2和W3格式信号的各分量;P+′、P-′为F2格式之运算结果。除法运算/滤波器/A/D:
包括一个可移位双向可逆计数器、一个单向或双向计数器和/或乘法器;
可有两种工作方式:
1、被除数输入可移位双向可逆计数器,除数输入双向可逆计数器计数,当双向可逆计数器达到一定值时或产生进/借位时,双向可逆计数器复位,同时可移位双向可逆计数器向绝对值减少方向移位;
2、被除数可先与除数的方向信号作乘法,再输入可移位双向可逆计数器计数,除数的大小(标量)输入单向计数器,当单向计数器达到一定值时或产生进/借位时,单向计数器复位,同时可移位双向可逆计数器向绝对值减少方向移位;
在除数计数器的某一值(或复位值)时,采样寄存器锁存可移位双向可逆计数器的值,可作为对应的运算结果数码值;
比较器根据一数字三角波与可移位双向可逆计数器或采样寄存器的数值比较,产生对应结果的脉宽信号;
当除数为一固定值时,除法器成为一滤波器或A/D;平方根运算:
当将除法运算的脉宽结果作为该除法的除数时,所得结果为输入信号的平方根信号;真有效值运算:
对输入信号作所述乘法的自相乘平方运算、滤波、平方根运算,即得真有效值;
当输入信号为脉频信号时,可经滤波器形成脉宽信号再作乘法;
当输入信号为脉宽信号时,可经滤波器变换信号的载频再作乘法;加/减法运算:
脉冲信号的加减法运算分别按脉宽和脉频两类进行,脉宽先转换为脉频再与脉频相加;将信号反相相加即为减法;
脉宽加法运算中,各信号视为同一比例,作隐含处理,但结果中出现新的状态:如零,半值……等,可用新的逻辑状态表示或用对应脉宽的脉冲表示。
下面给出具体格式的加法方法:
W1+W1:结果为W1格式:
W1=W11·W12+W11·C+W12·C:
结果为W2格式时;
W2+=W11·W12;
W2-=
W11·
W12:
W11、W12为两W1格式的输入信号,C为等宽时钟脉冲;W1为W1格式的运算结果;W2+、W2-为W2的运算结果,内含零状态;
W2±W2
逻辑表达式:W2+=W21+·W22+;
W2-=W21-·W22-;
C+1=W21+·
W22+·
W22-+W22+·
W21+·
W21-;
C-1=W21-·
W22+·
W22-+W22-·
W21+·
W21-;
W2+、W2-为W2格式的结果;其中W21+,W22+,W21-,W22-分别为两W2信号的正向、负向有效态;C+1、C-1为两个半值结果,可用专门的引线表示,也可用等宽脉冲表示,采用等宽脉冲时可将C+1·C结果+于W2+表达式后部,C-1·C结果+于W2-表达式后部,其中C为等宽时钟脉冲;
F2±F2
P2+、P2-为F2格式结果;其中P21+、P21-、P22+、P22-分别为两F2格式信号的双方向脉频;异或运算可保证各触发沿不互相掩盖;
其它格式脉宽、脉频信号可转换为对应所述的脉冲信号再运算;也可直接组合运算;
各种格式的信号可通过滤波器作加/减运算并产生各种格式,还可避免后续信号出现过窄脉冲;滤波器:
滤波器包括一个双向可逆计数器。一个控制器;
控制器可有多个脉冲信号输入端和/或输出端、时基,可对多个脉冲信号作多权值求和并将结果控制送至计数器,可监测计数器的计数值与预设值比较,并作出相应动作;
控制器产生的脉冲信号、计数器的方向信号、进/借位和计数值构成其输出信号;控制器的设定值和初始值可被外部读/写;
毛刺滤波器:控制器监测计数值。当递增/减到一定值时,滤波器进入旁路输出状态,控制器旁路该方向的脉冲信号至输出端,计数器的值不再递增/递减;当出现反向信号时,滤波器进入计数滤波状态,控制器将该两信号同时接至计数器,输出端无信号,计数值被反向中和;
可滤去数值较小的边沿脉频信号,
饱和滤波器:控制器产生反馈信号至输入端,控制器监测计数器的数值,当数值达到设定值时,根据时基控制产生上述反馈信号的正负方向,以使计数器的值回到初始值;
可产生W信号,可实现F向W的转换,可实现W信号的载频变换;
低通滤波器/微分器:控制器根据一数字三角波,与计数值比较,产生一路PWM波,该PWM波反馈至输入端求和,使计数值向绝对值减少方向计数;该和即为微分信号;该PWM波为低通滤波信号;
可产生平均值,类似RC滤波器,可作平均值A/D,功能兼容上例;
若计数器改为由外部读/写的寄存器,则成为脉宽信号发生器。
多级串连成为多阶滤波器/微分器;信号发生器:
脉冲信号发生器:一个以运算放大器为基础的多路输入模拟积分器,和一个比较反馈回路,比较反馈回路通过一路开关控制正负基准源输入模拟积分器,使积分器的电压或积分电容上的电荷趋于零或初始值;
比较器可为施密特比较器或窗口比较器;
采用施密特比较器时,积分器工作于脉宽调制状态,比较器产生正向或负向脉冲,其它输入信号调制脉冲的正负向宽度,开关在正负基准源间切换;
采用窗口比较器时,积分器可工作于脉频调制状态或W2脉宽调制状态,当积分电压或电容电荷达到或超过窗口值时,输出对应方向上的时钟脉频或脉宽,控制开关于正负基准源和悬空状态间切换,反馈回积分器,使积分器趋向初始(或零)电压或电荷;
该开关信号即为所述脉冲信号。
正、负方向信号可分别校正,以协调零漂或基准源或系统误差;
采用数字积分器对所述脉冲积分成为零比较数字积分器和/或A/D,可有无限积分容量;
采用滤波器对所述脉冲滤波可得低通滤波信号、微分信号、平均值A/D信号。电能运算器:
将电流和电压信号变换为W或F格式信号,利用所述乘法和积分运算方法实现dt电能运算;首先进行乘法运算,所得信号输入积分器积分并输出结果;
首先两输入信号经“异或”门7实现乘法,此时的积为反相信号,作隐含值在后续机构中作对应处理;方框8将乘积变换为F2格式信号,分别接至双单向计数器9和10积分,计数器可包括前置分频器,以扩大积分容量并降低后续响应速度,输出采用读出复位计数器方式,读出时自动复位与总线连接的计数值,前置分频器并不复位;后续处理机构(CPU等)通过总线BUS读积分值,并解算出实际值,对零点、增益校正,决定起动点,存储、输出实际电能值。
电能例2:
通过脉宽发生器17产生零校正脉宽;
与上例乘积在12相加;
转换为F2格式信号;
经过前置分频器或增益校正器14和15分频或校正;
再接至积分器16积分;
脉宽发生器的零校正脉宽和增益校正器的增益值可通过BUS由外部数字调整。
电能例3:
增益脉频发生器18产生增益时基脉频
与例2中校零后的和相乘,
再经积分器16积分,输出电能值;
脉频或脉宽发生器的数值可由外部数字调整:
电能例4:
W1信号与F2信号作乘法,
脉频发生器21产生零校正脉频,
与所述积在20相加,
各方向信号经前置分频器或增益校正器14和15分频或校正,
接至积分器(14)积分并输出电能值:
脉频发生器的零校正脉频和增益校正器的增益值可通过BUS由外部数字调整。附图说明:
图0:逻辑器件图案说明图;
图1:W1转换为W2实施图;
图2:W1转换为W3实施图;
图3:W1转换为F1实施图;
图4:W1转换为F2实施图;
图5:W2转换为W1实施图;
图6.1和6.2:W2转换为W3实施图;
图7.1和7.2:W2转换为F1实施图;
图8:W2转换为F2实施图;
图9:W3转换为W1实施图;
图10:W3转换为W2实施图;
图11:W3转换为F1实施图;
图12:W3转换为F2实施图;
图13:F1转换为F2实施图;
图14:F2转换为F1实施图;
图15:双向可逆计数器构成的积分器原理图及存储格式图;
图16:双单向计数器构成的积分器原理图及存储格式图;
图17:W1×W1实施图;
图18:W1×W2实施图;
图19:W1×W3实施图;
图20:W1×F1实施图;
图21:W1×F2实施图;
图22:W2×W2实施图;
图23:W2×W3实施图;
图24:W2×F1实施图;
图25:W2×F2实施图;
图26:W3×W3实施图;
图27:W3×F1实施图;
图28:W3×F2实施图;
图29.1~29.5:W1+W1实施图;
图30:W2+W2实施图;
图31:F2+F2实施图;
图32:电能运算及校正框图;
图33:电能例1实施图;
图34:电能例2实施图;
图35:电能例3实施图;
图36:电能例4实施图;
图37:滤波器框图;
图38:毛刺滤波器原理图;
图39:饱和滤波器原理图;
图40:低通滤波器/微分器原理图;
图41:脉冲信号发生器原理图;
图42:除法器原理图一;
图43:除法器原理图二;
图44:真有效值运算器框图;附图说明:
图0:图中NOT为非门,信号反相,对应于上划线运算符;OR为或门,对应于+运算符;NOR为或非门,相当于或运算后再取反;AND为与门,对应于,运算符;NAND为与菲门,相当于与运算后取反;XOR为异或门,对应于
运算符:XNOR为异或非门,相当于异或运算后取反;
图1:W1的两个状态被分配为两条信号线的两个有效状态(高电平)成为W2格式;
图2:W1外增加一个接地W0线表示恒无效(低电平)的零状态线成为W3格式;
图3:W1作为F1的S方向信号,时钟C为脉频信号,组成F1格式信号,
图4:W1转换为W2格式再控制时钟加载于两条信号线上,成为F2格式;
图5:W2通过或非门检出零状态,控制等宽脉频C加载于后级或门上,使零状态时以等宽高频脉冲表示,而其它状态时即以对应电平表示,转换结果为W1格式;
图6.1和6.2:W2通过或非门检出零状态,作为W0信号,而W2+或W2-的任一个选为W3,其中W0有效时,则无论W3为何状态,信号均为零;
图7.1和7.2:W2+或W2-任一个选为方向信号S,或非门检出零状态控制时钟加载于脉频线P,转换为F1信号;其中选W2-为方向信号时,通过非门调正其方向状态,当然也可不作调正,而隐含于后续处理过程中作对应处理;
图8:W2+或W2-控制时钟加载于两条线上,成为F2格式;
图9:W0信号分别选通等宽时钟或W3,再在或门中合成为一路W1信号;
图10:W0和W3的两路信号合成为W2格式;
图11:W3作为方向信号S,W0控制时钟信号加载为脉频P,成为F1格式;
图12:W3格式经W2格式再转换为F2信号;
图13:方向信号控制脉频P分别加载成为F2格式的两路脉频;
图14:F2格式的两路脉频通过触发寄存器产生方向信号S,通过异或门合成脉频P;采用异或门可避免由于电平重叠引起的触发沿丢失;
图15:双向可逆计数器构成积分器,输入信号格式可为F1或F2,输出可为进位或借位或计数值信号;其存取格式包括方向指示和数值;
图16:双单向计数器构成积分器,输入信号为F2格式,输出可为进位或借位或计数值信号;其存取格式只包含数值,方向由空间位置分别;
图17:两W1信号通过异或非门实现乘法运算;
图18:W1信号先转换为W2格式再进行W2×W2运算;
图19:W1×W3作双W1信号乘法,W0不变,结果仍为W3格式;
图20:W1与F1的方向信号S作两W1信号乘法,结果为F1格式积的方向信号S′,脉频P不变;
图21:W1转换为W2,再作W2×F2运算,逻辑电路结构与两W2格式信号乘法一样,同为四线状态信号乘加;
图22:两W2格式信号的四线状态分别两两相乘(与)再相加(或),产生新的W2格式信号;
图23.1和23.2:W2×W3对于W0的合并可有前置和后置方式;图23.2为前置方式,W3转换为W2再作W2×W2;图23.1为后置方式,W3当作W1与W2相乘,再在后端积上将W0作零合并;
图24.1和24.2:W2×F1类似于W2×W3,由P代替W0;图24.1后置方式只有后端门随脉频高速翻转,较前置方式少开关动作;
图25:W2×F2电路结构类同W2×W2;
图26:两W3格式信号相乘,两W3信号作W1相乘,两W0信号作或运算,以使得任一个为零有效时,结果为零;
图27:W3×F1,W3与S作两W1乘法产生新的F1格式的方向信号S′,W0控制开启脉频P成为新的脉频P′;
图28.1和28.2:W3×F2类似于W2×W3,F2代替W2;图28.2前置方式的W0零状态较早出现,可减少各门的翻转时间;
图29.1~29.5:图29.3,W1+W1结果为W2格式时,两信号通过与门产生W2+,通过或非门产生W2-信号;图29.4和29.5结果为W3格式时,通过异或门产生W0,通过或门或与门产生W3,其中图29.4的W0有效时,W3为负态,图29.5为正态;图29.1和29.2为通过W3转换得到的W1结果;
图30:W2+W2,两个与门产生新的W2+和W2-,两异或门分别检出两信号的零状态,通过对应的与或门产生半值结果,满足实施方式所述的逻辑表达式产生各信号;
可依照W2转换为W1方式将半值结果合并于对应方向上,或通过滤波器将各值统一转换为W1格式或其它格式;
图31:F2+F2,两异或门分别将同向的脉频合并,产生新的F2信号;
采用异或门可避免由于电平重叠引起的触发沿丢失;
各种格式的信号可通过滤波器生成其它格式,可避免后续信号出现过窄脉冲;
图32:电能运算器主要包括乘法器3和积分器5,其次为校正器1、2、4、6,可设于信号流的各段上,对零点和增益校正;实际中可在其中一段校正即可;各校正器或积分器的数码信息可被外部读或写;
图33:首先两输入信号经“异或”门7实现乘法,此时的积为反相信号,作隐含值在后续机构中作对应处理;方框8将乘积变换为F2格式信号,分别接至双单向计数器9和10积分,计数器可包括前置分频器,以扩大积分容量并降低总线响应速度,总线输出采用读出复位计数器方式,读出时自动复位与总线连接的计数位,前置分频器并不复位;
图34:输入信号在乘法器11中相乘,积与脉宽信号发生器17的脉宽在加法器12中相加,以校正零点;和转换为F2格式信号,经前置分频器或增益校正器14和15分频或校正,再接至积分器16积分;
前置分频器或增益校正器14和15分别由计数器和比较器组成,分别对正、负向脉冲校正或分频,当计数器的数值与比较器的数值相等时,比较器输出一脉冲使计数器复位并向积分器输出一对应方向的脉冲;
比较器的数值可被外部读/写;脉冲发生器的脉冲参数可外部设置;
图35:增益脉频发生器18产生一脉频信号,与脉宽信号相乘可比例地改变脉宽信号的数值;可用于校正电能增益:增益脉频与校零后的和在13相乘,所得乘积经积分即为电能值;
增益脉频发生器18的脉频参数可外部调整;
图36、W1和F2在19相乘,脉频发生器21产生零校正脉频与乘积在20相加,经图34所述前置分频器或增益校正器14和15校正,再积分为电能信号;
图37、滤波器包括一双向可逆计数器22和控制器(23及24),控制器对多个输入信号求和,并将该和控制送至计数器积分,可监测计数器的计数值与预设值比较,并作出相应动作;
控制器产生的脉冲信号、求和信号、计数器的方向信号、进/借位和计数值构成其输出信号;控制器的设定值和初始值通过总线(BUS)可被外部读/写;
图38:毛刺滤波器:输入为F2格式,当计数器22产生进位或借位时,滤波器进入旁路输出状态,进/借位信号通过开关25旁路该对应方向的脉冲信号至输出端,计数器的绝对值不再增加;当出现反向信号时,进/借位被复位,滤波器进入计数滤波状态,控制器将该两信号同时接至计数器,输出端无信号,使计数值被反向中和;
S为计数器的进′借位信号,输出可指示当前信号的方向;F2 Out为F2格式输出信号,将其合并为单一脉频时,即为绝对值信号;
通过BUS可读/写22的内容;
可滤去数值较小的边沿脉频信号;可分离方向信号和绝对值信号;
图39:饱和滤波器:控制器26监测计数器22的数值,当数值达到设定值时,控制器产生反馈信号至输入端与输入信号一起求和,使计数器的值回到初始值;
该反馈信号即为输出的脉冲信号,通过BUS可改变26的参数;
可产生脉宽信号,可实现脉频向脉宽的转换,可实现脉宽信号的载频变换;
图40:低通滤波器/微分器:控制器包括求和器24、比较器28,比较器28将来自BUS′的数字三角波与22的计数值比较,产生一路PWM波0ut1,该PWM波反馈至24求和,使计数值向绝对值减少方向计数;平衡时,输入信号的总和与PWM波的数值大小相等方向相反,计数值为平均值A/D数码信号;该和Out2即为微分信号;该PWM波Out1为低通滤波信号;
27为采样寄存器,由28的数值信号(如换向信号)触发锁存22的数值,并通过BUS输出;22中的信号也可由BUS输出;
若计数器改为由外部读/写的寄存器,则成为脉宽信号发生器。
多级串连成为多阶滤波器/微分器;
图41:脉冲信号发生器:一个多路输入模拟积分器29,和一个比较反馈回路30,比较反馈回路通过一路开关控制正负基准源输入模拟积分器,使积分器的电压或积分电容上的电荷趋于零或初始值;
比较器可为施密特比较器或窗口比较器;
采用施密特比较器时,积分器工作于脉宽调制状态,比较器产生正向或负向脉冲,其它输入信号调制脉冲的正负向宽度,开关在正负基准源间切换;
采用窗口比较器时,积分器可工作于脉频调制状态或W2脉宽调制状态,当积分电压或电容电荷达到或超过窗口值时,输出对应方向上的时钟脉频或脉宽,控制开关于正负基准源和悬空状态间切换,反馈回积分器,使积分器趋向初始(或零)电压或电荷或窗口值;
该开关信号并作为输出脉冲信号;
正、负方向信号可分别校正,以协调零漂和/或基准源间的差别;
采用数字积分器对所述脉冲积分成为零比较数字积分器和/或A/D,可有无限积分容量;
采用滤波器对所述脉冲滤波可得低通滤波信号、微分信号、平均值A/D信号。
图42:除法器原理图一;被除数D1输入可移位双向可逆计数器31,除数D2输入单向或双向可逆计数器32,除数计数器的计数值达到一定值时,输出脉冲信号并复位,同时使可移位双向可逆计数器移位;除数计数器的某一值或复位信号可用于触发采样寄存器34锁存当时可移位双向可逆计数器的值,实现数码化;比较器33将来自BUS′的数字三角波与可移位双向可逆计数器的计数值或采样寄存器的数值比较,产生一路商的脉宽信号;
除数可将方向信号和绝对值信号分离,方向信号先与被除数作乘法,积作为被除数;绝对值信号再作除数;
若为单象限除法,则只须可移位单向计数器和单向计数器;
可移位计数器31可扩展小数位,使计数器的低位小于输入信号位,以使运算更准确;
除数为一固定值时,除法器可作为滤波器或A/D;
图43:除法器原理图二;除数D2可通过毛刺滤波器37分离出方向S和绝对值信号P;方向信号先与被除数D1作在36乘法,再输入可移位计数器31,除数的绝对值信号输入除数计数器35计数,当达到一定值时,输出脉冲信号,并复位,同时触发可移位计数器移位;
采样和比较同图42;
图44:真有效值运算器框图;包括脉频--脉宽变换器或脉宽载频变换器38、乘法器39、平方根运算器40和/或滤波器41;
当输入信号为脉频信号时,滤波器38形成脉宽信号再作乘法;
当输入信号为脉宽信号时,滤波器38变换信号的载频再作乘法;
平方结果可直接输入平方根运算器40或经滤波器41再输入平方根运算器,因为所述平方根运算器也具有积分或滤波作用。
Claims (34)
1、脉冲信号的运算、处理装置,其特点是:以单路或多路脉冲的脉宽或脉频表示信号的大小和方向(PWM、PFM等),以所述脉冲在数字器件上直接作实时运算,产生数字或脉冲信息。
2、根据权利要求1所述的脉冲信号的运算、处理装置,其特点是:运算、处理功能可包括:信号转换、加、减、乘、除、平方、平方根、真有效值、积分、微分、滤波、电能运算、信号发生、A/D、数字接口等。
3、根据权利要求1所述的脉冲信号的运算、处理装置,其信号格式除包括单线PWM格式(以下简称脉宽1)和单线PFM格式外,脉冲信号还可有以下格式,其特点是:
(1)、脉宽2格式,以多个脉宽的差/和表示信号值,并可有一个或多个逻辑状态表示零值;
(2)、脉频1格式:以多个脉频和逻辑状态表示绝对值和方向;
(3)、脉频2格式:以多个脉频表示正、负方向信号值。
4、根据权利要求3所述的脉冲信号的运算、处理装置,其特点是:信号的各种格式可互相转换。
5、根据权利要求4所述的脉冲信号的运算、处理装置,其特点是:将脉宽1的两状态分配至脉宽2对应有效状态,实现格式转换。
6、根据权利要求4所述的脉冲信号的运算、处理装置,其特点是:将脉宽2的有效状态按正/负方向合并为脉宽1的两状态,零状态以脉宽1上对应时间段的等宽高频脉冲表示。
7、根据权利要求4所述的脉冲信号的运算、处理装置,其特点是:脉宽2可用有效状态控制高频脉冲成为对应脉频2格式的脉频;
脉宽1格式可先经过脉宽2格式再转换为脉频2格式。
8、根据权利要求4所述的脉冲信号的运算、处理装置,其特点是:脉宽1的两状态直接转换为脉频1的方向状态,以恒频脉冲作为绝对值脉频。
9、根据权利要求4所述的脉冲信号的运算、处理装置,其特点是:脉宽2的两有效状态转换为脉频1的两方向状态,零状态控制加载的恒频脉冲作为绝对值脉频。
10、根据权利要求4所述的脉冲信号的运算、处理装置,其特点是:脉频1的两方向状态控制脉频分配为脉频2格式的脉频,成为脉频2格式。
11、根据权利要求4所述的脉冲信号的运算、处理装置,其特点是:脉频2格式的脉频,通过触发方向寄存器形成脉频1格式的方向信号,任一输入脉频上的触发沿,在输出信号上均产生一个对应触发沿,成为脉频1格式。
12、根据权利要求1所述的脉冲信号的运算、处理装置,其积分运算特点是:
脉宽信号转换为脉频信号;
脉频信号采用双向可逆计数器或双单向计数器累计双方向的脉冲数实现积分;
所述计数器的计数值可由后续运算部件(CPU等)解算出实时积分值。
13、根据权利要求12所述的脉冲信号的运算、处理装置,其积分运算特点是:所述计数器有两种输出格式:
(1)双向可逆计数器内包括方向指示和计数值;
(2)双单向计数器指示对应方向的计数值。
14、根据权利要求12所述的脉冲信号的运算、处理装置,其积分运算特点是:
所述各计数器的输出可为读写方式或只读方式或读出复位方式,计数器的输出还可以是进位或借位或若干位信号及其译码组合信号;
读出复位计数器每次读出结果时,计数器自动复位或清零,计数器可包括前置分频器,读出时自动复位被读出部分的计数器,不被读出的前置分频器部分并不复位;
采用读写方式时,读出后可写或不写回数值;
采用只读方式时,读出对计数器中的数值无影响;
各方式读出的结果可由后续处理机构处理。
15、根据权利要求1所述的脉冲信号的运算、处理装置,其脉宽信号的乘法运算特点是:
其中两组脉宽的乘法运算可采用逻辑运算实现,真值表:
每组脉宽可分为正/负两方向,1表示正向,0表示负向,
脉宽组1/脉宽组2 00 01 10 11
积 1 0 00 1
各参数的反相输入可产生反相的乘积,所述装置可对积作反相调正或作隐含参数在后续处理机构中作出相应处理;
两个脉宽信号的零状态中的任何一个为零有效状态,则积的零状态为零有效状态。
16、根据权利要求1所述的脉冲信号的运算、处理装置,其脉宽与脉频信号的乘法运算特点是:
脉宽信号与脉频1格式信号的方向信号作所述脉宽乘法运算,积为新的脉频1格式方向信号,而零状态有效时脉频为零,否则表示绝对值的脉频不变;
脉宽信号控制脉频2格式的脉频的正负位置交换,积为脉频2格式,零状态有效时各脉频为零。
17、根据权利要求1所述的脉冲信号的运算、处理装置,其脉宽信号的加/减法运算特点是:
其中两组不含零状态的脉宽的加法运算采用逻辑运算实现,真值表:
脉宽组1/脉宽组2 00 01 10 11
和 0 Z Z 1
表中“Z”为一个新增加的零逻辑状态,可由一个新的逻辑状态或高频等宽脉冲表示;
当含有零状态相加时,还须新增加两个半值逻辑状态或由对应的高频调宽脉冲表示;或含多个分值相加时,增加相应逻辑状态或调宽脉冲表示;
反相输入即为减法。
18、根据权利要求1所述的脉冲信号的运算、处理装置,其脉频信号的加/减法运算特点是:
(1)、两脉频2格式信号相加输出脉频2格式信号,其中任一输入信号的同向脉频的每一触发沿,均在对应输出脉频上产生一对应触发沿;
脉频2格式的信号位置对换则为反相;反相相加为减法;
(2)、脉频1与脉频2格式信号相加,可先将脉频1格式转换为脉频2格式,再作所述两脉频2格式加/减法;
(3)、两脉频1格式信号相加,可转换为两脉频2格式信号相加;
或直接脉频1相加:输入脉频的任一触发沿,在输出脉频上产生一对应触发沿,其方向逻辑状态为该触发沿对应方向;
脉频1信号的方向逻辑状态对换即为反相;脉频1反相相加为减法。
19、根据权利要求1所述的脉冲信号的运算、处理装置,其脉宽与脉频信号的加/减法运算特点是:脉宽信号转换为脉频信号进行所述脉频的加/减法运算。
20、根据权利要求1所述的脉冲信号的运算、处理装置,其电能运算特点是:
将电流和电压信号变换为所述脉冲信号,
进行所述乘法运算,
进行所述积分运算;
后续处理机构可对各部分信号作零点、增益、线性校正,可存储、输出实际电能值。
21、根据权利要求20所述的脉冲信号的运算、处理装置,其电能运算特点是:
脉宽或脉频发生器产生零校正脉冲和/或增益校正脉冲,可与所述乘积作加/减法和/或乘法运算,以校正零点和增益;或在增益校正器中校正增益;
上款经校正的信号输入积分器积分,并输出电能值或电能信号;
其中脉宽和/或脉频发生器可由外部数字调整。
22、根据权利要求20所述的脉冲信号的运算、处理装置,其中一种电能运算特点是:
两脉宽1格式输入信号经“异或”门(7)实现乘法,此时的积为反相信号,作隐含值在后续机构中作对应处理;转换装置(8)将乘积变换为脉频2格式信号,分别接至双单向计数器(9和10)积分,计数值由总线(BUS)接入后续处理机构。
23、根据权利要求20所述脉冲信号的运算、处理装置,其电能运算特点是:
可通过脉宽发生器(17)产生零校正脉宽;
与所述乘积在加法器(12)相加;
经过前置分频器或增益校正器(14、15)分频或校正;
再接至积分器(16)积分并输出电能值;
脉宽发生器的零校正脉宽和增益校正器的增益值可由外部数字调整。
24、根据权利要求1所述的脉冲信号的运算、处理装置,其脉冲信号的滤波/微分器特点是:
滤波器包括一个双向可逆计数器,一个控制器,
控制器可有多个脉冲信号输入端和/或输出端、时基,可对多个脉冲信号作多权值求和并将结果控制送至计数器,可监测计数器的计数值与设定值比较,并作出相应动作;
控制器产生的脉冲信号、计数器的方向信号、进/借位和计数值构成其输出信号;控制器的设定值和初始值可被外部读/写;
多权值求和可通过输入计数器的不同位实现或脉宽信号转换为多频脉频实现。
25、根据权利要求24所述的脉冲信号的运算、处理装置,其滤波器特点是:
毛刺滤波器:控制器监测计数值,当递增/递减到一定值时,滤波器进入旁路输出状态,控制器旁路该方向的和至输出端,计数器的值不再递增/递减;当出现反向信号时,滤波器进入计数滤波状态,控制器将该两信号同时切换至计数器,输出端无信号或为零,计数值被反向中和;
26、根据权利要求24所述的脉冲信号的运算、处理装置,其滤波器特点是:
饱和滤波器:控制器产生反馈信号至输入端,控制器监测计数器的数值,当数值达到设定值时,根据时基控制上述反馈信号的正负方向,使计数器的值回到初始值。
27、根据权利要求24所述的脉冲信号的运算、处理装置,其滤波器/微分器特点是:
低通滤波器/微分器:控制器根据一数字三角波,与计数值比较,产生一路PWM波(即调宽脉冲),该PWM波反馈至输入端求和,使计数值向绝对值减少方向计数;
所述和即为微分信号;
所述PWM波为低通滤波信号;
所述计数值为平均值的A/D数码信号;
计数器改为由外部读/写的寄存器,则成为脉宽信号发生器;
多级串连成为多阶滤波器/微分器。
28、根据权利要求1所述的脉冲信号的运算、处理装置,其脉冲信号发生器特点是:
一个多路输入模拟积分器,和一个比较反馈回路,比较反馈回路通过一路开关控制正负基准源输入模拟积分器,使积分器的电压或积分电容上的电荷趋于零或初始值;
该开关信号即为所述脉冲信号;
采用数字积分器对所述脉冲积分成为零比较数字积分器和/或A/D;
采用滤波器对所述脉冲滤波可得低通滤波信号、微分信号、平均值A/D信号;
正、负方向信号可分别校正,以协调零漂或基准源间的差别。
29、根据权利要求28所述的脉冲信号的运算、处理装置,其脉冲信号发生器特点是:
采用施密特比较器时,积分器工作于脉宽调制状态,比较器产生正向或负向脉冲,其它输入信号调制脉冲的正、负向宽度,开关在正负基准源间切换;
30、根据权利要求28所述的脉冲信号的运算、处理装置,其脉冲信号发生器特点是:
采用窗口比较器时,积分器可工作于脉频调制状态或脉宽(W2格式)调制状态,当积分电压或电容电荷达到或超过窗口值时,输出对应方向上的时钟脉频或脉宽,控制开关于正负基准源和悬空状态间切换,反馈回积分器,使积分器趋向初始(或零)电压或电荷。
31、根据权利要求1所述的脉冲信号的运算、处理装置,其除法器特点是:
包括一个可移位双向可逆计数器、一个单向或双向计数器和/或乘法器、或采样寄存器、或比较器;
可有两种工作方式:
(1)、被除数输入可移位双向可逆计数器,除数输入双向可逆计数器计数,当双向可逆计数器达到一定值时或产生进/借位时,双向可逆计数器复位,同时可移位双向可逆计数器向绝对值减少方向移位;
(2)、被除数可先与除数的方向信号作乘法,再输入可移位双向可逆计数器计数,除数的大小(标量)输入单向计数器,当单向计数器达到一定值时或产生进/借位时,单向计数器复位,同时可移位双向可逆计数器向绝对值减少方向移位;
在除数计数器的某一值(或复位值)时,采样寄存器锁存可移位双向可逆计数器的值,可作为对应的运算结果数码值;
比较器根据一数字三角波与可移位双向可逆计数器或采样寄存器的数值比较,产生对应结果的脉宽信号。
32、根据权利要求31所述的脉冲信号的运算、处理装置,其滤波器或A/D特点是:
当除数为一固定值时,除法器成为一滤波器或A/D。
33、根据权利要求1所述的脉冲信号的运算、处理装置,其平方根运算特点是:
当将所述除法运算的脉宽结果作为该除法的除数时,所得结果为输入信号的平方根信号。
34、根据权利要求1所述的脉冲信号的运算、处理装置,其真有效值运算特点是:
对输入信号作所述乘法的自相乘平方运算、滤波、平方限运算,即得真有放值;
当输入信号为脉频信号时,可经滤波器形成脉宽信号再作所述乘法;
当输入信号为脉宽信号时,可经滤波器变换信号的载频再作所述乘法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 94119587 CN1116743A (zh) | 1994-07-26 | 1994-12-19 | 脉冲信号的运算、处理装置 |
PCT/CN1995/000046 WO1995033210A1 (fr) | 1994-05-26 | 1995-05-26 | Compteur electrique |
AU25211/95A AU2521195A (en) | 1994-05-26 | 1995-05-26 | Electrical energy meter |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN94108749.2 | 1994-07-26 | ||
CN 94119587 CN1116743A (zh) | 1994-07-26 | 1994-12-19 | 脉冲信号的运算、处理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1116743A true CN1116743A (zh) | 1996-02-14 |
Family
ID=5039296
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 94119587 Pending CN1116743A (zh) | 1994-05-26 | 1994-12-19 | 脉冲信号的运算、处理装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1116743A (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102111157A (zh) * | 2009-12-25 | 2011-06-29 | 株洲南车时代电气股份有限公司 | 一种自校正ad采样装置 |
CN105988110A (zh) * | 2015-03-19 | 2016-10-05 | 飞思卡尔半导体公司 | 具有饱和检测和重置的雷达系统和方法 |
CN106066429A (zh) * | 2016-09-06 | 2016-11-02 | 昆山九华电子设备厂 | 一种交流短脉冲信号有效值检测方法 |
CN106599986A (zh) * | 2016-06-15 | 2017-04-26 | 湖南工业大学 | 自动生产线产品计数传感装置 |
CN108398590A (zh) * | 2017-07-07 | 2018-08-14 | 佛山科学技术学院 | 一种数字输出的电压峰值检测电路 |
CN109975597A (zh) * | 2019-04-19 | 2019-07-05 | 常熟开关制造有限公司(原常熟开关厂) | 剩余电流检测方法、装置及智能脱扣器 |
CN110794573A (zh) * | 2019-10-21 | 2020-02-14 | 歌尔股份有限公司 | Mems振镜反馈信号的采集方法、驱动方法及系统 |
CN116338302A (zh) * | 2023-04-27 | 2023-06-27 | 深圳市锐能微科技有限公司 | 一种电能计量方法、装置、电子设备及介质 |
-
1994
- 1994-12-19 CN CN 94119587 patent/CN1116743A/zh active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102111157A (zh) * | 2009-12-25 | 2011-06-29 | 株洲南车时代电气股份有限公司 | 一种自校正ad采样装置 |
CN102111157B (zh) * | 2009-12-25 | 2014-04-16 | 株洲南车时代电气股份有限公司 | 一种自校正ad采样装置 |
CN105988110A (zh) * | 2015-03-19 | 2016-10-05 | 飞思卡尔半导体公司 | 具有饱和检测和重置的雷达系统和方法 |
CN105988110B (zh) * | 2015-03-19 | 2021-07-09 | 恩智浦美国有限公司 | 具有饱和检测和重置的雷达系统和方法 |
CN106599986A (zh) * | 2016-06-15 | 2017-04-26 | 湖南工业大学 | 自动生产线产品计数传感装置 |
CN106599986B (zh) * | 2016-06-15 | 2023-09-22 | 康思腾(成都)信息科技有限公司 | 自动生产线产品计数传感装置 |
CN106066429A (zh) * | 2016-09-06 | 2016-11-02 | 昆山九华电子设备厂 | 一种交流短脉冲信号有效值检测方法 |
CN106066429B (zh) * | 2016-09-06 | 2019-06-28 | 昆山九华电子设备厂 | 一种交流短脉冲信号有效值检测方法 |
CN108398590A (zh) * | 2017-07-07 | 2018-08-14 | 佛山科学技术学院 | 一种数字输出的电压峰值检测电路 |
CN109975597A (zh) * | 2019-04-19 | 2019-07-05 | 常熟开关制造有限公司(原常熟开关厂) | 剩余电流检测方法、装置及智能脱扣器 |
CN110794573A (zh) * | 2019-10-21 | 2020-02-14 | 歌尔股份有限公司 | Mems振镜反馈信号的采集方法、驱动方法及系统 |
CN116338302A (zh) * | 2023-04-27 | 2023-06-27 | 深圳市锐能微科技有限公司 | 一种电能计量方法、装置、电子设备及介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1186714C (zh) | 高基除法器及方法 | |
CN1205538C (zh) | 用于多精度整数算术运算的装置 | |
CN1320769C (zh) | 编码器、解码器以及数据传送系统 | |
CN1139777A (zh) | 处理器及其运算方法以及数据处理器 | |
CN1221909C (zh) | 并行处理方法中的作业分配方法及并行处理方法 | |
CN1159666C (zh) | 基于笔划中心线技术的曲线字形的还原显示方法 | |
CN1886744A (zh) | 在可扩展的处理器架构中增加高级指令所用的方法和装置 | |
CN1306640A (zh) | 微控制器指令集 | |
CN1460227A (zh) | 信号处理设备 | |
CN1116743A (zh) | 脉冲信号的运算、处理装置 | |
CN1263042C (zh) | 读取电路、参考电路和半导体存储装置 | |
CN1022591C (zh) | 信号处理装置的地址处理器 | |
CN1786968A (zh) | Fpga逻辑单元的功能模型和通用性逻辑单元装箱算法 | |
CN1238969C (zh) | 将多个输入信号分离成多个输出信号的系统 | |
CN101039124A (zh) | 接收机 | |
CN1402957A (zh) | 由两路或更多路输入音频信号获得至少一路音频信号的方法和装置 | |
CN1748199A (zh) | 逻辑运算电路、逻辑运算装置和逻辑运算方法 | |
CN1468396A (zh) | 并行计数器和用于执行乘法的逻辑电路 | |
CN1042483C (zh) | 单相脉冲宽度调制变换器的控制系统 | |
CN1112047C (zh) | 数字压缩信号的译码器 | |
CN1145878C (zh) | 对指令列译码并执行指令的处理器 | |
CN1109404C (zh) | 计算电路 | |
CN1682214A (zh) | 矩阵运算装置 | |
CN1072856C (zh) | 电力变换系统的控制系统 | |
CN1156922A (zh) | 用于电力变换系统的控制系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C01 | Deemed withdrawal of patent application (patent law 1993) | ||
WD01 | Invention patent application deemed withdrawn after publication |