CN111665901B - 一种稳定输出直流电位的检波电路 - Google Patents
一种稳定输出直流电位的检波电路 Download PDFInfo
- Publication number
- CN111665901B CN111665901B CN202010496318.9A CN202010496318A CN111665901B CN 111665901 B CN111665901 B CN 111665901B CN 202010496318 A CN202010496318 A CN 202010496318A CN 111665901 B CN111665901 B CN 111665901B
- Authority
- CN
- China
- Prior art keywords
- transistor
- module
- potential
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Electronic Switches (AREA)
Abstract
本发明公开了一种稳定输出直流电位的检波电路,属于电子技术领域。本发明的稳定输出直流电位的检波电路包括:主模块,其包括相同类型的第一晶体管和第二晶体管,和与第一晶体管互补类型的第三晶体管;镜像模块,其包括与第一晶体管相同类型的第四晶体管和第五晶体管,和与第一晶体管互补类型的第六晶体管;直流电位稳定模块,其一个输入端连接外部输入电位端,另一个输入端连接镜像模块中第四晶体管和第五晶体管并连接第六晶体管;低通滤波模块,其输入端和第六晶体管的栅极并联连接输出直流电位稳定模块的输出端,低通滤波模块的输出端连接第三晶体管的栅极。在本发明中能够使电路在工作状态不容易饱和,从而提高检波电路的稳定性。
Description
技术领域
本发明涉及电子技术领域,特别涉及一种稳定输出直流电位的检波电路。
背景技术
传统的包络检波电路在对包络信号进行检波时,其输出除了包含具有包络信息的交流分量外,还包含了与输入信号功率大小相关的直流分量。该直流分量会造成包络检波电路的静态工作点偏移,严重时会使包络检波电路中晶体管工作状态改变,从而使包络检波电路失去应有功能。
图1为一种利用镜像电路来设置输出级静态工作点的包络检波电路,其基本原理与串联型二极管包络检波电路类似。高频差分输入信号通过隔直电容后作用于M1A和M1B的栅极,随后M1A和M1B将其栅极的电压信号转换成电流信号,流入二极管接法的M3后再次转换成电压信号。当作用于M1A或M1B栅极的电压升高时,M3的栅极电压降低,经RC滤波之后作用于M7管栅极,M7管将其栅极的电压信号转换成电流信号,流入负载电阻RL产生输出电压。充电时间常数正比于CL乘以gM3/(2*e*Vin*gM1*gM7),其中gM3为晶体管M3的跨导,同理gM1、gM7为晶体管M1、M7的跨导;当作用于M1A或M1B的栅极电压降低时,M3的栅极电压升高,负载电容CL经RL放电,放电时间常数是CL乘以RL。达到动态平衡后,CIF上产生与串联电路类似的包络电压信号。镜像电路的作用是同共模反馈电路CMFB放大器和M8一起对主电路输出端的静态工作点进行设置。在该方法中虽然能够对没有输入信号时的输出端静态工作点进行设置,但是加入输入信号后,由于其检波之后的信号中既包括交流信号,又包括直流信号,该直流信号会叠加在输出端静态工作点上,使静态工作点偏移,严重时会造成电路工作状态改变,失去电路功能。
发明内容
本发明所要解决的技术问题是:提供一种稳定输出直流电位的检波电路,减弱检波之后的直流信号对检波电路的影响。
在本发明的一个技术方案中,提供的一种稳定输出直流电位的检波电路,其包括:一种稳定输出直流电位的检波电路,包括,主模块,其包括相同类型的第一晶体管和第二晶体管,和与第一晶体管互补类型的第三晶体管,检波电路的两个输入端分别经隔直电容连接第一晶体管和第二晶体管的栅极,第一晶体管和第二晶体管的漏极连接第三晶体管的漏极并连接检波电路的输出端,其中,当第一晶体管为NMOS晶体管时,第一晶体管和第二晶体管的源极接地,第三晶体管的源极连接外部电源,当第一晶体管为PMOS晶体管时,第一晶体管和第二晶体管的源极连接外部电源,第三晶体管的源极接地;镜像模块,其包括与第一晶体管相同类型的第四晶体管和第五晶体管,和与第一晶体管互补类型的第六晶体管,第四晶体管和第五晶体管的栅极分别连接第一晶体管和第二晶体管的栅极,其中,当第一晶体管为NMOS晶体管时,第四晶体管和第五晶体管的源极接地,第六晶体管的源极连接外部电源,当第一晶体管为PMOS晶体管时,第四晶体管和第五晶体管的源极连接外部电源,第六晶体管的源极接地;直流电位稳定模块,其一个输入端连接外部输入电位端,直流电位稳定模块另一个输入端连接第四晶体管和第五晶体管的漏极并连接第六晶体管的漏极;以及低通滤波模块,其输入端和第六晶体管的栅极连接输出直流电位稳定模块的输出端,低通滤波模块的输出端连接第三晶体管的栅极。
本发明技术方案可以达到的有益效果是:在本发明中利用直流电位稳定模块与镜像模块相连,使镜像模块与直流电位稳定模块之间形成负反馈环路,同时直流电位稳定模块的输出端经过低通滤波模块接在主模块上,使得主模块能够获得与镜像模块一致的直流信号抑制能力。最终减弱检波之后的直流信号对电路输出直流工作点的影响,使电路在工作状态更不容易饱和,提高检波电路的稳定性。
附图说明
图1为现有技术一种利用镜像电路来设置输出级静态工作点的包络检波电路示意图;
图2为本发明稳定输出直流电位的检波电路一个具体实施方式的示意图;
附图中各部件的标记如下1-第一晶体管,2-第二晶体管,3-第三晶体管,4-第四晶体管,5-第五晶体管,6-第六晶体管,7-运算放大器,8-低通滤波器;
图3为本发明稳定输出直流电位的检波电路中第一晶体管是NMOS晶体管时一个具体实施例的示意图;
附图中各部件的标记如下1'-第一晶体管,2'-第二晶体管,3'-第三晶体管,4'-第四晶体管,5'-第五晶体管,6'-第六晶体管,7-运算放大器,8-低通滤波器;
图4为本发明稳定输出直流电位的检波电路中第一晶体管是PMOS晶体管时一个具体实施例的示意图;
附图中各部件的标记如下1''-第一晶体管,2''-第二晶体管,3''-第三晶体管,4''-第四晶体管,5''-第五晶体管,6''-第六晶体管,7-运算放大器,8-低通滤波器。
具体实施方式
为了使本发明的上述特征和优点更加易懂,下面结合附图和具体实施方式对本发明做进一步详细说明。该详细说明仅仅是为了帮助理解本发明,本发明的保护范围不仅仅限于具体实施方式中的具体说明。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
图2示出了本发明一种稳定输出直流电位的检波电路的一个具体实施方式。在该具体实施方式中,本发明的稳定输出直流电位的检波电路包括:主模块、镜像模块、直流电位稳定模块和低通滤波模块。为了使本发明的技术方案便于理解,结合图3和图4对本发明的稳定输出直流电位的检波电路进行说明。
在本发明的一个具体实施方式中,主模块为实际的包络检波电路,主模块可以包括相同类型的第一晶体管1和第二晶体管2,和与第一晶体管1和第二晶体管2互补类型的第三晶体管3。
当第一晶体管1为NMOS晶体管时,也就是图3所示的第一晶体管1',此时检波电路的两个输入端分别经隔直电容连接第一晶体管1'和第二晶体管2'的栅极,第一晶体管1'和第二晶体管2'的漏极连接第三晶体管3'的漏极并连接检波电路的输出端,第一晶体管1'和第二晶体管2'的源极接地GND,第三晶体管3'的源极连接外部电源VDD。
当第一晶体管为PMOS晶体管时,也就是图4所示的第一晶体管1'',此时检波电路的两个输入端分别经隔直电容连接第一晶体管1''和第二晶体管2''的栅极,第一晶体管1''和第二晶体管2''的漏极连接第三晶体管3''的漏极并连接检波电路的输出端,第一晶体管1''和第二晶体管2''的源极连接外部电源VDD,第三晶体管3''的源极接地GND。
在本发明的一个具体实施例中,当输入信号为差分信号时,差分输入正向信号VINP经隔直电容流向第一晶体管1和差分输入负向信号VINN经隔直电容流向第二晶体管2。当输入信号为正向输入时即仅输入VINP,第一晶体管1导通,第二晶体管2截止。当输入信号为负向输入时即仅输入VINN,第一晶体管1截止,第二晶体管2导通。当差分输入正向信号VINP和负向信号VINN同时通过隔直电容作用于第一晶体管1和第二晶体管2的栅极,随后第一晶体管1和第二晶体管2将其栅极的电压信号转换成电流信号,流入到第三晶体管3后再次转化成电压信号。当作用于第一晶体管1或第二晶体管2栅极的电压升高时,第三晶体管3的栅极电压降低,当作用于第一晶体管1或第二晶体管2栅极的电压降低时,第三晶体管3的栅极电压升高,达到动态平衡后产生包络电压信号。
本领域技术人员可以根据实际情况选择合适类型的晶体管。第一晶体管1和第二晶体管2的尺寸可能一样也可能不一样,在应用中根据实际情况选择合适尺寸的晶体管。
在本发明的一个具体实施方式中,镜像模块与主模块为镜像关系,镜像模块可以包括两个与第一晶体管1和第二晶体管2相同类型的第四晶体管4和第五晶体管5,和一个与第四晶体管4和第五晶体管5互补类型的第六晶体管6。
当第一晶体管为NMOS晶体管时,也就是图3所示的第一晶体管1',此时第四晶体管4'的栅极与第一晶体管1'的栅极并联连接隔直电容一端,隔直电容的另一端连接差分信号输入端,第五晶体管5'的栅极与第二晶体管2'的栅极并联连接另一个隔直电容的一端,该隔直电容的另一端连接差分信号输入端,第四晶体管4'和第五晶体管5'的源极接地GND,第六晶体管6'的源极连接外部电源VDD。
当第一晶体管为PMOS晶体管时,也就是图4所示的第一晶体管1'',此时第四晶体管4''的栅极与第一晶体管1''的栅极并联连接隔直电容一端,隔直电容的另一端连接差分信号输入端,第五晶体管5''的栅极与第二晶体管2''的栅极并联连接另一个隔直电容的一端,该隔直电容的另一端连接差分信号输入端,第四晶体管4''和第五晶体管5''的源极连接外部电源VDD,第六晶体管6''的源极接地GND。
同样,对镜像模块的工作原理进行简要说明。在上述实施例中,差分输入正向信号VINP经隔直电容流向第四晶体管4和差分输入负向信号VINN经隔直电容流向第五晶体管5。当输入信号为正向输入时即仅输入VINP,第四晶体管4导通,第五晶体管5截止。当输入信号为负向输入时即仅输入VINN,第四晶体管4截止,第五晶体管5导通。当差分输入正向信号VINP和负向信号VINN同时通过隔直电容作用于第四晶体管4和第五晶体管5的栅极,随后第四晶体管4和第五晶体管5将其栅极的电压信号转换成电流信号,流入到第六晶体管6后再次转化成电压信号。当作用于第四晶体管4或第五晶体管5栅极的电压升高时,第六晶体管6的栅极电压降低,当作用于第四晶体管4或第五晶体管5栅极的电压降低时,第六晶体管6的栅极电压升高,达到动态平衡后产生包络电压信号。
在本发明的一个具体实施例中,主模块和镜像模块采用完全相同的电路结构,第一晶体管1与第四晶体管4尺寸相同,第二晶体管2与第五晶体管5尺寸相同;第三晶体管3与第六晶体管6尺寸相同。
在该具体实施例中,由于镜像模块的输入端与主模块的输入端并联在一起,同时镜像模块与主模块的电路结构与晶体管尺寸均相同,使得在有信号输入后,镜像模块的输出端和主模块输出端产生的直流信号较为一致。
在本发明的一个具体实施方式中,直流电位稳定模块7与镜像模块相连,直流电位稳定模块7的一个输入端连接外部输入电位端,直流电位稳定模块7的另一个输入端连接镜像模块中第四晶体管4和第五晶体管5的漏极并连接第六晶体管6的漏极。
在本发明的一个具体实施例中,该直流电位稳定模块7包括运算放大器A1,运算放大器A1采用负反馈接法与镜像模块相连,也就是说运算放大器A1的反相输入端连接外部输入电位端。
在该具体实施例中,当第一晶体管为NMOS晶体管时,也就是图3所示的第一晶体管1',运算放大器A1的同相输入端连接第四晶体管4'和第五晶体管5'的漏极并连接第六晶体管6'的漏极。
当第一晶体管为PMOS晶体管时,也就是图4所示的第一晶体管1'',运算放大器A1的同相输入端连接第四晶体管4''和第五晶体管5''的漏极并连接第六晶体管6''的漏极。
在该具体实施例中,实际的负反馈环路同时包含第六晶体管6'或第六晶体管6''。运算放大器A1的输出信号经第六晶体管6'或第六晶体管6''作用之后,产生负相信号,所以此时连接运算放大器A1的同相输入端会产生负反馈环路。同理,外部输入电位端接运算放大器A1反相输入端经第六晶体管6'或第六晶体管6''作用之后,会产生正相信号。
在该具体实施方式中,直流电位稳定模块采用负反馈接法与镜像模块相连,使得镜像模块与直流电位稳定模块之间形成负反馈环路,从而能够使镜像模块的输出端的电压变化范围较小,即镜像模块的输出端会形成稳定的电位。同时直流电位稳定模块的输出端经过低通滤波模块连接在主模块上,由于主模块与镜像模块的相同性,使得主模块虽然不在负反馈环路内,却能够获得与镜像模块较为一致的直流信号抑制能力。
在本发明的一个具体实施方式中,低通滤波模块8的输入端和第六晶体管6的栅极并联连接输出直流电位稳定模块7的输出端,低通滤波模块8的输出端连接第三晶体管3的栅极。
当第一晶体管为NMOS晶体管时,也就是图3所示的第一晶体管1',低通滤波模块8输入端和第六晶体管6'的栅极并联连接输出直流电位稳定模块7的输出端,低通滤波模块8的输出端连接第三晶体管3'的栅极。
当第一晶体管为PMOS晶体管时,也就是图4所示的第一晶体管1'',低通滤波模块8输入端和第六晶体管6''的栅极并联连接输出直流电位稳定模块7的输出端,低通滤波模块8的输出端连接第三晶体管3''的栅极。
在该具体实施方式中,低通滤波模块能将直流电位稳定模块的作用限制在预设的频率范围内。镜像模块和低通滤波模块的设计能够避免直流电位稳定模块的工作对主模块交流检波能力的影响。
在本发明稳定输出直流电位的检波电路中,利用直流电位稳定模块与镜像模块相连,使镜像模块与直流电位稳定模块之间形成负反馈环路,同时直流电位稳定模块的输出端经过低通滤波模块接在主模块上,使得主模块能够获得与镜像模块一致的直流信号抑制能力。最终减弱检波之后的直流信号对电路输出直流工作点的影响,使电路在工作状态更不容易饱和,提高检波电路的稳定性。
以上综述仅为本发明的实施例,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。
Claims (7)
1.一种稳定输出直流电位的检波电路,其特征在于,包括,
主模块,其包括相同类型的第一晶体管和第二晶体管,和与所述第一晶体管互补类型的第三晶体管,所述检波电路的两个输入端分别经隔直电容连接所述第一晶体管和第二晶体管的栅极,所述第一晶体管和第二晶体管的漏极连接所述第三晶体管的漏极并连接所述检波电路的输出端,其中,
当所述第一晶体管为NMOS晶体管时,所述第一晶体管和第二晶体管的源极接地,所述第三晶体管的源极连接外部电源,
当所述第一晶体管为PMOS晶体管时,所述第一晶体管和第二晶体管的源极连接所述外部电源,所述第三晶体管的源极接地;
镜像模块,其包括与所述第一晶体管相同类型的第四晶体管和第五晶体管,和与所述第一晶体管互补类型的第六晶体管,所述第四晶体管和第五晶体管的栅极分别连接所述第一晶体管和第二晶体管的栅极,其中,
当所述第一晶体管为NMOS晶体管时,所述第四晶体管和第五晶体管的源极接地,所述第六晶体管的源极连接所述外部电源,
当所述第一晶体管为PMOS晶体管时,所述第四晶体管和第五晶体管的源极连接所述外部电源,所述第六晶体管的源极接地;
直流电位稳定模块,其一个输入端连接外部输入电位端,所述直流电位稳定模块的另一个输入端连接所述第四晶体管和第五晶体管的漏极并连接所述第六晶体管的漏极;以及
低通滤波模块,其输入端和所述第六晶体管的栅极连接所述输出直流电位稳定模块的输出端,所述低通滤波模块的输出端连接所述第三晶体管的栅极。
2.根据权利要求1所述的稳定输出直流电位的检波电路,其特征在于,所述镜像模块与所述主模块采用相同的电路结构,所述第一晶体管与所述第四晶体管尺寸相同,所述第二晶体管与所述第五晶体管尺寸相同,所述第三晶体管与所述第六晶体管尺寸相同。
3.根据权利要求1所述的稳定输出直流电位的检波电路,其特征在于,所述检波电路输入的信号为差分输入信号。
4.根据权利要求3所述的稳定输出直流电位的检波电路,其特征在于,所述差分输入信号的正向输入端经所述隔直电容连接所述第一晶体管和所述第四晶体管,所述差分输入信号的反向输入端经所述隔直电容连接所述第二晶体管和所述第五晶体管。
5.根据权利要求1所述的稳定输出直流电位的检波电路,其特征在于,所述直流电位稳定模块包括运算放大器。
6.根据权利要求5所述的稳定输出直流电位的检波电路,其特征在于,所述运算放大器的反相输入端连接所述外部输入电位端,所述运算放大器的同相输入端连接所述第四晶体管和第五晶体管的漏极并连接所述第六晶体管的漏极。
7.根据权利要求6所述的稳定输出直流电位的检波电路,其特征在于,所述镜像模块与所述直流电位稳定模块之间形成负反馈环路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010496318.9A CN111665901B (zh) | 2020-06-03 | 2020-06-03 | 一种稳定输出直流电位的检波电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010496318.9A CN111665901B (zh) | 2020-06-03 | 2020-06-03 | 一种稳定输出直流电位的检波电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111665901A CN111665901A (zh) | 2020-09-15 |
CN111665901B true CN111665901B (zh) | 2021-08-24 |
Family
ID=72385977
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010496318.9A Active CN111665901B (zh) | 2020-06-03 | 2020-06-03 | 一种稳定输出直流电位的检波电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111665901B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102163982A (zh) * | 2011-01-24 | 2011-08-24 | 中国科学院半导体研究所 | 超低功耗ook接收装置 |
CN103259522A (zh) * | 2013-03-25 | 2013-08-21 | 中国科学技术大学 | 一种脉冲超宽带开关键控检波器 |
CN103297005A (zh) * | 2012-03-02 | 2013-09-11 | 中国科学院微电子研究所 | 峰值检波电路 |
KR20170075404A (ko) * | 2015-12-23 | 2017-07-03 | 한국과학기술원 | 노이즈 감쇄 기술에 기반한 초저전력형 불확실-if 수신기 및 이를 이용한 무선신호 수신방법 |
KR20180092706A (ko) * | 2017-02-10 | 2018-08-20 | 한국전자통신연구원 | 포락선 검출 회로 |
CN210444242U (zh) * | 2019-10-24 | 2020-05-01 | 桂林电子科技大学 | 一种应用于超宽带射频接收机的开关键控解调器 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9696351B2 (en) * | 2014-12-30 | 2017-07-04 | Stmicroelectronics International N.V. | Data receiving device including an envelope detector and related methods |
-
2020
- 2020-06-03 CN CN202010496318.9A patent/CN111665901B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102163982A (zh) * | 2011-01-24 | 2011-08-24 | 中国科学院半导体研究所 | 超低功耗ook接收装置 |
CN103297005A (zh) * | 2012-03-02 | 2013-09-11 | 中国科学院微电子研究所 | 峰值检波电路 |
CN103259522A (zh) * | 2013-03-25 | 2013-08-21 | 中国科学技术大学 | 一种脉冲超宽带开关键控检波器 |
KR20170075404A (ko) * | 2015-12-23 | 2017-07-03 | 한국과학기술원 | 노이즈 감쇄 기술에 기반한 초저전력형 불확실-if 수신기 및 이를 이용한 무선신호 수신방법 |
KR20180092706A (ko) * | 2017-02-10 | 2018-08-20 | 한국전자통신연구원 | 포락선 검출 회로 |
CN210444242U (zh) * | 2019-10-24 | 2020-05-01 | 桂林电子科技大学 | 一种应用于超宽带射频接收机的开关键控解调器 |
Also Published As
Publication number | Publication date |
---|---|
CN111665901A (zh) | 2020-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Seevinck et al. | A versatile CMOS linear transconductor/square-law function | |
JP3337669B2 (ja) | 半導体集積回路 | |
US7317358B2 (en) | Differential amplifier circuit | |
US4742308A (en) | Balanced output analog differential amplifier circuit | |
EP4080761A1 (en) | Analog front-end circuit for bioelectric sensor | |
CN111030610A (zh) | 一种消除直流失调电压全差分运算放大器电路 | |
US6882216B2 (en) | On-chip high-pass filter with large time constant | |
CN114167930B (zh) | 一种宽电源电压范围的轨到轨ab类运算放大器 | |
CN112083212B (zh) | 电流传感器及其频率补偿方法 | |
CN111665901B (zh) | 一种稳定输出直流电位的检波电路 | |
CN110649900A (zh) | 一种高信噪比两级运算放大器 | |
JP2007516636A (ja) | 低消費電力型電圧増幅器 | |
JP2021072033A (ja) | 電源回路 | |
CN107834986B (zh) | 单级ab类运算跨导放大器及模拟电路 | |
US9136831B2 (en) | Frequency to voltage converter | |
CN212723057U (zh) | 电流感测电路 | |
EP1173923B1 (en) | Differential pair provided with degeneration means for degenerating a transconductance of the differential pair | |
JP2003037449A (ja) | 演算増幅器 | |
TW201709004A (zh) | 電壓翻轉式零點補償電路 | |
EP3490145A1 (en) | Low-pass filter arrangement | |
CN114077272B (zh) | 一种射频功率整流器电路 | |
CN117978106B (zh) | 一种共模反馈电路及全差分放大电路 | |
JP2004228625A (ja) | ヒステリシスコンパレータ | |
CN109194119B (zh) | 一种差分结构的漏电补偿电荷泵电路 | |
US11323111B1 (en) | High-frequency signal detector and method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB03 | Change of inventor or designer information |
Inventor after: Hu Kefeng Inventor after: Su Jie Inventor after: Xu Daizhe Inventor after: Zhu Yong Inventor before: Hu Ke Inventor before: Su Jie Inventor before: Han Daizhe Inventor before: Zhu Yong |
|
CB03 | Change of inventor or designer information | ||
GR01 | Patent grant | ||
GR01 | Patent grant |