CN111665893B - Nmos输出功率管的低压差稳压器 - Google Patents

Nmos输出功率管的低压差稳压器 Download PDF

Info

Publication number
CN111665893B
CN111665893B CN202010578672.6A CN202010578672A CN111665893B CN 111665893 B CN111665893 B CN 111665893B CN 202010578672 A CN202010578672 A CN 202010578672A CN 111665893 B CN111665893 B CN 111665893B
Authority
CN
China
Prior art keywords
nmos
transistor
tube
pmos
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010578672.6A
Other languages
English (en)
Other versions
CN111665893A (zh
Inventor
罗可欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Anlu Information Technology Co ltd
Original Assignee
Shanghai Anlu Information Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Anlu Information Technology Co ltd filed Critical Shanghai Anlu Information Technology Co ltd
Priority to CN202010578672.6A priority Critical patent/CN111665893B/zh
Publication of CN111665893A publication Critical patent/CN111665893A/zh
Application granted granted Critical
Publication of CN111665893B publication Critical patent/CN111665893B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

本发明提供了一种NMOS输出功率管的低压差稳压器，包括低压差稳压单元和电流检测单元，电流检测单元包括第二NMOS管、第三NMOS管、第四NMOS管和检测放大器，所述第二NMOS管的漏极接输入电压，所述第二NMOS管的栅极与所述第一NMOS管的栅极连接，所述第二NMOS管的源极与所述检测放大器的第一输入端和所述第四NMOS管的漏极连接，所述检测放大器的第二输入端与所述第一NMOS管的源极连接，所述检测放大器的输出端与所述第三NMOS管和所述第四NMOS管的栅极连接，所述第三NMOS管和所述第四NMOS管的源极均接地。所述NMOS输出功率管的低压差稳压器中，能够检测出所述低压差稳压单元的输出电流大小，从而根据输出电流的大小，改善所述低压差稳压单元的负载调整率。

Description

NMOS输出功率管的低压差稳压器
技术领域
本发明涉及低压差稳压器技术领域，尤其涉及一种NMOS输出功率管的低压差稳压器。
背景技术
低压差稳压器包括输出功率期间、反馈网络和误差放大器，其输出电流随着负载情况轻重导致变化范围很大，从而影响到电路的稳定性、工作温度、输出电压的稳定性等。
其中，输出电流的变化而引起电源输出变化，可以用负载调整率(LoadRegulation)指标描述，用公式可以表述为：LoadRegulation＝|Vfl-Vml|/Vhlx100％，Vfl和Vml分别是低压差稳压器满载时和最小负载时的输出电压，Vhl是半载时的输出电压。负载增加，输出电压降低，相反负载减少，输出电压升高，因此，负载调整率越小说明低压差稳压器抑制负载干扰的能力越强。但现有技术中，缺乏针对NMOS输出功率管的低压差稳压器的电流检测电路以及负载调整电路。
因此，有必要提供一种新型的NMOS输出功率管的低压差稳压器以解决现有技术中存在的上述问题。
发明内容
本发明的目的在于提供一种NMOS输出功率管的低压差稳压器，检测输出电流的大小，从而改善低压差稳压器的负载调整率。
为实现上述目的，本发明的所述NMOS输出功率管的低压差稳压器，包括：
低压差稳压单元，包括误差放大电路、第一NMOS管和反馈网络，所述误差放大电路的输出端与所述第一NMOS管的栅极连接，所述误差放大电路的输入端与所述反馈网络的输出端连接，所述第一NMOS管的漏极接输入电压，所述第一NMOS管的源极与所述反馈网络的输入端连接，所述反馈网络的接地端接地；
电流检测单元，包括第二NMOS管、第三NMOS管、第四NMOS管和检测放大器，所述第二NMOS管的漏极接输入电压，所述第二NMOS管的栅极与所述第一NMOS管的栅极连接，所述第二NMOS管的源极与所述检测放大器的第一输入端和所述第四NMOS管的漏极连接，所述检测放大器的第二输入端与所述第一NMOS管的源极连接，所述检测放大器的输出端与所述第三NMOS管和所述第四NMOS管的栅极连接，所述第三NMOS管和所述第四NMOS管的源极均接地；
其中，所述误差放大电路包括误差放大器或误差放大调整电路中的一种，
当所述误差放大电路为所述误差放大器时，所述第三NMOS管的漏极与所述反馈网络的输出端连接；
当所述误差放大电路为所述误差放大器时，所述NMOS输出功率管的低压差稳压器还包括参考电压调整电路，所述参考电压调整电路的输出端与所述误差放大器的输入端连接，所述参考电压调整电路的输入端与所述第三NMOS管的漏极连接；
当所述误差放大电路为误差放大调整电路时，所述第三NMOS管的漏极与所述误差放大调整电路的输入端连接。
本发明的有益效果在于：电流检测单元包括第二NMOS管、第三NMOS管、第四NMOS管和检测放大器，所述第二NMOS管的漏极接输入电压，所述第二NMOS管的栅极与所述第一NMOS管的栅极连接，所述第二NMOS管的源极与所述检测放大器的第一输入端和所述第四NMOS管的漏极连接，所述检测放大器的第二输入端与所述第一NMOS管的源极连接，所述检测放大器的输出端与所述第三NMOS管和所述第四NMOS管的栅极连接，所述第三NMOS管和所述第四NMOS管的源极均接地，从而能够检测出所述低压差稳压单元的输出电流大小，从而根据输出电流的大小，改善所述低压差稳压单元的负载调整率。
优选地，所述参考电压调整电路包括第三电阻和第四电阻，所述第三电阻的一端与输入电压和所述误差放大器的输入端连接，所述第三电阻的另一端与所述第四电阻的一端和所述电流检测单元的输出端连接，所述第四电阻的另一端接地。其有益效果在于：所述参考电压调整电路能够根据所述电流检测单元检测到的输出电流的大小调整所述误差放大器的参考电压，从而改善所述低压差稳压单元的负载调整率。
优选地，所述误差放大调整电路包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五NMOS管和第六NMOS管，所述第一PMOS管的源极和所述第二PMOS管的源极连接，所述第一PMOS管的栅极接参考电压，所述第一PMOS管的漏极通过第一线与所述第三NMOS管的漏极连接，所述第二PMOS管的源极接输入电压，所述第二PMOS管的栅极与所述反馈网络的输出端连接，所述第二PMOS管的漏极与所述第六NMOS管的源极连接，所述第六NMOS管的源极接地，所述第六NMOS管的栅极与所述第五NMOS管的栅极连接，所述第五NMOS管的源极与所述第一线连接后接地，所述第六NMOS管的漏极与第四PMOS管的漏极和第一NMOS管的栅极连接，所述第四PMOS管的源极接输入电压，所述第四PMOS管的栅极与所述第三PMOS管的栅极连接，所述第三PMOS管的源极接输入电压，所述第三PMOS管的漏极接所述第五NMOS管的漏极，所述第三PMOS管的栅极和漏极短接。其有益效果在于：所述误差放大调整电路能够根据所述电流检测单元检测到的输出电流的大小进行调整，代替了现有技术中的误差放大器，从而能够改善所述低压差稳压单元的负载调整率。
优选地，所述误差放大调整电路包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管和第十NMOS管，所述第一PMOS管的源极和所述第二PMOS管的源极连接，所述第二PMOS管的栅极接参考电压，所述第一PMOS管的漏极与所述第八NMOS管的漏极连接，所述第八NMOS管的漏极与栅极短接，所述第八NMOS管的栅极与所述第九NMOS管的栅极连接，所述第九NMOS管的漏极与所述第五NMOS管的源极连接，所述第五NMOS管的栅极与所述第六NMOS管的栅极连接，所述第五NMOS管的漏极与所述第三PMOS管的漏极连接，所述第三PMOS管的源极接输入电压，所述第三PMOS管的漏极和栅极短接，所述第三PMOS管的栅极与所述第四PMOS管的栅极连接，所述第四PMOS管的源极接输入电压，所述第四PMOS管的漏极与所述第一NMOS管的栅极和所述第六NMOS管的漏极连接，所述第六NMOS管的源极与所述第三NMOS管的漏极和所述第十NMOS管的漏极连接，所述第十NMOS管的栅极与所述第七NMOS管的栅极连接，所述第七NMOS管的漏极和栅极短接，所述第七NMOS管的漏极与所述第二PMOS管的漏极连接，所述第二PMOS管的栅极与所述反馈网络的输出端连接，所述第七NMOS管、所述第八NMOS管、所述第九NMOS管和所述第十NMOS管的源极均接地。其有益效果在于：所述误差放大调整电路能够根据所述电流检测单元检测到的输出电流的大小进行调整，代替了现有技术中的误差放大器，从而能够改善所述低压差稳压单元的负载调整率。
附图说明
图1为本发明低压差稳压单元的电路示意图；
图2为本发明一些实施例中NMOS输出功率管的低压差稳压器的电路示意图；
图3为本发明一些优选实施例中NMOS输出功率管的低压差稳压器的电路示意图；
图4为本发明又一些实施例中NMOS输出功率管的低压差稳压器的电路示意图；图5为本发明又一些优选实施例中NMOS输出功率管的低压差稳压器的电路示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
针对现有技术存在的问题，本发明的实施例提供了一种NMOS输出功率管的低压差稳压器，参照图1至图5，所述NMOS输出功率管的低压差稳压器包括低压差稳压单元10和电流检测单元20，所述低压差稳压单元10包括误差放大电路、11第一NMOS管12和反馈网络13，所述误差放大电路11的输出端与所述第一NMOS管12的栅极连接，所述误差放大电路11的输入端与所述反馈网络13的输出端连接，所述第一NMOS管12的漏极接输入电压，所述第一NMOS管11的源极与所述反馈网络13的输入端连接，所述反馈网络13的接地端接地。具体地，所述反馈网络13包括第一电阻131和第二电阻132，所述第一电阻131的一端与所述第一NMOS管12的源极连接，所述第一电阻131的另一端与所述第二电阻132连接，所述第二电阻132的另一端接地。
一些实施例中，参照图2，所述误差放大电路为误差放大器14，所述误差放大器14的输出端与所述第一NMOS管12的栅极连接，所述误差放大器14的正相输入端接参考电压，所述误差放大器12的负相输入端与所述第一电阻131和所述第二电阻132的一端连接。
一些实施例中，所述电流检测单元包括第二NMOS管、第三NMOS管、第四NMOS管和检测放大器，所述第二NMOS管的漏极接输入电压，所述第二NMOS管的栅极与所述第一NMOS管的栅极连接，所述第二NMOS管的源极与所述检测放大器的第一输入端和所述第四NMOS管的漏极连接，所述检测放大器的第二输入端与所述第一NMOS管的源极连接，所述检测放大器的输出端与所述第三NMOS管和所述第四NMOS管的栅极连接，所述第三NMOS管和所述第四NMOS管的源极均接地。
具体地，参照图2、图3、图4和图5，所述电流检测单元20包括第二NMOS管21、第三NMOS管22、第四NMOS管23和检测放大器24，所述第二NMOS管21的漏极接输入电压，所述第二NMOS管21的栅极与所述第一NMOS管12的栅极连接，所述第二NMOS管21的源极与所述检测放大器24的正相输入端和所述第四NMOS管23的漏极连接，所述检测放大器24的负相输入端与所述第一NMOS管12的源极连接，所述检测放大器24的输出端与所述第三NMOS管22和所述第四NMOS管23的栅极连接，所述第三NMOS管22和所述第四NMOS管23的源极均接地，所述第三NMOS管22的漏极与所述第一电阻131和所述第二电阻132的一端连接。其中，检测放大器24为现有技术中的放大器。
一些实施例中，所述误差放大电路为误差放大器，所述NMOS输出功率管的低压差稳压器还包括参考电压调整电路，所述参考电压调整电路的输出端与所述误差放大器的输入端连接，所述参考电压调整电路的输入端与所述第三NMOS管的漏极连接。
具体地，参照图3，所述参考电压调整电路30包括第三电阻31和第四电阻32，所述第三电阻31的一端与输入电压和所述误差放大器14的输入端连接，所述第三电阻31的另一端与所述第四电阻32的一端和所述电流检测单元20的输出端连接，所述第四电阻32的另一端接地。具体地，所述第三电阻31的一端与输入电压和所述误差放大器14的正相输入端连接，所述误差放大器14的负相输入端与所述第一电阻131和所述第二电阻132的一端连接。
一些实施例中，所述误差放大电路为误差放大调整电路，所述第三NMOS管的漏极与所述误差放大调整电路的输入端连接。
一些具体实施例中，参照图4，所述误差放大调整电路15包括第一PMOS管151、第二PMOS管152、第三PMOS管153、第四PMOS管154、第五NMOS管155和第六NMOS管156，所述第一PMOS管151的源极和所述第二PMOS管152的源极连接，所述第一PMOS管151的栅极接参考电压，所述第一PMOS管151的漏极通过第一线1511与所述第三NMOS管的漏极连接，所述第二PMOS管152的源极接输入电压，所述第二PMOS管152的栅极与所述反馈网络13的输出端连接，所述第二PMOS管152的漏极与所述第六NMOS管156的源极连接，所述第六NMOS管156的源极接地，所述第六NMOS管156的栅极与所述第五NMOS管155的栅极连接，所述第五NMOS管155的源极与所述第一线1511连接后接地，所述第六NMOS管156的漏极与第四PMOS管154的漏极和第二PMOS管152的栅极连接，所述第四PMOS管154的源极接输入电压，所述第四PMOS管154的栅极与所述第三PMOS管153的栅极连接，所述第三PMOS管153的源极接输入电压，所述第三PMOS管153的漏极接所述第五NMOS管155的漏极，所述第三PMOS管153的栅极和漏极短接。更具体地，所述第二PMOS管152的栅极与所述第一电阻131和所述第二电阻132的一端连接。
又一些具体实施例中，参照图5，所述误差放大调整电路15包括第一PMOS管151、第二PMOS管152、第三PMOS管153、第四PMOS管154、第五NMOS管155、第六NMOS管156、第七NMOS管157、第八NMOS管158、第九NMOS管159和第十NMOS管160，所述第一PMOS管151的源极和所述第二PMOS管152的源极连接，所述第二PMOS管152的栅极接参考电压，所述第一PMOS管151的漏极与所述第八NMOS管158的漏极连接，所述第八NMOS管158的漏极与栅极短接，所述第八NMOS管158的栅极与所述第九NMOS管159的栅极连接，所述第九NMOS管159的漏极与所述第五NMOS管155的源极连接，所述第五NMOS管155的栅极与所述第六NMOS管156的栅极连接，所述第五NMOS管155的漏极与所述第三PMOS管153的漏极连接，所述第三PMOS管153的源极接输入电压，所述第三PMOS管153的漏极和栅极短接，所述第三PMOS管153的栅极与所述第四PMOS管154的栅极连接，所述第四PMOS管154的源极接输入电压、第二PMOS管152的栅极和所述第六NMOS管156的漏极，所述第六NMOS管156的源极与所述第三NMOS管的漏极和所述第十NMOS管160的漏极连接，所述第十NMOS管160的栅极与所述第七NMOS管157的栅极连接，所述第七NMOS管157的漏极和栅极短接，所述第七NMOS管157的漏极与所述第二PMOS管152的漏极连接，所述第二PMOS管152的栅极与所述反馈网络13的输出端连接，所述第七NMOS管157、所述第八NMOS管158、所述第九NMOS管159和所述第十NMOS管160的源极均接地。更具体地，所述第二PMOS管152的栅极与所述第一电阻131和所述第二电阻132的一端连接。
虽然在上文中详细说明了本发明的实施方式，但是对于本领域的技术人员来说显而易见的是，能够对这些实施方式进行各种修改和变化。但是，应理解，这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且，在此说明的本发明可有其它的实施方式，并且可通过多种方式实施或实现。

Claims (3)

1.一种NMOS输出功率管的低压差稳压器，其特征在于，包括：
低压差稳压单元，包括误差放大电路、第一NMOS管和反馈网络，所述误差放大电路的输出端与所述第一NMOS管的栅极连接，所述误差放大电路的输入端与所述反馈网络的输出端连接，所述第一NMOS管的漏极接输入电压，所述第一NMOS管的源极与所述反馈网络的输入端连接，所述反馈网络的接地端接地；
电流检测单元，包括第二NMOS管、第三NMOS管、第四NMOS管和检测放大器，所述第二NMOS管的漏极接输入电压，所述第二NMOS管的栅极与所述第一NMOS管的栅极连接，所述第二NMOS管的源极与所述检测放大器的第一输入端和所述第四NMOS管的漏极连接，所述检测放大器的第二输入端与所述第一NMOS管的源极连接，所述检测放大器的输出端与所述第三NMOS管和所述第四NMOS管的栅极连接，所述第三NMOS管和所述第四NMOS管的源极均接地；
其中，所述误差放大电路包括误差放大器或误差放大调整电路中的一种，
当所述误差放大电路为所述误差放大器时，所述第三NMOS管的漏极与所述反馈网络的输出端连接；
当所述误差放大电路为所述误差放大器时，所述NMOS输出功率管的低压差稳压器还包括参考电压调整电路，所述参考电压调整电路包括第三电阻和第四电阻，所述第三电阻的一端与输入电压和所述误差放大器的输入端连接，所述第三电阻的另一端与所述第四电阻的一端和所述第三NMOS管的漏极连接，所述第四电阻的另一端接地；
当所述误差放大电路为误差放大调整电路时，所述第三NMOS管的漏极与所述误差放大调整电路的输入端连接。
2.根据权利要求1所述的NMOS输出功率管的低压差稳压器，其特征在于，所述误差放大调整电路包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五NMOS管和第六NMOS管，所述第一PMOS管的源极和所述第二PMOS管的源极连接，所述第一PMOS管的栅极接参考电压，所述第一PMOS管的漏极通过第一线与所述第三NMOS管的漏极连接，所述第二PMOS管的源极接输入电压，所述第二PMOS管的栅极与所述反馈网络的输出端连接，所述第二PMOS管的漏极与所述第六NMOS管的源极连接，所述第六NMOS管的源极接地，所述第六NMOS管的栅极与所述第五NMOS管的栅极连接，所述第五NMOS管的源极与所述第一线连接后接地，所述第六NMOS管的漏极与第四PMOS管的漏极和第一NMOS管的栅极连接，所述第四PMOS管的源极接输入电压，所述第四PMOS管的栅极与所述第三PMOS管的栅极连接，所述第三PMOS管的源极接输入电压，所述第三PMOS管的漏极接所述第五NMOS管的漏极，所述第三PMOS管的栅极和漏极短接。
3.根据权利要求1所述的NMOS输出功率管的低压差稳压器，其特征在于，所述误差放大调整电路包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管和第十NMOS管，所述第一PMOS管的源极和所述第二PMOS管的源极连接，所述第二PMOS管的栅极接参考电压，所述第一PMOS管的漏极与所述第八NMOS管的漏极连接，所述第八NMOS管的漏极与栅极短接，所述第八NMOS管的栅极与所述第九NMOS管的栅极连接，所述第九NMOS管的漏极与所述第五NMOS管的源极连接，所述第五NMOS管的栅极与所述第六NMOS管的栅极连接，所述第五NMOS管的漏极与所述第三PMOS管的漏极连接，所述第三PMOS管的源极接输入电压，所述第三PMOS管的漏极和栅极短接，所述第三PMOS管的栅极与所述第四PMOS管的栅极连接，所述第四PMOS管的源极接输入电压，所述第四PMOS管的漏极与所述第一NMOS管的栅极和所述第六NMOS管的漏极连接，所述第六NMOS管的源极与所述第三NMOS管的漏极和所述第十NMOS管的漏极连接，所述第十NMOS管的栅极与所述第七NMOS管的栅极连接，所述第七NMOS管的漏极和栅极短接，所述第七NMOS管的漏极与所述第二PMOS管的漏极连接，所述第二PMOS管的栅极与所述反馈网络的输出端连接，所述第七NMOS管、所述第八NMOS管、所述第九NMOS管和所述第十NMOS管的源极均接地。
CN202010578672.6A 2020-06-23 2020-06-23 Nmos输出功率管的低压差稳压器 Active CN111665893B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010578672.6A CN111665893B (zh) 2020-06-23 2020-06-23 Nmos输出功率管的低压差稳压器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010578672.6A CN111665893B (zh) 2020-06-23 2020-06-23 Nmos输出功率管的低压差稳压器

Publications (2)

Publication Number Publication Date
CN111665893A CN111665893A (zh) 2020-09-15
CN111665893B true CN111665893B (zh) 2022-02-01

Family

ID=72389355

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010578672.6A Active CN111665893B (zh) 2020-06-23 2020-06-23 Nmos输出功率管的低压差稳压器

Country Status (1)

Country Link
CN (1) CN111665893B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103076835A (zh) * 2013-01-28 2013-05-01 上海宏力半导体制造有限公司 低压差线性稳压器及其调整电路
CN105138062A (zh) * 2014-05-29 2015-12-09 展讯通信（上海）有限公司 改善低压差线性稳压器负载调整率的系统
CN108919872A (zh) * 2018-06-25 2018-11-30 北京集创北方科技股份有限公司 低压差线性稳压器及其稳压方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103412602B (zh) * 2013-08-27 2014-12-31 吴小刚 一种无电容型低压差线性稳压器
CN104090620A (zh) * 2014-07-18 2014-10-08 周国文 高带宽的数模混合电路基准源
CN110320963B (zh) * 2019-08-05 2020-10-13 锐芯微电子股份有限公司 低压差线性稳压电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103076835A (zh) * 2013-01-28 2013-05-01 上海宏力半导体制造有限公司 低压差线性稳压器及其调整电路
CN105138062A (zh) * 2014-05-29 2015-12-09 展讯通信（上海）有限公司 改善低压差线性稳压器负载调整率的系统
CN108919872A (zh) * 2018-06-25 2018-11-30 北京集创北方科技股份有限公司 低压差线性稳压器及其稳压方法

Also Published As

Publication number Publication date
CN111665893A (zh) 2020-09-15

Similar Documents

Publication Publication Date Title
TWI621934B (zh) 具有輸出補償的半導體裝置
CN104679086B (zh) 一种快速瞬态响应cmos低压差线性稳压器
CN107750351B (zh) 电压调节器
CN102681582A (zh) 低压差线性稳压电路
CN207337258U (zh) Cmos低压差线性稳压器、芯片
CN111190456B (zh) 一种高输入电压双环路稳定的线性稳压器
CN113359930B (zh) 线性稳压器、软启动方法以及电子设备
CN204515576U (zh) 一种快速瞬态响应cmos低压差线性稳压器
CN110568895A (zh) 一种用于ldo自适应漏电补偿的电路
CN106227287B (zh) 具有保护电路的低压差线性稳压器
CN114265460B (zh) 一种片内集成式频率补偿可调的低压差线性稳压器
CN111665893B (zh) Nmos输出功率管的低压差稳压器
CN111522385B (zh) Pmos输出功率管的低压差稳压器
CN111638745B (zh) Nmos输出功率管的低压差稳压器
CN113377144A (zh) 一种输出端无过冲电压的线性稳压器电路
CN112732000A (zh) 一种新型瞬态响应增强ldo
CN110389614B (zh) 高效低压差稳压器
CN111650987A (zh) Pmos输出功率管的低压差稳压器
CN111580593B (zh) 具有限流电路的多级放大电路
US9231525B2 (en) Compensating a two stage amplifier
CN204044342U (zh) 双向磁滞比较器电路及磁传感器电路
CN210639478U (zh) 动态零点补偿低压差线性稳压器及低压电子设备
CN116136563A (zh) 功率管的电流采样电路
CN112104227A (zh) 一种基于动态零点补偿电路的电源变换器
CN109416552B (zh) 低压差线性稳压器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 200434 Room 202, building 5, No. 500, Memorial Road, Hongkou District, Shanghai

Applicant after: Shanghai Anlu Information Technology Co.,Ltd.

Address before: Room 501-504, building 9, Pudong Software Park, 498 GuoShouJing Road, Pudong New Area, Shanghai, 201203

Applicant before: SHANGHAI ANLOGIC INFORMATION TECHNOLOGY Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant