CN111656690A - 电荷泵电路 - Google Patents

电荷泵电路 Download PDF

Info

Publication number
CN111656690A
CN111656690A CN201980009711.6A CN201980009711A CN111656690A CN 111656690 A CN111656690 A CN 111656690A CN 201980009711 A CN201980009711 A CN 201980009711A CN 111656690 A CN111656690 A CN 111656690A
Authority
CN
China
Prior art keywords
transistor
switching element
terminal
control terminal
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201980009711.6A
Other languages
English (en)
Inventor
有马大裕
清水泰秀
后藤和纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN111656690A publication Critical patent/CN111656690A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本技术涉及一种允许电路面积减小的电荷泵电路。提供了一种电荷泵电路，包括：第一晶体管；供给恒定电流的第二晶体管；连接到第一晶体管和电压源的第三晶体管；一组N个第四晶体管，以级联方式布置在第一晶体管侧上，并且其所有控制端子连接到第二晶体管；一组N个第五晶体管，以级联方式布置在第二晶体管侧上，并且其所有控制端子连接到第二晶体管，用于连接第一晶体管和第二晶体管的第一开关，用于将第一晶体管连接到地节点的第二开关；用于连接第三晶体管和第五晶体管组的第三开关；以及用于将第三晶体管连接到地节点的第四开关。

Description

电荷泵电路
技术领域
本技术涉及一种电荷泵电路，尤其涉及一种能够减小电路面积的电荷泵电路。
背景技术
在锁相环(PLL)电路等中，使用电荷泵电路。作为电荷泵电路的配置，例如，栅极开关型配置是已知的(例如，参见专利文献1)。
引文列表
专利文献
专利文献1：日本专利申请公开第62-234415号
发明内容
本发明要解决的问题
通过上述方式，本发明的栅极开关型电荷泵电路能够在低电压下操作，但是需要布置足够大的电容以抑制电流值的减小，并且电路面积增加。因此，在电荷泵电路中需要一种用于抑制电路面积增加的技术。
本技术是考虑到这种情况而做出的，并且旨在能够减小电路面积。
问题解决方案
根据本技术的第一方面的电荷泵电路是一种电荷泵电路，包括：第一晶体管，包括第一端子、连接到输出端子的第二端子、和控制端子；第二晶体管，包括第一端子、被供给恒定电流的第二端子和连接到第二端子的控制端子；第三晶体管，包括连接到第一晶体管的第一端子的第一端子、连接到供给任意电压的电压源的第二端子、和控制端子；第四晶体管组，包括在第一晶体管的第一端子侧上级联布置的N个晶体管，其中N是大于或等于1的整数，N个晶体管均包括连接到第二晶体管的控制端子的控制端子；第五晶体管组，包括在第二晶体管的第一端子侧上级联布置的N个晶体管，N个晶体管均包括连接到第二晶体管的控制端子的控制端子；第一开关元件，将第一晶体管的控制端子电连接到第二晶体管的控制端子；第二开关元件，将第一晶体管的控制端子连接到地节点；第三开关元件，将第三晶体管的控制端子电连接到第四晶体管组和第五晶体管组的控制端子；以及第四开关元件，将第三晶体管的控制端子连接到地节点，其中：第一晶体管具有与第二晶体管相同的沟道宽度和沟道长度；第三晶体管具有与第一晶体管和第二晶体管相同的沟道宽度和沟道长度；在第四晶体管组中，每个晶体管具有与第二晶体管相同的沟道宽度和沟道长度，并且其中一个晶体管的第一端子连接到地节点；在第五晶体管组中，每个晶体管具有与第二晶体管相同的沟道宽度和沟道长度，并且其中一个晶体管的第一端子连接到地节点。
根据本技术的第二方面的电荷泵电路是一种电荷泵电路，包括：第一晶体管，包括第一端子、连接到输出端子的第二端子、和控制端子；第二晶体管，包括第一端子、被供给恒定电流的第二端子和连接到第二端子的控制端子；第三晶体管，包括连接到第一晶体管的第一端子的第一端子、连接到供给任意电压的电压源的第二端子、和控制端子；第四晶体管组，包括在第一晶体管的第一端子侧上级联布置的N个晶体管，其中N是大于或等于1的整数，N个晶体管均包括连接到第二晶体管的控制端子的控制端子；第五晶体管组，包括在第二晶体管的第一端子侧上级联布置的N个晶体管，N个晶体管均包括连接到第二晶体管的控制端子的控制端子；第一开关元件，将第一晶体管的控制端子电连接到第二晶体管的控制端子；第二开关元件，将第一晶体管的控制端子连接到电源节点；第三开关元件，将第三晶体管的控制端子电连接到第四晶体管组和第五晶体管组的控制端子；以及第四开关元件，将第三晶体管的控制端子连接到电源节点，其中：第一晶体管具有与第二晶体管相同的沟道宽度和沟道长度；第三晶体管具有与第一晶体管和第二晶体管相同的沟道宽度和沟道长度；在第四晶体管组中，每个晶体管具有与第二晶体管相同的沟道宽度和沟道长度，并且其中一个晶体管的第一端子连接到电源节点；在第五晶体管组中，每个晶体管具有与第二晶体管相同的沟道宽度和沟道长度，并且其中一个晶体管的第一端子连接到电源节点。
根据本技术的第三方面的电荷泵电路是一种电荷泵电路，包括：第一晶体管，包括第一端子、连接到输出端子的第二端子、和控制端子；第二晶体管，包括第一端子、被供给第一恒定电流的第二端子和连接到第二端子的控制端子；第三晶体管，包括连接到第一晶体管的第一端子的第一端子、连接到供给第一电压的第一电压源的第二端子、和控制端子；第四晶体管组，包括在第一晶体管的第一端子侧上级联布置的N个晶体管，其中N是大于或等于1的整数，N个晶体管均包括连接到第二晶体管的控制端子的控制端子；第五晶体管组，包括在第二晶体管的第一端子侧上级联布置的N个晶体管，N个晶体管均包括连接到第二晶体管的控制端子的控制端子；第一开关元件，将第一晶体管的控制端子电连接到第二晶体管的控制端子；第二开关元件，将第一晶体管的控制端子连接到地节点；第三开关元件，将第三晶体管的控制端子电连接到第四晶体管组和第五晶体管组的控制端子；第四开关元件，将第三晶体管的控制端子连接到地节点；第六晶体管，包括第一端子、连接到输出端子的第二端子、和控制端子；第七晶体管，包括第一端子、被供给第二恒定电流的第二端子和连接到第二端子的控制端子；第八晶体管，包括连接到第六晶体管的第一端子的第一端子、连接到供给第二电压的第二电压源的第二端子、和控制端子；第九晶体管组，包括在第六晶体管的第一端子侧上级联布置的M个晶体管，其中M是大于或等于1的整数，M个晶体管均包括连接到第七晶体管的控制端子的控制端子；第十晶体管组，包括在第七晶体管的第一端子侧上级联布置的M个晶体管，M个晶体管均包括连接到第七晶体管的控制端子的控制端子；第五开关元件，将第六晶体管的控制端子电连接到第七晶体管的控制端子；第六开关元件，将第六晶体管的控制端子连接到电源节点；第七开关元件，将第八晶体管的控制端子电连接到第九晶体管组和第十晶体管组的控制端子；以及第八开关元件，将第八晶体管的控制端子连接到电源节点，其中：第一晶体管具有与第二晶体管相同的沟道宽度和沟道长度；第三晶体管具有与第一晶体管和第二晶体管相同的沟道宽度和沟道长度；在第四晶体管组中，每个晶体管具有与第二晶体管相同的沟道宽度和沟道长度，并且其中一个晶体管的第一端子连接到地节点；在第五晶体管组中，每个晶体管具有与第二晶体管相同的沟道宽度和沟道长度，并且其中一个晶体管的第一端子连接到地节点；第六晶体管具有与第七晶体管相同的沟道宽度和沟道长度；第八晶体管具有与第六晶体管和第七晶体管相同的沟道宽度和沟道长度；在第九晶体管组中，每个晶体管具有与第七晶体管相同的沟道宽度和沟道长度，并且其中一个晶体管的第一端子连接到电源节点；并且在第十晶体管组中，每个晶体管具有与第七晶体管相同的沟道宽度和沟道长度，并且其中一个晶体管的第一端子连接到电源节点。
根据本技术的第四方面的电荷泵电路是一种电荷泵电路，包括：电流源晶体管，包括连接到地节点的第一端子、连接到输出端子的第二端子、和控制端子；第一开关元件，将电流源晶体管的控制端子连接到施加有第一电压的第一信号线；第二开关元件，将电流源晶体管的控制端子连接到地节点；电容元件，包括连接到第一信号线的一个电极和能连接到施加有第二电压的第二信号线或施加有第二电压与第一电压之间的差电压的第三信号线的另一电极；第三开关元件，将电容元件的另一电极连接到第三信号线；以及第四开关元件，将电容元件的另一电极连接到第二信号线。
根据本技术的第五方面的电荷泵电路是一种电荷泵电路，包括：电流源晶体管，包括连接到电源节点的第一端子、连接到输出端子的第二端子、和控制端子；第一开关元件，将电流源晶体管的控制端子连接到施加有电源电压和第一电压之间的差电压的第一信号线；第二开关元件，将电流源晶体管的控制端子连接到电源节点；电容元件，包括连接到第一信号线的一个电极和能连接到施加有第二电压的第二信号线或施加第二电压和第一电压的总和电压的第三信号线的另一电极；第三开关元件，将电容元件的另一电极连接到第三信号线；以及第四开关元件，将电容元件的另一电极连接到第二信号线。
根据本技术的第六方面的电荷泵电路是一种电荷泵电路，包括：第一晶体管，包括连接到地节点的第一端子、连接到输出端子的第二端子、和控制端子；第一开关元件，将第一晶体管的控制端子连接到施加有第一电压的第一信号线；第二开关元件，将第一晶体管的控制端子连接到地节点；第一电容元件，包括连接到第一信号线的一个电极和能连接到施加有第二电压的第二信号线或施加有第二电压与第一电压之间的差电压的第三信号线的另一电极；第三开关元件，将第一电容元件的另一电极连接到第三信号线；第四开关元件，将第一电容元件的另一电极连接到第二信号线；第二晶体管，包括连接到电源节点的第一端子、连接到输出端子的第二端子、和控制端子；第五开关元件，将第二晶体管的控制端子连接到施加有电源电压和第三电压之间的差电压的第四信号线；第六开关元件，将第二晶体管的控制端子连接到电源节点；第二电容元件，包括连接到第四信号线的一个电极和能连接到施加有第四电压的第五信号线或施加有第四电压和第三电压的总和电压的第六信号线的另一电极；第七开关元件，将第二电容元件的另一电极连接到第六信号线；以及第八开关元件，将第二电容元件的另一电极连接到第五信号线。
注意，根据本技术的第一至第六方面的电荷泵电路可以是独立的设备，或者可以是构成一个设备的内部块。
本发明效果
根据本技术的第一至第六方面，可以减小电路面积。
注意，在此描述的效果不一定是限制性的，并且可以是本公开中描述的任何效果。
附图说明
图1是说明根据第一实施例的电荷泵电路的第一配置的示例的电路图。
图2是说明根据第一实施例的电荷泵电路的第一配置的示例的开关的操作的时序图。
图3是说明根据第一实施例的电荷泵电路的第二配置的示例的电路图。
图4是说明根据第一实施例的电荷泵电路的第二配置的示例的开关的操作的时序图。
图5是说明根据第一实施例的电荷泵电路的第三配置的示例的电路图。
图6是说明根据第一实施例的电荷泵电路的第三配置的示例的开关的操作的时序图。
图7是说明根据第二实施例的电荷泵电路的第一配置的示例的电路图。
图8是说明根据第二实施例的电荷泵电路的第一配置的示例的开关的操作的时序图。
图9是说明根据第二实施例的电荷泵电路的第二配置的示例的电路图。
图10是说明根据第二实施例的电荷泵电路的第二配置的示例的开关的操作的时序图。
图11是说明根据第二实施例的电荷泵电路的第三配置的示例的电路图。
图12是说明根据第二实施例的电荷泵电路的第三配置的示例的开关的操作的时序图。
图13是说明根据第三实施例的电荷泵电路的第一配置的示例的电路图。
图14是说明根据第三实施例的电荷泵电路的第一配置的示例的开关的操作的时序图。
图15是说明根据第三实施例的电荷泵电路的第二配置的示例的电路图。
图16是说明根据第三实施例的电荷泵电路的第二配置的示例的开关的操作的时序图。
图17是说明根据第三实施例的电荷泵电路的第三配置的示例的电路图。
图18是说明根据第三实施例的电荷泵电路的第三配置的示例的开关的操作的时序图。
图19是说明根据第四实施例的电子电路系统的配置的示例的图。
具体实施方式
在下文中，参考附图描述本技术的实施例。注意，将按以下顺序给出描述。
1.第一实施例：电流源垂直堆叠类型
2.第二实施例：电荷消除类型
3.第三实施例：电荷消除类型(包括电势产生装置)
4.第四实施例：电子电路系统
5.修改
<1.第一实施例>
在第一实施例中，作为电荷泵电路100，将描述在电流源侧上提供多个垂直堆叠的晶体管的配置。
注意，电荷泵电路100可以作为用于电流放电的电流吸收(吸引)操作，或者可以作为供给(注入)充电电流的电流源操作。在下面的描述中，前者被称为“吸收型”，后者被称为“源极型”，并且将按照吸收型电荷泵电路100A、源极型电荷泵电路100B和吸收/源极集成型电荷泵电路100C的顺序来描述配置和操作。
(第一配置的电路图)
图1是说明根据第一实施例的电荷泵电路的第一配置的示例的电路图。
在图1中，吸收型电荷泵电路100A包括恒流电路111、晶体管Tr11、Tr12、Tr13、Tr14-1至Tr14-N和Tr15-1至Tr15-N、开关SW11至SW14以及电容C11。注意，晶体管Tr11、Tr12、Tr13、Tr14-1至Tr14-N和Tr15-1至Tr15-N可以被配置为例如N型MOS晶体管。
晶体管Tr11具有连接到输出端子112的漏极、连接到晶体管Tr13的源极的源极，以及连接到开关SW11和SW12的栅极。此外，N(N：大于或等于1的整数)个垂直堆叠的晶体管Tr14-1至Tr14-N连接到晶体管Tr11的源极侧。
晶体管Tr12的漏极与恒流电路111连接。此外，晶体管Tr12的栅极连接到漏极和开关SW11。此外，N(N：大于或等于1的整数)个垂直堆叠的晶体管Tr15-1至Tr15-N连接到晶体管Tr12的源极侧，并且晶体管Tr15-1至Tr15-N的所有栅极都连接到晶体管Tr12的栅极。
晶体管Tr13的漏极连接到电压源(任意电压VA)，源极连接到晶体管Tr11的源极，栅极连接到开关SW13和SW14。此外，N个垂直堆叠的晶体管Tr14-1至Tr14-N连接至晶体管Tr13的源极侧。
N个晶体管Tr14-1至Tr14-N级联布置在晶体管Tr11和Tr13的源极侧，晶体管Tr14-1至Tr14-N的所有栅极都连接到晶体管Tr12的栅极。注意，垂直堆叠的晶体管Tr14-1至Tr14-N中的第N晶体管Tr14-N的源极连接到地节点。
N个晶体管Tr15-1至Tr15-N级联布置在晶体管Tr12的源极侧，晶体管Tr15-1至Tr15-N的所有栅极都连接到晶体管Tr12的栅极。注意，垂直堆叠的晶体管Tr15-1至Tr15-N中的第N晶体管Tr15-N的源极连接到地节点。
在此，吸收型电荷泵电路100A中的晶体管Tr的尺寸具有如以下表达式(1)和(2)所示的关系。
Tr12＝Tr11＝Tr13...(1)
Tr15＝Tr14...(2)
即，在每个晶体管Tr的沟道宽度(W长)和沟道长度(L长)可以被设计为任意值的情况下，使晶体管Tr11和晶体管Tr13具有与晶体管Tr12相同值的沟道宽度和沟道长度。即，晶体管Tr11、晶体管Tr12和晶体管Tr13具有相同的沟道宽度(W长)和沟道长度(L长)。
此外，使晶体管Tr14-1至Tr14-N中的每一个晶体管Tr14和晶体管Tr15-1至Tr15-N中的每一个晶体管Tr15具有与晶体管Tr12相同值的沟道宽度和沟道长度。即，晶体管Tr14-1至Tr14-N和晶体管Tr15-1至Tr15-N具有相同的沟道宽度(W长)和沟道长度(L长)。
注意，不仅在晶体管Tr14-1至Tr14-N和晶体管Tr15-1至Tr15-N具有相同数量的倍频器和晶体管的指状物的情况下，而且在它们具有不同数量的倍频器和晶体管的指状物的情况下，晶体管Tr14-1至Tr14-N和晶体管Tr15-1至Tr15-N具有相同的沟道宽度和沟道长度就足够了。即，例如，为了改善噪声和晶体管的相对变化，尽管沟道宽度和沟道长度与晶体管Tr11和晶体管Tr14相同，但是在晶体管Tr12和晶体管Tr15中存在倍频器或指状物的数量改变的情况；然而，即使在这种情况下，也可以采用本技术的配置。
开关SW11的一端连接晶体管Tr11的栅极，另一端连接晶体管Tr12的栅极和晶体管Tr15-1至Tr15-N的栅极。
开关SW11根据输入到开关SW11的控制信号执行开关操作。当接通时，开关SW11将晶体管Tr11的栅极电连接到晶体管Tr12、Tr15-1至Tr15-N的栅极。
开关SW12的一端连接到晶体管Tr11的栅极，另一端连接到地节点。开关SW12根据输入到开关SW12的控制信号执行开关操作。当接通时，开关SW12将晶体管Tr11的栅极连接到地节点。
开关SW13的一端连接晶体管Tr13的栅极，另一端连接晶体管Tr12的栅极、晶体管Tr15-1至Tr15-N的栅极以及晶体管Tr14-1至Tr14-N的栅极。
开关SW13根据输入到开关SW13的控制信号执行开关操作。当接通时，开关SW13将晶体管Tr13的栅极电连接到晶体管Tr12的栅极、晶体管Tr15-1至Tr15-N的栅极以及晶体管Tr14-1至Tr14-N的栅极。
开关SW14的一端连接到晶体管Tr13的栅极，另一端连接到地节点。开关SW14根据输入到开关SW14的控制信号执行开关操作。当接通时，开关SW14将晶体管Tr13的栅极连接到地节点。
电容C11的一个电极连接到晶体管Tr12的栅极和开关SW11之间的信号线，另一个电极连接到地节点。
(第一配置的操作)
接下来，将参考图2的时序图来描述图1中所说明的吸收型电荷泵电路100A的操作。在图2的A至D中，示出了分别输入到开关SW11至SW14的控制信号的电平，并且每个开关SW根据H电平或L电平的控制信号执行开关操作。
在图2中，从时间t12到时间t13的周期是从输出端子112输出电流的电流输出周期。在电流输出周期期间，开关SW11和SW14接通，晶体管Tr11的栅极电连接到晶体管Tr12的栅极和晶体管Tr15-1至Tr15-N的栅极，晶体管Tr13的栅极连接到地节点。
如上所述，当在电流输出周期期间接通电流源时，执行开关控制，使得开关SW11和SW14接通并且开关SW12和SW13断开，由此在电流源接通的状态下，晶体管Tr12和Tr15-1至Tr15-N，以及晶体管Tr11和晶体管Tr14-1至Tr14-N具有相同的配置，从而可以执行电流镜操作并输出期望的电流。
这里，晶体管Tr12和晶体管Tr15-1至Tr15-N具有与晶体管Tr11和晶体管Tr14-1至Tr14-N相同的沟道宽度(W：W长)和沟道长度(L：L长)，从而如果晶体管Tr12和晶体管Tr15-1至Tr15-N与晶体管Tr11和晶体管Tr14-1至Tr14-N组合，则它们表现为具有如以下表达式(3)所示特性的晶体管。
W/(N+1)×L...(3)
根据式(3)所示的特性，意味着在吸收型电荷泵电路100A中，将传统电荷泵电路中具有大沟道长度(L长)的电流源划分为N+1。
于是，鉴于以上所述，由于仅晶体管Tr11执行开关，与传统电荷泵电路中具有大沟道长度(L长)的电流源相比，与开关所连接的电流源栅极的寄生电容分量减小到1/(N+1)。结果，可以将用于抑制由于电荷共享而引起的吸收电流值的减小的电容值(电容C11的电容值)减小到1/(N+1)，从而可以极大地减小电路面积。
另一方面，在图2中，在除了电力输出周期之外的周期期间，即，在从时间t11到时间t12的周期以及时间t13之后的周期期间，开关SW12和SW13接通，并且晶体管Tr11的栅极连接到地节点，晶体管Tr13的栅极电连接到晶体管Tr12的栅极、晶体管Tr15-1至Tr15-N的栅极，以及晶体管Tr14-1至Tr14-N的栅极。
如上所述，当在除了电流输出周期之外的周期期间断开电流源时，执行开关控制，使得开关SW11和SW14断开并且开关SW12和SW13接通，由此在电流源被断开的状态下，晶体管Tr13和晶体管Tr14-1至Tr14-N具有与晶体管Tr12和晶体管Tr15-1至Tr15-N的电流镜配置，从而执行其中在任意电压侧供给任意电流的电流转向操作。
结果，输出电流源总是连续地输出电流到输出端子112或到任意电压，使得晶体管Tr11和晶体管Tr13的源极电压不波动，并且可以实现高速电流接通/断开操作。此外，由于总是连续地输出电流，所以存在以下优点：在电源或地中不会产生不必要的电流寄生，并且不会成为外围电路的攻击者(产生噪声的电路)。
注意，在图2的时序图中，为了描述方便，开关SW11至SW14的接通/断开的时序已经被描述为在时间t12、时间t13等同时全部切换；然而，开关SW11和SW12的接通/断开时序或开关SW13和SW14的接通/断开时序实际上稍微偏移，由此由于开关SW11和SW12的同时接通或开关SW13和SW14的同时接通而抑制电荷的流出。
如上所述，在吸收型电荷泵电路100A中，电流镜源晶体管由N个垂直堆叠的晶体管Tr15-1至Tr15-N和晶体管Tr12配置，输出电流源侧由N个垂直堆叠的晶体管Tr14-1至Tr14-N、漏极连接到输出侧的晶体管Tr11，以及源极与晶体管Tr11的源极相同且漏极连接到任意电压(VA)的晶体管Tr13配置。通过这样的配置，能够减小布置在电路中的电容值(电容C11的电容值)，结果，能够减小电路面积。
(第二配置的电路图)
图3是说明根据第一实施例的电荷泵电路的第二配置的示例的电路图。
在图3中，源极型电荷泵电路100B包括恒流电路121、晶体管Tr21、Tr22、Tr23、Tr24-1至Tr24-N和Tr25-1至Tr25-N、开关SW21至SW24以及电容C21。注意，晶体管Tr21、Tr22、Tr23、Tr24-1至Tr24-N和Tr25-1至Tr25-N可以被配置为例如P型MOS晶体管。
晶体管Tr21具有连接到输出端子122的漏极、连接到晶体管Tr23的源极的源极，以及连接到开关SW21和SW22的栅极。此外，N(N：大于或等于1的整数)个垂直堆叠的晶体管Tr24-1至Tr24-N连接到晶体管Tr21的源极侧。
晶体管Tr22的漏极连接到恒流电路121。此外，晶体管Tr22的栅极连接到漏极和开关SW21。此外，N(N：大于等于1的整数)个垂直堆叠的晶体管Tr25-1至Tr25-N连接到晶体管Tr22的源极侧，晶体管Tr25-1至Tr25-N的所有栅极连接到晶体管Tr22的栅极。
晶体管Tr23的漏极连接到电压源(任意电压VA)，源极连接到晶体管Tr21的源极，栅极连接到开关SW23和SW24。此外，N个垂直堆叠的晶体管Tr24-1至Tr24-N连接到晶体管Tr23的源极侧。
N个晶体管Tr24-1至Tr24-N级联布置在晶体管Tr21和Tr23的源极侧，晶体管Tr24-1至Tr24-N的所有栅极都连接到晶体管Tr22的栅极。注意，垂直堆叠的晶体管Tr24-1至Tr24-N中的第N晶体管Tr24-N的源极连接到电源节点。
N个晶体管Tr25-1至Tr25-N级联布置在晶体管Tr22的源极侧，晶体管Tr25-1至Tr25-N的所有栅极都连接到晶体管Tr22的栅极。注意，垂直堆叠的晶体管Tr25-1至Tr25-N中的第N晶体管Tr25-N的源极连接到电源节点。
这里，源极型电荷泵电路100B中的晶体管Tr的尺寸具有如以下表达式(4)和(5)所示的关系。
Tr22＝Tr21＝Tr23...(4)
Tr25＝Tr24...(5)
即，晶体管Tr21、晶体管Tr22和晶体管Tr23具有相同的沟道宽度(W长)和沟道长度(L长)。此外，晶体管Tr24-1至Tr24-N和晶体管Tr25-1至Tr25-N具有相同的沟道宽度(W长)和沟道长度(L长)。
开关SW21的一端连接晶体管Tr21的栅极，另一端连接晶体管Tr22的栅极和晶体管Tr25-1至Tr25-N的栅极。开关SW21根据输入到开关SW21的控制信号执行开关操作。
开关SW22的一端与晶体管Tr21的栅极连接，另一端与电源节点连接。开关SW22根据输入到开关SW22的控制信号执行开关操作。
开关SW23一端连接晶体管Tr23的栅极，另一端连接晶体管Tr22的栅极、晶体管Tr25-1至Tr25-N的栅极、晶体管Tr24-1至Tr24-N的栅极。开关SW23根据输入到开关SW23的控制信号执行开关操作。
开关SW24的一端与晶体管Tr23的栅极连接，另一端与电源节点连接。开关SW24根据输入到开关SW24的控制信号执行开关操作。
电容C21的一个电极连接到晶体管Tr22的栅极和开关SW21之间的信号线，另一个电极连接到电源节点。
(第二配置的操作)
接下来，将参考图4的时序图来描述图3中所说明的源极型电荷泵电路100B的操作。在图4的A至D中，示出了分别输入到开关SW21至SW24的控制信号的电平。
在图4中，在电流输出周期期间，即，从时间t22到时间t23，开关SW21和SW24接通，并且晶体管Tr21的栅极电连接到晶体管Tr22的栅极和晶体管Tr25-1到Tr25-N的栅极，并且晶体管Tr23的栅极连接到电源节点。
通过执行这样的切换控制，在电流源被接通的状态下，晶体管Tr22和晶体管Tr25-1至Tr25-N以及晶体管Tr21和晶体管Tr24-1至Tr24-N具有相同的配置，使得可以执行电流镜操作并输出期望的电流。
注意，用于抑制由于电荷共享而引起的注入(源)电流值的减小的电容值(电容C21的电容值)可以减小到1/(N+1)的原理与上述原理基本类似，因此这里省略其描述。然而，在这种情况下，也可以通过将电容值设置为1/(N+1)来减小电路面积。
另一方面，在图4中，在除了电流输出周期之外的周期期间，即，在从时间t21到时间t22的周期以及时间t23之后的周期期间，开关SW22和SW23接通，并且晶体管Tr21的栅极连接到电源节点，晶体管Tr23的栅极电连接晶体管Tr22的栅极、晶体管Tr25-1至Tr25-N的栅极，以及晶体管Tr24-1至Tr24-N的栅极。
通过执行这样的切换控制，在电流源被断开的状态下，晶体管Tr23和晶体管Tr24-1至Tr24-N与晶体管Tr22和晶体管Tr25-1至Tr25-N具有电流镜配置，从而在任意电压侧执行用于供给任意电流的电流转向操作。结果，可以执行例如如上所述的高速电流接通/断开操作。
注意，在图4的时序图中，与上述图2的时序图类似，开关SW21和SW22(或开关SW23和SW24)的接通/断开的时序略微偏移，由此能够抑制由于开关SW21和SW22(或开关SW23和SW24)的同时接通而引起的电荷的流出。
在上文中，已经描述了源极型电荷泵电路100B的配置和操作。
(第三配置的电路图)
图5是说明根据第一实施例的电荷泵电路的第三配置的示例的电路图。
如图5所示，吸收/源极集成型电荷泵电路100C是其中吸收型电荷泵电路100A(图1)和源极型电荷泵电路100B(图3)集成在一起的电荷泵电路。
在图5中，吸收/源极集成型电荷泵电路100C包括恒流电路131、晶体管Tr31、Tr32、Tr33、Tr34-1至Tr34-N和Tr35-1至Tr35-N、开关SW31至SW34和电容C31，以及恒流电路132、晶体管Tr36、Tr37、Tr38、Tr39-1至Tr39-M和Tr310-1至Tr310-M、开关SW35至SW38和电容C32。
在吸收/源极集成型电荷泵电路100C中，恒流电路131、晶体管Tr31、Tr32、Tr33、Tr34-1至Tr34-N和Tr35-1至Tr35-N、开关SW31至SW34和电容C31对应于吸收型电荷泵电路100A(图1)的恒流电路111、晶体管Tr11、Tr12、Tr13、Tr14-1至Tr14-N和Tr15-1至Tr15-N、开关SW11至SW14和电容C11。
此外，在吸收/源极集成型电荷泵电路100C中，恒流电路132、晶体管Tr36、Tr37、Tr38、Tr39-1至Tr39-M和Tr310-1至Tr310-M、开关SW35至SW38和电容C32对应于源极型电荷泵电路100B(图3)的恒流电路121、晶体管Tr21、Tr22、Tr23、Tr24-1至Tr24-N和Tr25-1至Tr25-N、开关SW21至SW24和电容C21。
此外，在吸收/源极集成型电荷泵电路100C中，输出端子133对应于吸收型电荷泵电路100A(图1)的输出端子112或源极型电荷泵电路100B(图3)的输出端子122。
即，吸收/源极集成型电荷泵电路100C包括作为吸收型侧上的元件的晶体管Tr31、Tr32、Tr33、Tr34-1至Tr34-N和Tr35-1至Tr35-N、开关SW31至SW34和电容C31，并且包括作为源极型侧上的元件的晶体管Tr36、Tr37、Tr38、Tr39-1至Tr39-M和Tr310-1至Tr310-M、开关SW35至SW38和电容C32。
注意，吸收/源极集成型电荷泵电路100C中的吸收型侧和源极型侧上的晶体管Tr的尺寸具有如以下表达式(6)至(9)中所示的关系。
Tr32＝Tr31＝Tr33...(6)
Tr35＝Tr34...(7)
Tr37＝Tr36＝Tr38...(8)
Tr310＝Tr39...(9)
即，晶体管Tr31、晶体管Tr32和晶体管Tr33具有相同的沟道宽度(W长)和沟道长度(L长)。此外，晶体管Tr34-1至Tr34-N和晶体管Tr35-1至Tr35-N具有相同的沟道宽度(W长)和沟道长度(L长)。
此外，晶体管Tr36、晶体管Tr37和晶体管Tr38具有相同的沟道宽度(W长)和沟道长度(L长)。此外，晶体管Tr39-1至Tr39-N和晶体管Tr310-1至Tr310-N具有相同的沟道宽度(W长)和沟道长度(L长)。
(第三配置的操作)
接下来，将参考图6的时序图来描述图5中所说明的吸收/源极集成型电荷泵电路100C的操作。在图6的A至D中，示出了输入到吸收型侧的开关SW31至SW34的控制信号的电平，在图6的E至H中，示出了输入到源极型侧的开关SW35至SW38的控制信号的电平。
在图6的A到D中，在吸收型侧上的电流输出周期期间，即，从时间t32到时间t33，开关SW31和SW34接通，并且晶体管Tr31的栅极电连接到晶体管Tr32的栅极和晶体管Tr35-1到Tr35-N的栅极，并且晶体管Tr33的栅极连接到地节点。
另一方面，在图6的A至D中，在除了吸收型侧的电流输出周期之外的周期期间，即，在从时间t31到时间t32的周期以及时间t33上和之后的周期期间，开关SW32和SW33导通，并且晶体管Tr31的栅极连接到地节点，晶体管Tr33的栅极电连接到晶体管Tr32的栅极、晶体管Tr35-1到Tr35-N的栅极，以及晶体管Tr34-1到Tr34-N的栅极。
此外，在图6的E至H中，在源极侧的电流输出周期期间，即，从时间t36到时间t37，开关SW35和SW38接通，并且晶体管Tr36的栅极电连接到晶体管Tr37的栅极和晶体管Tr310-1至Tr310-N的栅极，晶体管Tr38的栅极连接电源节点。
另一方面，在图6的E至H中，在除源极侧的电流输出周期之外的期间，即，在从时间t35至时间t36的周期以及时间t37之后的周期期间，开关SW36和SW37接通，并且晶体管Tr36的栅极连接电源节点，晶体管Tr38的栅极电连接到晶体管Tr37的栅极、晶体管Tr310-1至Tr310-N的栅极，以及晶体管Tr39-1至Tr39-N的栅极。
注意，通过将电容值(电容C31和C32的电容值)布置为1/(N+1)来抑制由于电荷共享而引起的吸收或源极(注入)电流值的减小的操作和原理的细节与上述基本类似，因此这里省略其描述。
在上文中，已经描述了吸收/源极集成型电荷泵电路100C的配置和操作。
<2.第二实施例>
在第二实施例中，将描述在采用栅极开关型配置作为电荷泵电路200的情况下提供电荷消除机构的配置。在下面的描述中，将按照吸收型电荷泵电路200A、源极型电荷泵电路200B和吸收/源极集成型电荷泵电路200C的顺序来描述配置和操作。
(第一配置的电路图)
图7是说明根据第二实施例的电荷泵电路的第一配置的示例的电路图。
在图7中，吸收型电荷泵电路200A包括电流源晶体管Tr41、开关SW41至SW44以及电容C41。
电流源晶体管Tr41被配置为例如N型MOS晶体管。在电流源晶体管Tr41中，漏极连接到输出端子211，源极连接到地节点，栅极连接到开关SW41和SW42。
开关SW41的一端连接到电流源晶体管Tr41的栅极，另一端连接到信号线L41，来自输入端子212的电压V1被施加到信号线L41。开关SW41根据输入到开关SW41的控制信号执行开关操作。当接通时，开关SW41将电流源晶体管Tr41的栅极电连接到信号线L41。
开关SW42的一端与电流源晶体管Tr41的栅极连接，另一端与地节点连接。开关SW42根据输入到开关SW42的控制信号执行开关操作。当接通时，开关SW42将电流源晶体管Tr41的栅极连接到地节点。
在此，在吸收型电荷泵电路200A中，为这种栅极开关型配置提供电荷消除机构，由此用于抑制电流值的减小的电容(足够大的电容)是不必要的(或者电容减小)。即，在电荷消除机构中，为开关SW41与输入端子212之间的信号线L41(电流镜源侧)提供电容C41，并且能够通过开关SW43和SW44任意地切换电容C41的连接目的地的电势。
更具体地，电荷消除机构配置如下。即，电容C41具有连接到信号线L41的一个电极和连接到开关SW43和SW44的另一个电极。
开关SW43的一端连接在电容C41(其另一个电极)和开关SW44之间，另一端连接到信号线L43，来自输入端子213的电压VA-V1施加到信号线L43。开关SW43根据输入到开关SW43的控制信号执行开关操作。当接通时，开关SW43将电容C41(其另一电极)电连接到信号线L43。
开关SW44的一端连接到电容C41(其另一电极)，另一端连接到信号线L42，信号线L42由电压源施加任意电压VA。开关SW44根据输入到开关SW44的控制信号执行开关操作。当接通时，开关SW44将电容C41(其另一电极)电连接到信号线L42。
这里，在电荷消除机构中，当施加到连接到输入端子212的信号线L41的电压被设置为电压V1，并且施加到连接到电压源的信号线L42的电压被设置为电压VA时，施加到连接到输入端子213的信号线L43的电压被设置为电压VA-V1，电压VA-V1是电压VA和电压V1之间的差电压。即，作为电容C41(其另一个电极)的连接目的地的任意可切换电压，一个电压被设置为电压VA，另一个电压被设置为电压VA-V1。
此时，通过将电容C41的值设置为与取决于电流源晶体管Tr41的栅极节点的寄生电容分量相同的值，关于共享到栅极侧上的寄生电容的电荷量，通过电容C41的连接目的地的电势变化(ΔV＝V1)，注入到电流镜中的生成电荷变得相等，并且原则上可以抑制由于电荷共享导致的吸收电流值的减小。
这意味着，在传统栅极开关型电荷泵电路的配置中，需要在电流源栅极侧布置与寄生电容相比足够大的电容值，但只需要布置与寄生电容相等的电容值；结果，可以减小电路面积。
(第一配置的操作)
接下来，将参考图8的时序图来描述图7中所说明的吸收型电荷泵电路200A的操作。在图8的A至D中，示出了分别输入到开关SW41至SW44的控制信号的电平，并且每个开关SW根据H电平或L电平的控制信号执行开关操作。
在图8中，从时间t42到时间t43的周期是从输出端子211输出电流的电流输出周期。在电流输出周期期间，开关SW41和SW44接通，并且电流源晶体管Tr41的栅极电连接到施加电压V1的信号线L41，并且连接到信号线L41的电容C41(其另一电极)电连接到施加电压VA的信号线L42。
另一方面，在图8中，在除了电流输出周期之外的周期期间，即，在从时间t41到时间t42的周期以及时间t43之后的周期期间，开关SW42和SW43接通，并且电流源晶体管Tr41的栅极连接到地节点，电容C41(其另一电极)电连接到施加电压VA-V1的信号线L43。
这里，通过对开关SW41和SW42执行排他控制并且对开关SW43和SW44执行排他控制，当达到电流输出周期时，电容C41的连接目的地从被施加电压VA-V1的信号线L43改变到施加电压VA的信号线L42，并且电势变化(ΔV＝V1)发生，并且共享电荷可以从电荷消除机构(其电容C41)侧被充电，从而可以抑制由于电荷共享导致的吸收电流值的减小。
注意，在图8的时序图中，为了描述方便，开关SW41至SW44的接通/断开的时序已经被描述为在时间t42、时间t43等同时全部切换；然而，开关SW41和SW42的接通/断开时序或者开关SW43和SW44的接通/断开时序实际上稍微偏移，由此由于开关SW41和SW42的同时接通或者开关SW43和SW44的同时接通而抑制了电荷的流出。
如上所述，在吸收型电荷泵电路200A中，提供了电荷消除机构，由此原则上可以抑制由共享到电流源的栅极节点处的寄生电容的电荷引起的吸收电流值的减小。此时，只需要将等于寄生电容的电容布置为电容C41，从而可以减小电路面积。
例如，如上述专利文献1中所公开的，当在源极(注入)或吸收时接通电流源时，对存在于电流源晶体管的栅极处的电容分量发生电荷共享，使得输出电流小于由原始电流镜获得的电流值。为了抑制这种情况，需要在开关之前布置足够大的电容，并且电路面积如上所述增加。注意，电流源晶体管通常使用很厚的沟道长度(L长)，并且从栅极侧看到的电容具有大的电容值，并且在此，需要布置大于电容值的电容。
另一方面，在吸收型电荷泵电路200A中，当为栅极开关型配置提供电荷消除机构时，只需要将电容C41布置为等于电流源晶体管Tr41的栅极节点的寄生电容，就可以减小电路面积。结果，在栅极开关型电荷泵电路200A中，可以减小电路面积，同时能够减小漏电流和低电压操作。
(第二配置的电路图)
图9是说明根据第二实施例的电荷泵电路的第二配置的示例的电路图。
在图9中，源极型电荷泵电路200B包括电流源晶体管Tr51、开关SW51至SW54以及电容C51。
电流源晶体管Tr51例如被配置为P型MOS晶体管。在电流源晶体管Tr51中，漏极连接到输出端子221，源极连接到电源节点，栅极连接到开关SW51和SW52。
开关SW51的一端连接到电流源晶体管Tr51的栅极，另一端连接到信号线L51，来自输入端子222的电压Vdd-V1被施加到信号线L51。开关SW51根据输入到开关SW51的控制信号执行开关操作。当接通时，开关SW51将电流源晶体管Tr51的栅极电连接到信号线L51。
开关SW52的一端与电流源晶体管Tr51的栅极连接，另一端与电源节点连接。开关SW52根据输入到开关SW52的控制信号执行开关操作，并且在接通时，将电流源晶体管Tr51的栅极连接到电源节点。
这里，在源极型电荷泵电路200B中，提供电容C51作为用于这种栅极开关型配置的电荷消除机构，并且能够通过开关SW53和SW54任意切换电容C51的连接目的地的电势。
更具体地，电荷消除机构配置如下。即，电容C51的一个电极与信号线L51连接，另一个电极与开关SW53和SW54连接。
开关SW53的一端连接在电容C51(其另一个电极)和开关SW54之间，另一端连接到信号线L53，来自输入端子223的电压VA+V1施加到信号线L53。开关SW53根据输入到开关53的控制信号执行开关操作，并且当接通时，将电容C51(其另一电极)连接到信号线L53。
开关SW54的一端与电容C51(其另一电极回路)连接，另一端与信号线L52连接，该信号线L52由电压源施加任意电压VA。开关SW54根据输入到开关SW54的控制信号执行开关操作，并且当接通时，将电容C51(其另一电极)连接到信号线L52。
这里，在电荷消除机构中，当施加到连接到输入端子222的信号线L51的电压被设置为电压Vdd-V1时，并且施加到连接到电压源的信号线L52的电压被设置为VA时，将施加到连接到输入端子223的信号线L53的电压设置为电压VA+V1，电压VA+V1是电压VA和电压V1的总和。即，作为电容C51(其另一个电极)的连接目的地的任意可切换电压，一个电压被设置为电压VA，另一个电压被设置为电压VA+V1。
注意，通过将与电流源晶体管Tr51的栅极节点的寄生电容等效的电容布置为电容C51，来抑制由于电荷共享而导致的源极(注入)电流值的减小的原理基本上类似于上述原理，因此这里省略对其的描述。然而，在这种情况下，也可以通过将等于寄生电容的电容C51布置为电荷消除机构来减小电路面积。
(第二配置的操作)
接下来，将参考图10的时序图来描述图9中所说明的源极型电荷泵电路200B的操作。在图10的A至D中，示出了分别输入到开关SW51至SW54的控制信号的电平(H电平、L电平)。
在图10中，在电流输出周期期间，即，从时间t52到时间t53，开关SW51和SW54接通，并且电流源晶体管Tr51的栅极电连接到施加电压Vdd-V1的信号线L51，与信号线L51连接的电容C51(其另一个电极)电连接到施加电压VA的信号线L52。
另一方面，在图10中，在除了电流输出周期之外的周期期间，即，在从时间t51到时间t52的周期以及时间t53之后的周期期间，开关SW52和SW53接通，并且电流源晶体管Tr51的栅极连接到电源节点，电容C51(其另一电极)电连接到施加电压VA+V1的信号线L53。
这里，通过对开关SW51和SW52执行排他控制并且对开关SW53和SW54执行排他控制，当达到电流输出周期时，电容C51的连接目的地从施加电压VA+V1的信号线L53改变到施加电压VA的信号线L52，并且电势变化(ΔV＝V1)发生，并且共享电荷可以从电荷消除机构(其电容C51)侧被充电，从而可以抑制由于电荷共享导致的源极(注入)电流值的降低。
注意，在图10的时序图中，与上述图8的时序图类似，开关SW51和SW52(或开关SW53和SW54)的接通/断开时序略微偏移，由此能够抑制由于开关SW51和SW52(或开关SW53和SW54)的同时接通而引起的电荷的流出。
在上文中，已经描述了源极型电荷泵电路200B的配置和操作。
(第3配置的电路图)
图11是说明根据第二实施例的电荷泵电路的第三配置的示例的电路图。
如图11所示，吸收/源极集成型电荷泵电路200C是其中吸收型电荷泵电路200A(图7)和源极型电荷泵电路200B(图9)集成在一起的电荷泵电路。
在图11中，吸收/源极集成型电荷泵电路200C包括电流源晶体管Tr61、开关SW61到SW64和电容C61，以及电流源晶体管Tr62、开关SW65到SW68和电容C62。
在吸收/源极集成型电荷泵电路200C中，电流源晶体管Tr61、开关SW61至SW64和电容C61对应于吸收型电荷泵电路200A(图7)的电流源晶体管Tr41、开关SW41至SW44和电容C41。
此外，在吸收/源极集成型电荷泵电路200C中，电流源晶体管Tr62、开关SW65至SW68和电容C62对应于源极型电荷泵电路200B(图9)的电流源晶体管Tr51、开关SW51至SW54和电容C51。
此外，在吸收/源极集成型电荷泵电路200C中，输出端子231对应于输出端子211(图7)或输出端子221(图9)，输入端子232和233对应于输入端子212和213(图7)，而输入端子234和235对应于输入端子222和223(图9)。
即，在吸收/源极集成型电荷泵电路200C中，为吸收型侧和源极型侧上的每个栅极开关型配置提供电荷消除机构。
在吸收型侧的电荷消除机构中，作为电容C61(其另一个电极)的连接目的地的任意可切换电压，一个电压被设置为电压VA，另一个电压被设置为电压VA-V1。此外，在源极侧的电荷消除机构中，作为电容C62(其另一个电极)的连接目的地的任意可切换电压，一个电压被设置为电压VB，另一个电压被设置为电压VB+V2。
(第三配置的操作)
接下来，参考图12的时序图来描述图11所示的吸收/源极集成型电荷泵电路200C的操作。在图12的A至D中，示出了输入到吸收型侧的开关SW61至SW64的控制信号的电平，在图12的E至H中，示出了输入到源极型侧的开关SW65至SW68的控制信号的电平。
在图12的A到D中，在吸收型侧上的电流输出周期期间，即，从时间t62到时间t63，开关SW61和SW64接通，并且电流源晶体管Tr61的栅极电连接到施加有电压V1的信号线L61，电容C61(其另一电极)电连接到施加电压VA的信号线L62。
另一方面，在图12的A至D中，在除吸收型侧的电流输出周期之外的周期期间，即，在从时间t61到时间t62的周期以及在时间t63上和之后的周期期间，开关SW62和SW63接通，并且电流源晶体管Tr61的栅极连接到地节点，电容C61(其另一电极)电连接到施加电压VA-V1的信号线L63。
此外，在图12的E至H中，在源极侧的电流输出周期期间，即，从时间t66到时间t67，开关SW65和SW68接通，并且电流源晶体管Tr62的栅极电连接到施加电压Vdd-V2的信号线L64，并且电容C62(其另一电极)电连接到施加电压VB的信号线L65。
另一方面，在图12的E至H中，在除了源极型侧的电流输出周期之外的周期期间，即，在从时间t65到时间t66的周期以及在时间t67上和之后的周期期间，开关SW66和SW67接通，并且电流源晶体管Tr62的栅极电连接到电源节点，且电容C62(其另一电极)电连接到施加电压VB+V2的信号线L66。
注意，通过布置电容C61和C62来抑制由于电荷共享引起的吸收或源极(注入)电流值的减小的操作和原理的细节与上述基本类似，因此这里省略其描述。
在上文中，已经描述了吸收/源极集成型电荷泵电路200C的配置和操作。
<3.第三实施例>
在第三实施例中，采用栅极开关型配置作为电荷泵电路300，并且将描述在与上述第二实施例类似地提供电荷消除机构的情况下包括特定电势产生装置的配置。在下面的描述中，将按照吸收型电荷泵电路300A、源极型电荷泵电路300B和吸收/源极集成型电荷泵电路300C的顺序来描述配置和操作。
(第一配置的电路图)
图13是说明根据第三实施例的电荷泵电路的第一配置的示例的电路图。
在图13中，吸收型电荷泵电路300A基本上与吸收型电荷泵电路200A(图7)类似地配置，但不同之处在于吸收型电荷泵电路300A包括电势产生装置。
即，在吸收型电荷泵电路300A中，与吸收型电荷泵电路200A(图7)相比，提供恒流电路312和晶体管Tr72来代替输入端子212，并且提供恒流电路313和晶体管Tr73来代替输入端子213。
晶体管Tr72和Tr73被配置为例如N型MOS晶体管。另外，在图13中，输出端子311对应于输出端子211(图7)，信号线L71至L73对应于信号线L41至L43(图7)。
晶体管Tr72具有连接至恒流电路312的栅极和漏极，以及连接至地节点的源极。此外，晶体管Tr72的栅极连接到信号线L71。通过由恒流电路312向晶体管Tr72的漏极侧供给恒定电流，可以向信号线L71施加电压V1。
晶体管Tr73的栅极和漏极连接到施加电压VA的信号线L72，恒流电路313连接到源极侧。通过恒流电路313向晶体管Tr73的源极侧供给恒定电流，电压VA-V1即电压VA与电压V1之差电压能够施加到信号线L73。
注意，在吸收型电荷泵电路300A中，电流源晶体管Tr71，开关SW71至SW74和电容C71被配置为类似于吸收型电荷泵电路200A(图7)的电流源晶体管Tr41、开关SW41至SW44和电容C41，从而省略其描述。
(第一配置的操作)
图14是用于说明图13的电荷泵电路300A的操作的时序图。电荷泵电路300A的开关SW71至SW74的开关操作类似于图8的时序图中所示的电荷泵电路200A(图7)的开关SW41至SW44的操作，因此这里省略对其的描述。
如上所述，在吸收型电荷泵电路300A中，当提供电荷消除机构时，恒定电流从恒流电路313供给到晶体管Tr73，晶体管Tr73的栅极和漏极连接到任意电压VA从而电流密度等于形成电流镜的晶体管Tr72的电流密度，由此可以产生电势(VA-V1)，并且可以通过简单的电路配置(非常少的元件)获得期望的电势。
(第二配置的电路图)
图15是说明根据第三实施例的电荷泵电路的第二配置的示例的电路图。
在图15中，源极型电荷泵电路300B基本上类似于源极型电荷泵电路200B(图9)配置，但不同之处在于源极型电荷泵电路300B包括电势产生装置。
即，在源极型电荷泵电路300B中，与源极型电荷泵电路200B(图9)相比，提供恒流电路322和晶体管Tr82来代替输入端子222，并且提供恒流电路323和晶体管Tr83来代替输入端子223。
晶体管Tr82和Tr83被配置为例如P型MOS晶体管。此外，在图15中，输出端子321对应于输出端子221(图9)，信号线L81至L83对应于信号线L51至L53(图9)。
晶体管Tr82的栅极和漏极连接到恒流电路322，源极与电源节点连接。此外，晶体管Tr82的栅极连接到信号线L81。通过由恒流电路322向晶体管Tr82的漏极侧供给恒定电流，可以将电压Vdd-V1施加到信号线L81。
晶体管Tr83的栅极和漏极连接到施加电压VA的信号线L82，恒流电路323连接到源极侧。通过由恒流电路323向晶体管Tr83的源极侧供给恒定电流，电压VA+V1，即电压VA和电压V1之和能够施加到信号线L83。
注意，在源极型电荷泵电路300B中，电流源晶体管Tr81、开关SW81至SW84和电容C81被配置为类似于源极型电荷泵电路200B(图9)的电流源晶体管Tr51、开关SW51至SW54和电容C51，从而省略其描述。
(第二配置的操作)
图16是用于说明图15的电荷泵电路300B的操作的时序图。电荷泵电路300B的开关SW81至SW84的开关操作类似于图10的时序图中所示的电荷泵电路200B(图9)的开关SW51至SW54的操作，因此这里省略对其的描述。
在上文中，已经描述了源极型电荷泵电路300B的配置和操作。
(第三配置的电路图)
图17是说明根据第三实施例的电荷泵电路的第三配置的示例的电路图。
在图17中，吸收/源极集成型电荷泵电路300C基本上与吸收/源极集成型电荷泵电路200C(图11中示出)类似地配置，但不同之处在于吸收/源极集成型电荷泵电路300C包括电势产生装置。
即，在吸收/源极集成型电荷泵电路300C中，与吸收/源极集成型电荷泵电路200C(图11)相比，在吸收侧分别提供恒流电路332和晶体管Tr92以及恒流电路333和晶体管Tr93来代替输入端子232和输入端子233。
此外，分别设置恒流电路334和晶体管Tr95，恒流电路335和晶体管Tr96来代替源极型侧的输入端子234和输入端子235。此外，在图17中，输出端子331对应于输出端子231(图11)，而吸收型侧的信号线L91至L93和源极型侧的信号线L94至L96分别对应于吸收型侧的信号线L61至L63(图11)和源极型侧的信号线L64至L66(图11)。
吸收型侧的晶体管Tr92具有连接到恒流电路332的栅极和漏极，以及连接到地节点的源极。此外，晶体管Tr92的栅极连接到信号线L91。通过恒流电路332向晶体管Tr92的漏极侧供给恒定电流，可以向信号线L91施加电压V1。
吸收侧的晶体管Tr93的栅极和漏极连接到施加电压VA的信号线L92，恒流电路333连接到源极侧。通过恒流电路333向晶体管Tr93的源极侧供给恒定电流，电压VA-V1即电压VA与电压V1之差电压能够施加到信号线L93。
源极型侧的晶体管Tr95具有连接到恒流电路334的栅极和漏极，连接到电源节点的源极。此外，晶体管Tr95的栅极连接到信号线L94。通过由恒流电路334向晶体管Tr95的漏极侧供给恒定电流，可以将电压Vdd-V2施加到信号线L94。
晶体管Tr96的栅极和漏极连接到施加电压VB的信号线L95，恒流电路335连接到源极侧。通过由恒流电路335向晶体管Tr96的源极侧供给恒定电流，电压VB+V2，即电压VB和电压V2之和能够被施加到信号线L96。
注意，在吸收/源极集成型电荷泵电路300C中，电流源晶体管Tr91、吸收型侧上的开关SW91到SW94和电容C91，以及电流源晶体管Tr94、源极型侧上的开关SW95到SW98和电容C92被配置为类似于电流源吸收/源极集成型电荷泵电路200C(图11)的吸收型侧上的晶体管Tr61、开关SW61到SW64和电容C61，以及源极型侧上的电流源晶体管Tr62、开关SW65到SW68和电容C62，从而省略其描述。
(第三配置的操作)
图18是用于说明图17的电荷泵电路300C的操作的时序图。电荷泵电路300C的开关SW91至SW98的开关操作类似于图12的时序图中所示的电荷泵电路200C(图11)的开关SW61至SW68的操作，因此这里省略对其的描述。
在上文中，已经描述了吸收/源极集成型电荷泵电路300C的配置和操作。
<4.第四实施例>
(配置的示例)
图19是说明根据第四实施例的电子电路系统的配置的示例的图。
在图19中，电子电路系统1包括控制电路10和电荷泵电路100。然而，在此，虽然将电荷泵电路100描述为示例，但可提供电荷泵电路200或电荷泵电路300来代替电荷泵电路100。
在电子电路系统1中，控制电路10和电荷泵电路100经由控制线L1至Li(i：大于或等于1的整数)彼此连接。例如，在电荷泵电路100中，控制线L1至Li连接到开关SW(例如，图1的开关SW11至SW14)。
控制电路10产生用于控制电荷泵电路100的开关SW的控制信号(例如，H电平或L电平的控制信号)，并经由控制线L1到Li将控制信号供给到电荷泵电路100。在电荷泵电路100中，开关SW基于来自外部控制电路10的控制信号执行开关操作，借此电荷泵电路100作为用于电流放电的电流吸收器或作为供给充电电流的电流源而操作。
<5.修改>
上述第一至第三实施例的电荷泵电路(100、200、300)可安装在例如锁相环(PLL)电路、具有切换电流源的配置的数模转换器(DAC)等上。
这里，例如，假定电荷泵电路100(200、300)安装在包括相位比较器(PC)、电荷泵电路、低通滤波器(LPF)和压控振荡器(VCO)的PLL电路上的情况。
在这种情况下，电荷泵电路100(200、300)基于来自在前一级提供的相位比较器的输出脉冲执行电荷泵操作。电荷泵电路100(200、300)的输出被输出到低通滤波器，该低通滤波器包括由电荷泵电路100(200、300)充电或放电的电容器。注意，低通滤波器的电容器的电压作为输入施加到压控振荡器。此外，相位比较器将输入信号的相位与压控振荡器的输出的相位进行比较。
注意，如果这样的PLL电路被认为是上述的电路系统1(图19)，也可以说，在电荷泵电路100(200、300)之前提供的相位比较器对应于控制电路10(图19)，并将控制信号输入到电荷泵电路100(200、300)。
注意，本技术的实施例不限于上述实施例，并且在不脱离本技术的范围的情况下，各种修改是可能的。
此外，本技术可以具有如下配置。
(1)
一种电荷泵电路，包括：
第一晶体管，包括第一端子、连接到输出端子的第二端子、和控制端子；
第二晶体管，包括第一端子、被供给恒定电流的第二端子和连接到第二端子的控制端子；
第三晶体管，包括连接到第一晶体管的第一端子的第一端子、连接到供给任意电压的电压源的第二端子、和控制端子；
第四晶体管组，包括在第一晶体管的第一端子侧上级联布置的N个晶体管，其中N是大于或等于1的整数，N个晶体管均包括连接到第二晶体管的控制端子的控制端子；
第五晶体管组，包括在第二晶体管的第一端子侧上级联布置的N个晶体管，N个晶体管均包括连接到第二晶体管的控制端子的控制端子；
第一开关元件，将第一晶体管的控制端子电连接到第二晶体管的控制端子；
第二开关元件，将第一晶体管的控制端子连接到地节点；
第三开关元件，将第三晶体管的控制端子电连接到第四晶体管组和第五晶体管组的控制端子；和
第四开关元件，将第三晶体管的控制端子连接到地节点，其中
第一晶体管具有与第二晶体管相同的沟道宽度和沟道长度，
第三晶体管具有与第一晶体管和第二晶体管相同的沟道宽度和沟道长度，
在第四晶体管组中，每个晶体管具有与第二晶体管相同的沟道宽度和沟道长度，并且其中一个晶体管的第一端子连接到地节点，并且
在第五晶体管组中，每个晶体管具有与第二晶体管相同的沟道宽度和沟道长度，并且其中一个晶体管的第一端子连接到地节点。
(2)
根据(1)所述的电荷泵电路，其中
在作为输出电流的周期的电流输出周期期间，第一开关元件和第四开关元件被接通，并且第二开关元件和第三开关元件被断开，以及
在除了电流输出周期之外的周期期间，第一开关元件和第四开关元件被断开，并且第二开关元件和第三开关元件被接通。
(3)
根据(1)或(2)所述的电荷泵电路，还包括
电容元件，包括连接到第二晶体管的控制端子和第一开关元件之间的信号线的一个电极，以及连接到地节点的另一电极。
(4)
一种电荷泵电路，包括：
第一晶体管，包括第一端子、连接到输出端子的第二端子、和控制端子；
第二晶体管，包括第一端子、被供给恒定电流的第二端子和连接到第二端子的控制端子；
第三晶体管，包括连接到第一晶体管的第一端子的第一端子、连接到供给任意电压的电压源的第二端子、和控制端子；
第四晶体管组，包括在第一晶体管的第一端子侧上级联布置的N个晶体管，其中N是大于或等于1的整数，N个晶体管均包括连接到第二晶体管的控制端子的控制端子；
第五晶体管组，包括在第二晶体管的第一端子侧上级联布置的N个晶体管，N个晶体管均包括连接到第二晶体管的控制端子的控制端子；
第一开关元件，将第一晶体管的控制端子电连接到第二晶体管的控制端子；
第二开关元件，将第一晶体管的控制端子连接到电源节点；
第三开关元件，将第三晶体管的控制端子电连接到第四晶体管组和第五晶体管组的控制端子；和
第四开关元件，将第三晶体管的控制端子连接到电源节点，其中
第一晶体管具有与第二晶体管相同的沟道宽度和沟道长度，
第三晶体管具有与第一晶体管和第二晶体管相同的沟道宽度和沟道长度，
在第四晶体管组中，每个晶体管具有与第二晶体管相同的沟道宽度和沟道长度，并且其中一个晶体管的第一端子连接到电源节点，并且
在第五晶体管组中，每个晶体管具有与第二晶体管相同的沟道宽度和沟道长度，并且其中一个晶体管的第一端子连接到电源节点。
(5)
根据(4)所述的电荷泵电路，其中
在作为输出电流的周期的电流输出周期期间，第一开关元件和第四开关元件被接通，并且第二开关元件和第三开关元件被断开，以及
在除了电流输出周期之外的周期期间，第一开关元件和第四开关元件被断开，并且第二开关元件和第三开关元件被接通。
(6)
根据(4)或(5)所述的电荷泵电路，还包括
电容元件，包括连接到第二晶体管的控制端子和第一开关元件之间的信号线的一个电极，以及连接到电源节点的另一电极。
(7)
一种电荷泵电路，包括：
第一晶体管，包括第一端子、连接到输出端子的第二端子、和控制端子；
第二晶体管，包括第一端子、被供给第一恒定电流的第二端子和连接到第二端子的控制端子；
第三晶体管，包括连接到第一晶体管的第一端子的第一端子、连接到供给第一电压的第一电压源的第二端子、和控制端子；
第四晶体管组，包括在第一晶体管的第一端子侧上级联布置的N个晶体管，其中N是大于或等于1的整数，N个晶体管均包括连接到第二晶体管的控制端子的控制端子；
第五晶体管组，包括在第二晶体管的第一端子侧上级联布置的N个晶体管，N个晶体管均包括连接到第二晶体管的控制端子的控制端子；
第一开关元件，将第一晶体管的控制端子电连接到第二晶体管的控制端子；
第二开关元件，将第一晶体管的控制端子连接到地节点；
第三开关元件，将第三晶体管的控制端子电连接到第四晶体管组和第五晶体管组的控制端子；
第四开关元件，将第三晶体管的控制端子连接到地节点；
第六晶体管，包括第一端子、连接到输出端子的第二端子、和控制端子；
第七晶体管，包括第一端子、被供给第二恒定电流的第二端子和连接到第二端子的控制端子；
第八晶体管，包括连接到第六晶体管的第一端子的第一端子、连接到供给第二电压的第二电压源的第二端子、和控制端子；
第九晶体管组，包括在第六晶体管的第一端子侧上级联布置的M个晶体管，其中M是大于或等于1的整数，M个晶体管均包括连接到第七晶体管的控制端子的控制端子；
第十晶体管组，包括在第七晶体管的第一端子侧上级联布置的M个晶体管，M个晶体管均包括连接到第七晶体管的控制端子的控制端子；
第五开关元件，将第六晶体管的控制端子电连接到第七晶体管的控制端子；
第六开关元件，将第六晶体管的控制端子连接到电源节点；
第七开关元件，将第八晶体管的控制端子电连接到第九晶体管组和第十晶体管组的控制端子；和
第八开关元件，将第八晶体管的控制端子连接到电源节点，其中
第一晶体管具有与第二晶体管相同的沟道宽度和沟道长度，
第三晶体管具有与第一晶体管和第二晶体管相同的沟道宽度和沟道长度，
在第四晶体管组中，每个晶体管具有与第二晶体管相同的沟道宽度和沟道长度，并且其中一个晶体管的第一端子连接到地节点，
在第五晶体管组中，每个晶体管具有与第二晶体管相同的沟道宽度和沟道长度，并且其中一个晶体管的第一端子连接到地节点，
第六晶体管具有与第七晶体管相同的沟道宽度和沟道长度，
第八晶体管具有与第六晶体管和第七晶体管相同的沟道宽度和沟道长度，
在第九晶体管组中，每个晶体管具有与第七晶体管相同的沟道宽度和沟道长度，并且其中一个晶体管的第一端子连接到电源节点，并且
在第十晶体管组中，每个晶体管具有与第七晶体管相同的沟道宽度和沟道长度，并且其中一个晶体管的第一端子连接到电源节点。
(8)
根据(7)所述的电荷泵电路，其中
当吸收电流时，在作为输出电流的周期的第一电流输出周期期间，第一开关元件和第四开关元件被接通，并且第二开关元件和第三开关元件被断开，
在除了第一电流输出周期之外的周期期间，第一开关元件和第四开关元件被断开，并且第二开关元件和第三开关元件被接通，
当供给电流时，在作为输出电流的周期的第二电流输出周期期间，第五开关元件和第八开关元件被接通，并且第六开关元件和第七开关元件被断开，以及
在除了第二电流输出周期之外的周期期间，第五开关元件和第八开关元件被断开，并且第六开关元件和第七开关元件被接通。
(9)
根据(7)或(8)所述的电荷泵电路，还包括：
第一电容元件，包括连接到第二晶体管的控制端子和第一开关元件之间的信号线的一个电极，以及连接到地节点的另一电极；和
第二电容元件，包括连接到第七晶体管的控制端子和第五开关元件之间的信号线的一个电极，以及连接到电源节点的另一电极。
(10)
根据(7)至(9)中任一项所述的电荷泵电路，其中
第一晶体管、第二晶体管、第三晶体管、第四晶体管组和第五晶体管组包括N型MOS晶体管，
第六晶体管、第七晶体管、第八晶体管、第九晶体管组和第十晶体管组包括P型MOS晶体管，并且
第一端子包括源极，第二端子包括漏极，控制端子包括栅极。
(11)
一种电荷泵电路，包括：
电流源晶体管，包括连接到地节点的第一端子、连接到输出端子的第二端子、和控制端子；
第一开关元件，将电流源晶体管的控制端子连接到施加有第一电压的第一信号线；
第二开关元件，将电流源晶体管的控制端子连接到地节点；
电容元件，包括连接到第一信号线的一个电极和能连接到施加有第二电压的第二信号线或施加有第二电压与第一电压之间的差电压的第三信号线的另一电极；
第三开关元件，将电容元件的另一电极连接到第三信号线；和
第四开关元件，将电容元件的另一电极连接到第二信号线。
(12)
根据(11)所述的电荷泵电路，其中
在作为输出电流的周期的电流输出周期期间，第一开关元件和第四开关元件被接通，并且第二开关元件和第三开关元件被断开，以及
在除了电流输出周期之外的周期期间，第一开关元件和第四开关元件被断开，并且第二开关元件和第三开关元件被接通。
(13)
根据(11)或(12)所述的电荷泵电路，还包括
晶体管，包括第一端子、第二端子和连接到第二信号线的控制端子，其中
通过向晶体管的第一端子侧供给恒定电流来将差电压施加到第三信号线。
(14)
一种电荷泵电路，包括：
电流源晶体管，包括连接到电源节点的第一端子、连接到输出端子的第二端子、和控制端子；
第一开关元件，将电流源晶体管的控制端子连接到施加有电源电压和第一电压之间的差电压的第一信号线；
第二开关元件，将电流源晶体管的控制端子连接到电源节点；
电容元件，包括连接到第一信号线的一个电极和能连接到施加有第二电压的第二信号线或施加第二电压和第一电压的总和电压的第三信号线的另一电极；
第三开关元件，将电容元件的另一电极连接到第三信号线；和
第四开关元件，将电容元件的另一电极连接到第二信号线。
(15)
根据(14)所述的电荷泵电路，其中
在作为输出电流的周期的电流输出周期期间，第一开关元件和第四开关元件被接通，并且第二开关元件和第三开关元件被断开，以及
在除了电流输出周期之外的周期期间，第一开关元件和第四开关元件被断开，并且第二开关元件和第三开关元件被接通。
(16)
根据(14)或(15)所述的电荷泵电路，还包括
晶体管，包括第一端子、第二端子和连接到第二信号线的控制端子，其中
通过向晶体管的第一端子侧供给恒定电流来将总和电压施加到第三信号线。
(17)
一种电荷泵电路，包括：
第一晶体管，包括连接到地节点的第一端子、连接到输出端子的第二端子、和控制端子；
第一开关元件，将第一晶体管的控制端子连接到施加有第一电压的第一信号线；
第二开关元件，将第一晶体管的控制端子连接到地节点；
第一电容元件，包括连接到第一信号线的一个电极和能连接到施加有第二电压的第二信号线或施加有第二电压与第一电压之间的差电压的第三信号线的另一电极；
第三开关元件，将第一电容元件的另一电极连接到第三信号线；
第四开关元件，将第一电容元件的另一电极连接到第二信号线；
第二晶体管，包括连接到电源节点的第一端子、连接到输出端子的第二端子、和控制端子；
第五开关元件，将第二晶体管的控制端子连接到施加有电源电压和第三电压之间的差电压的第四信号线；
第六开关元件，将第二晶体管的控制端子连接到电源节点；
第二电容元件，包括连接到第四信号线的一个电极和能连接到施加有第四电压的第五信号线或施加有第四电压和第三电压的总和电压的第六信号线的另一电极；
第七开关元件，将第二电容元件的另一电极连接到第六信号线；和
第八开关元件，将第二电容元件的另一电极连接到第五信号线。
(18)
根据(17)所述的电荷泵电路，其中
当吸收电流时，在作为输出电流的周期的第一电流输出周期期间，第一开关元件和第四开关元件被接通，并且第二开关元件和第三开关元件被断开，
在除了第一电流输出周期之外的周期期间，第一开关元件和第四开关元件被断开，并且第二开关元件和第三开关元件被接通，
当供给电流时，在作为输出电流的周期的第二电流输出周期期间，第五开关元件和第八开关元件被接通，并且第六开关元件和第七开关元件被断开，以及
在除了第二电流输出周期之外的周期期间，第五开关元件和第八开关元件被断开，并且第六开关元件和第七开关元件被接通。
(19)
根据(17)或(18)所述的电荷泵电路，还包括：
第三晶体管，包括第一端子、第二端子和连接到第二信号线的控制端子；和
第四晶体管，包括第一端子、第二端子和连接到第五信号线的控制端子，其中
通过向第三晶体管的第一端子侧供给第一恒定电流来将差电压施加到第三信号线，以及
通过向第四晶体管的第一端子侧供给第二恒定电流来将总和电压施加到第六信号线。
(20)
根据(19)所述的电荷泵电路，其中
第一晶体管包括N型MOS晶体管；
第二晶体管包括P型MOS晶体管，
第三晶体管包括N型MOS晶体管；
第四晶体管包括P型MOS晶体管，以及
第一端子包括源极，第二端子包括漏极，控制端子包括栅极。
附图标记列表
1 电子电路系统
10 控制电路
100、100A、100B、100C 电荷泵电路
111 恒流电路
112 输出端子
121 恒流电路
122 输出端子
131、132 恒流电路
133 输出端子
200、200A、200B、200C 电荷泵电路
211 输出端子
212、213 输入端子
221 输出端子
222、223 输入端子
231 输出端子
232至234 输入端子
300、300A、300B、300C 电荷泵电路
311 输出端子
312、313 恒流电路
321 输出端子
322、323 恒流电路
331 输出端子
332至335 恒流电路
C11 电容
SW11至SW14 开关
TR11、TR12、TR13、TR14-1至TR14-N、TR15-1至TR15-N 晶体管
C21 电容
SW21至SW24 开关
TR21、TR22、TR23、TR24-1至TR24-N、TR25-1至TR25-N 晶体管
C31、C32 电容
SW31至SW38 开关
TR31、TR32、TR33、TR34-1至TR34-N、TR35-1至TR35-N、TR36、TR37、TR38、TR39-1至TR39-M、TR310-1至TR310-M 晶体管
C41 电容
L41至L43 信号线
SW41至SW44 开关
TR41 电流源晶体管
C51 电容
L51至L53 信号线
SW51至SW54 开关
TR51 电流源晶体管
C61、C62 电容
L61至L66 信号线
SW61至SW68 开关
TR61、TR62 电流源晶体管
C71 电容
L71至L73 信号线
SW71至SW74 开关
TR71 电流源晶体管
TR72、TR73 晶体管
C81 电容
L81至L83 信号线
SW81至SW84 开关
TR81 电流源晶体管
TR82、TR83 晶体管
C91、C92 电容
L91至L96 信号线
SW91至SW98 开关
TR91、TR94 电流源晶体管
TR92、TR93、TR95、TR96 电流源晶体管

Claims (20)

1.一种电荷泵电路，包括：
第一晶体管，包括第一端子、连接到输出端子的第二端子、和控制端子；
第二晶体管，包括第一端子、被供给恒定电流的第二端子和连接到所述第二端子的控制端子；
第三晶体管，包括连接到所述第一晶体管的所述第一端子的第一端子、连接到供给任意电压的电压源的第二端子、和控制端子；
第四晶体管组，包括在所述第一晶体管的第一端子侧上级联布置的N个晶体管，其中，N是大于或等于1的整数，所述N个晶体管均包括连接到所述第二晶体管的所述控制端子的控制端子；
第五晶体管组，包括在所述第二晶体管的第一端子侧上级联布置的N个晶体管，N个晶体管均包括连接到所述第二晶体管的所述控制端子的控制端子；
第一开关元件，将所述第一晶体管的所述控制端子电连接到所述第二晶体管的所述控制端子；
第二开关元件，将所述第一晶体管的所述控制端子连接到地节点；
第三开关元件，将所述第三晶体管的所述控制端子电连接到所述第四晶体管组和所述第五晶体管组的控制端子；和
第四开关元件，将所述第三晶体管的所述控制端子连接到所述地节点，其中
所述第一晶体管具有与所述第二晶体管相同的沟道宽度和沟道长度，
所述第三晶体管具有与所述第一晶体管和所述第二晶体管相同的沟道宽度和沟道长度，
在所述第四晶体管组中，每个晶体管具有与所述第二晶体管相同的沟道宽度和沟道长度，并且所述晶体管中的一个晶体管的第一端子连接到所述地节点，并且
在所述第五晶体管组中，每个晶体管具有与所述第二晶体管相同的沟道宽度和沟道长度，并且所述晶体管中的一个晶体管的第一端子连接到所述地节点。
2.根据权利要求1所述的电荷泵电路，其中
在作为输出电流的周期的电流输出周期期间，所述第一开关元件和所述第四开关元件被接通，并且所述第二开关元件和所述第三开关元件被断开，以及
在除了所述电流输出周期之外的周期期间，所述第一开关元件和所述第四开关元件被断开，并且所述第二开关元件和所述第三开关元件被接通。
3.根据权利要求1所述的电荷泵电路，进一步包括
电容元件，包括连接到所述第二晶体管的控制端子和所述第一开关元件之间的信号线的一个电极，以及连接到所述地节点的另一电极。
4.一种电荷泵电路，包括：
第一晶体管，包括第一端子、连接到输出端子的第二端子、和控制端子；
第二晶体管，包括第一端子、被供给恒定电流的第二端子和连接到第二端子的控制端子；
第三晶体管，包括连接到所述第一晶体管的第一端子的第一端子、连接到供给任意电压的电压源的第二端子、和控制端子；
第四晶体管组，包括在所述第一晶体管的第一端子侧上级联布置的N个晶体管，其中，N是大于或等于1的整数，所述N个晶体管均包括连接到所述第二晶体管的控制端子的控制端子；
第五晶体管组，包括在所述第二晶体管的第一端子侧上级联布置的N个晶体管，所述N个晶体管均包括连接到所述第二晶体管的控制端子的控制端子；
第一开关元件，将所述第一晶体管的控制端子电连接到所述第二晶体管的控制端子；
第二开关元件，将所述第一晶体管的控制端子连接到电源节点；
第三开关元件，将所述第三晶体管的控制端子电连接到所述第四晶体管组和所述第五晶体管组的控制端子；和
第四开关元件，将所述第三晶体管的控制端子连接到所述电源节点，其中
所述第一晶体管具有与所述第二晶体管相同的沟道宽度和沟道长度，
所述第三晶体管具有与所述第一晶体管和所述第二晶体管相同的沟道宽度和沟道长度，
在所述第四晶体管组中，每个晶体管具有与所述第二晶体管相同的沟道宽度和沟道长度，并且其中一个晶体管的第一端子连接到所述电源节点，并且
在所述第五晶体管组中，每个晶体管具有与所述第二晶体管相同的沟道宽度和沟道长度，并且其中一个晶体管的第一端子连接到所述电源节点。
5.根据权利要求4所述的电荷泵电路，其中
在作为输出电流的周期的电流输出周期期间，所述第一开关元件和所述第四开关元件被接通，并且所述第二开关元件和所述第三开关元件被断开，以及
在除了所述电流输出周期之外的周期期间，所述第一开关元件和所述第四开关元件被断开，并且所述第二开关元件和所述第三开关元件被接通。
6.根据权利要求4所述的电荷泵电路，进一步包括
电容元件，包括连接到所述第二晶体管的控制端子和所述第一开关元件之间的信号线的一个电极，以及连接到所述电源节点的另一电极。
7.一种电荷泵电路，包括：
第一晶体管，包括第一端子、连接到输出端子的第二端子、和控制端子；
第二晶体管，包括第一端子、被供给第一恒定电流的第二端子和连接到第二端子的控制端子；
第三晶体管，包括连接到所述第一晶体管的第一端子的第一端子、连接到供给第一电压的第一电压源的第二端子、和控制端子；
第四晶体管组，包括在所述第一晶体管的第一端子侧上级联布置的N个晶体管，其中，N是大于或等于1的整数，所述N个晶体管均包括连接到所述第二晶体管的控制端子的控制端子；
第五晶体管组，包括在所述第二晶体管的第一端子侧上级联布置的N个晶体管，所述N个晶体管均包括连接到所述第二晶体管的控制端子的控制端子；
第一开关元件，将所述第一晶体管的控制端子电连接到所述第二晶体管的控制端子；
第二开关元件，将所述第一晶体管的控制端子连接到地节点；
第三开关元件，将所述第三晶体管的控制端子电连接到所述第四晶体管组和所述第五晶体管组的控制端子；
第四开关元件，将所述第三晶体管的控制端子连接到所述地节点；
第六晶体管，包括第一端子、连接到输出端子的第二端子、和控制端子；
第七晶体管，包括第一端子、被供给第二恒定电流的第二端子和连接到第二端子的控制端子；
第八晶体管，包括连接到所述第六晶体管的第一端子的第一端子、连接到供给第二电压的第二电压源的第二端子、和控制端子；
第九晶体管组，包括在所述第六晶体管的第一端子侧上级联布置的M个晶体管，其中，M是大于或等于1的整数，所述M个晶体管均包括连接到所述第七晶体管的控制端子的控制端子；
第十晶体管组，包括在所述第七晶体管的第一端子侧上级联布置的M个晶体管，所述M个晶体管均包括连接到所述第七晶体管的控制端子的控制端子；
第五开关元件，将所述第六晶体管的控制端子电连接到所述第七晶体管的控制端子；
第六开关元件，将所述第六晶体管的控制端子连接到电源节点；
第七开关元件，将所述第八晶体管的控制端子电连接到所述第九晶体管组和所述第十晶体管组的控制端子；和
第八开关元件，将所述第八晶体管的控制端子连接到所述电源节点，其中
所述第一晶体管具有与所述第二晶体管相同的沟道宽度和沟道长度，
所述第三晶体管具有与所述第一晶体管和所述第二晶体管相同的沟道宽度和沟道长度，
在所述第四晶体管组中，每个晶体管具有与所述第二晶体管相同的沟道宽度和沟道长度，并且其中一个晶体管的第一端子连接到所述地节点，
在第五晶体管组中，每个晶体管具有与所述第二晶体管相同的沟道宽度和沟道长度，并且其中一个晶体管的第一端子连接到所述地节点，
所述第六晶体管具有与所述第七晶体管相同的沟道宽度和沟道长度，
所述第八晶体管具有与所述第六晶体管和所述第七晶体管相同的沟道宽度和沟道长度，
在所述第九晶体管组中，每个晶体管具有与所述第七晶体管相同的沟道宽度和沟道长度，并且其中一个晶体管的第一端子连接到所述电源节点，并且
在所述第十晶体管组中，每个晶体管具有与所述第七晶体管相同的沟道宽度和沟道长度，并且其中一个晶体管的第一端子连接到所述电源节点。
8.根据权利要求7所述的电荷泵电路，其中
当吸收电流时，在作为输出电流的周期的第一电流输出周期期间，所述第一开关元件和所述第四开关元件被接通，并且所述第二开关元件和所述第三开关元件被断开，
在除了所述第一电流输出周期之外的周期期间，所述第一开关元件和所述第四开关元件被断开，并且所述第二开关元件和所述第三开关元件被接通，
当供给电流时，在作为输出电流的周期的第二电流输出周期期间，所述第五开关元件和所述第八开关元件被接通，并且所述第六开关元件和所述第七开关元件被断开，以及
在除了所述第二电流输出周期之外的周期期间，所述第五开关元件和所述第八开关元件被断开，并且所述第六开关元件和所述第七开关元件被接通。
9.根据权利要求7所述的电荷泵电路，进一步包括：
第一电容元件，包括连接到所述第二晶体管的控制端子和所述第一开关元件之间的信号线的一个电极，以及连接到所述地节点的另一电极；和
第二电容元件，包括连接到所述第七晶体管的控制端子和所述第五开关元件之间的信号线的一个电极，以及连接到所述电源节点的另一电极。
10.根据权利要求7所述的电荷泵电路，其中
所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管组和所述第五晶体管组包括N型MOS晶体管，
所述第六晶体管、所述第七晶体管、所述第八晶体管、所述第九晶体管组和所述第十晶体管组包括P型MOS晶体管，并且
所述第一端子包括源极，所述第二端子包括漏极，所述控制端子包括栅极。
11.一种电荷泵电路，包括：
电流源晶体管，包括连接到地节点的第一端子、连接到输出端子的第二端子、和控制端子；
第一开关元件，将所述电流源晶体管的控制端子连接到施加有第一电压的第一信号线；
第二开关元件，将所述电流源晶体管的控制端子连接到所述地节点；
电容元件，包括连接到所述第一信号线的一个电极和能连接到施加有第二电压的第二信号线或施加有第二电压与第一电压之间的差电压的第三信号线的另一电极；
第三开关元件，将电容元件的所述另一电极连接到所述第三信号线；和
第四开关元件，将电容元件的所述另一电极连接到所述第二信号线。
12.根据权利要求11所述的电荷泵电路，其中
在作为输出电流的周期的电流输出周期期间，所述第一开关元件和所述第四开关元件被接通，并且所述第二开关元件和所述第三开关元件被断开，以及
在除了所述电流输出周期之外的周期期间，所述第一开关元件和所述第四开关元件被断开，并且所述第二开关元件和所述第三开关元件被接通。
13.根据权利要求11所述的电荷泵电路，进一步包括
晶体管，包括第一端子、第二端子和连接到第二信号线的控制端子，其中
通过向所述晶体管的第一端子侧供给恒定电流来将所述差电压施加到所述第三信号线。
14.一种电荷泵电路，包括：
电流源晶体管，包括连接到电源节点的第一端子、连接到输出端子的第二端子、和控制端子；
第一开关元件，将所述电流源晶体管的控制端子连接到施加有电源电压和第一电压之间的差电压的第一信号线；
第二开关元件，将所述电流源晶体管的控制端子连接到所述电源节点；
电容元件，包括连接到所述第一信号线的一个电极和能连接到施加有第二电压的第二信号线或施加所述第二电压和所述第一电压的总和电压的第三信号线的另一电极；
第三开关元件，将电容元件的所述另一电极连接到所述第三信号线；和
第四开关元件，将电容元件的所述另一电极连接到所述第二信号线。
15.根据权利要求14所述的电荷泵电路，其中
在作为输出电流的周期的电流输出周期期间，所述第一开关元件和所述第四开关元件被接通，并且所述第二开关元件和所述第三开关元件被断开，以及
在除了所述电流输出周期之外的周期期间，所述第一开关元件和所述第四开关元件被断开，并且所述第二开关元件和所述第三开关元件被接通。
16.根据权利要求14所述的电荷泵电路，进一步包括
晶体管，包括第一端子、第二端子和连接到所述第二信号线的控制端子，其中
通过向所述晶体管的第一端子侧供给恒定电流来将所述总和电压施加到所述第三信号线。
17.一种电荷泵电路，包括：
第一晶体管，包括连接到地节点的第一端子、连接到输出端子的第二端子、和控制端子；
第一开关元件，将所述第一晶体管的控制端子连接到施加有第一电压的第一信号线；
第二开关元件，将所述第一晶体管的控制端子连接到所述地节点；
第一电容元件，包括连接到所述第一信号线的一个电极和能连接到施加有第二电压的第二信号线或施加有所述第二电压与所述第一电压之间的差电压的第三信号线的另一电极；
第三开关元件，将所述第一电容元件的所述另一电极连接到所述第三信号线；
第四开关元件，将所述第一电容元件的所述另一电极连接到所述第二信号线；
第二晶体管，包括连接到电源节点的第一端子、连接到输出端子的第二端子、和控制端子；
第五开关元件，将所述第二晶体管的控制端子连接到施加有电源电压和第三电压之间的差电压的第四信号线；
第六开关元件，将所述第二晶体管的控制端子连接到所述电源节点；
第二电容元件，包括连接到所述第四信号线的一个电极和能连接到施加有第四电压的第五信号线或施加有所述第四电压和所述第三电压的总和电压的第六信号线的另一电极；
第七开关元件，将所述第二电容元件的所述另一电极连接到所述第六信号线；和
第八开关元件，将所述第二电容元件的所述另一电极连接到所述第五信号线。
18.根据权利要求17所述的电荷泵电路，其中
当吸收电流时，在作为输出电流的周期的第一电流输出周期期间，所述第一开关元件和所述第四开关元件被接通，并且所述第二开关元件和所述第三开关元件被断开，
在除了所述第一电流输出周期之外的周期期间，所述第一开关元件和所述第四开关元件被断开，并且所述第二开关元件和所述第三开关元件被接通，
当供给电流时，在作为输出电流的周期的第二电流输出周期期间，所述第五开关元件和所述第八开关元件被接通，并且所述第六开关元件和所述第七开关元件被断开，以及
在除了所述第二电流输出周期之外的周期期间，所述第五开关元件和所述第八开关元件被断开，并且所述第六开关元件和所述第七开关元件被接通。
19.根据权利要求17所述的电荷泵电路，进一步包括：
第三晶体管，包括第一端子、第二端子和连接到所述第二信号线的控制端子；和
第四晶体管，包括第一端子、第二端子和连接到所述第五信号线的控制端子，其中
通过向所述第三晶体管的第一端子侧供给第一恒定电流来将所述差电压施加到所述第三信号线，以及
通过向所述第四晶体管的第一端子侧供给第二恒定电流来将所述总和电压施加到所述第六信号线。
20.根据权利要求19所述的电荷泵电路，其中
所述第一晶体管包括N型MOS晶体管；
所述第二晶体管包括P型MOS晶体管，
所述第三晶体管包括N型MOS晶体管；
所述第四晶体管包括P型MOS晶体管，以及
所述第一端子包括源极，所述第二端子包括漏极，所述控制端子包括栅极。
CN201980009711.6A 2018-01-30 2019-01-16 电荷泵电路 Withdrawn CN111656690A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018013515 2018-01-30
JP2018-013515 2018-01-30
PCT/JP2019/000989 WO2019150942A1 (ja) 2018-01-30 2019-01-16 チャージポンプ回路

Publications (1)

Publication Number Publication Date
CN111656690A true CN111656690A (zh) 2020-09-11

Family

ID=67478986

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980009711.6A Withdrawn CN111656690A (zh) 2018-01-30 2019-01-16 电荷泵电路

Country Status (6)

Country Link
US (1) US10992225B2 (zh)
EP (1) EP3748858A4 (zh)
JP (1) JP7321943B2 (zh)
KR (1) KR20200111676A (zh)
CN (1) CN111656690A (zh)
WO (1) WO2019150942A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4792705A (en) 1986-03-14 1988-12-20 Western Digital Corporation Fast switching charge pump
US5164889A (en) * 1991-10-10 1992-11-17 Samsung Semiconductor, Inc. Gate multiplexed low noise charge pump
US6445211B1 (en) * 2000-11-20 2002-09-03 Cypress Semiconductor Corporation Circuit technique for improved current matching in charge pump PLLS
JP2002330067A (ja) * 2001-05-01 2002-11-15 Sony Corp チャージポンプ回路および位相同期ループ回路
US7130225B1 (en) * 2004-03-03 2006-10-31 Atheros Communications, Inc. Charge pump with large bypass capacitors
US7151413B2 (en) * 2004-12-02 2006-12-19 Via Technologies Inc. Low noise charge pump for PLL-based frequence synthesis
US20070216455A1 (en) * 2006-03-17 2007-09-20 M/A-Com, Inc. Partial cascode delay locked loop architecture
US8384479B2 (en) * 2010-03-08 2013-02-26 Advanced Micro Devices, Inc. Partial cascode in combination with full cascode operational transconductance amplifier

Also Published As

Publication number Publication date
JP7321943B2 (ja) 2023-08-07
KR20200111676A (ko) 2020-09-29
US10992225B2 (en) 2021-04-27
US20210050775A1 (en) 2021-02-18
EP3748858A1 (en) 2020-12-09
EP3748858A4 (en) 2021-06-02
WO2019150942A1 (ja) 2019-08-08
JPWO2019150942A1 (ja) 2021-01-14

Similar Documents

Publication Publication Date Title
US20040196095A1 (en) Charge pump-type booster circuit
US9837892B2 (en) Charge pump circuit, integrated circuit, electronic device and method therefor
EP3016259B1 (en) Charge pump circuit, integrated circuit, electronic device and method therefor
US20030179593A1 (en) Low ripple charge pump
US20080246457A1 (en) Voltage up-conversion circuit
US5790393A (en) Voltage multiplier with adjustable output level
US7663428B2 (en) Boosting charge pump circuit
US9214927B2 (en) Relaxation oscillator
US7944381B2 (en) Compensation of nonlinearity of single ended digital to analog converters
CN110063002B (zh) 电荷再循环开关电容器调节器
CN111971899A (zh) 具有可选dc阻断电路的正逻辑开关
US20100134177A1 (en) Charge pump circuit and method thereof
US10476383B2 (en) Negative charge pump circuit
WO2013095649A1 (en) Apparatus and system for generating a signal with phase angle configuration
WO2005093952A1 (ja) スイッチトキャパシタフィルタ及びフィードバックシステム
US8188777B2 (en) Charge pump circuit and PLL circuit using the same
KR20050001449A (ko) 저역통과필터 및 피드백 시스템
CN111656690A (zh) 电荷泵电路
US20130106474A1 (en) Startup and protection circuitry for thin oxide output stage
US9391600B2 (en) Voltage level shift with charge pump assist
US7224203B2 (en) Analog voltage distribution on a die using switched capacitors
US9882571B2 (en) Semiconductor integrated circuit
US8653995B2 (en) Compensation of nonlinearity of single ended digital to analog converters
US20160308431A1 (en) Dc/dc converter control circuit
Park et al. A parasitic insensitive C-DAC with time-mode reference voltage generator

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20200911