KR20050001449A - 저역통과필터 및 피드백 시스템 - Google Patents

저역통과필터 및 피드백 시스템 Download PDF

Info

Publication number
KR20050001449A
KR20050001449A KR1020040048075A KR20040048075A KR20050001449A KR 20050001449 A KR20050001449 A KR 20050001449A KR 1020040048075 A KR1020040048075 A KR 1020040048075A KR 20040048075 A KR20040048075 A KR 20040048075A KR 20050001449 A KR20050001449 A KR 20050001449A
Authority
KR
South Korea
Prior art keywords
voltage
block
current
capacitor
element block
Prior art date
Application number
KR1020040048075A
Other languages
English (en)
Inventor
도쇼시로
모리에다카시
소가와가즈아키
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20050001449A publication Critical patent/KR20050001449A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/06—Frequency selective two-port networks including resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/1213—Frequency selective two-port networks using amplifiers with feedback using transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/126—Frequency selective two-port networks using amplifiers with feedback using a single operational amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/40—Impedance converters
    • H03H11/405—Positive impedance converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0893—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Filters And Equalizers (AREA)

Abstract

본 발명은, 저역통과필터에 대해, 종래와 동등한 필터 특성을 유지하면서, 용량소자의 소형화를 도모하여 안정된 동작이 가능하게 하는 것이다. 또한 용량소자로서 MOS용량을 이용하도록 한다.
제 1 용량소자(31)와, 이에 직렬로 접속된 저항소자(32) 및 제 2 용량소자(33)로 구성되는 저역통과필터에 있어서, 제 1 용량소자(31)의 한 끝에 접속된 제 1 입력단(IN1)에 제 1 전류(Ip/10)를 부여함과 동시에, 다른 끝에 접속된 제 2 입력단(IN2)에 제 2 전류(9Ip/10)를 부여한다. 여기서 제 1 용량소자(31)의 용량값은 제 1 전류의 크기에 따라 설정된다. 그리고 저항소자(32)에 직렬로 전원(34)을 배치하고, 제 2 입력단(IN2)과 접지 사이에 반드시 MOS트랜지스터의 임계값 전압 이상의 전압이 인가되도록 한다.

Description

저역통과필터 및 피드백 시스템{LOW PASS FILTER AND FEED BACK SYSTEM}
본 발명은, 저역통과필터에 관한 것이며, 특히 위상동기회로나 지연 록 루프회로 등의 피드백 시스템에서 루프필터로서의 사용에 적합한 저역통과필터의 기술에 속한다.
피드백 시스템 특히, 위상동기회로(이하, "PLL"로 칭함)는, 현재 반도체집적회로 시스템의 필수 구성요소가 됐으며, 거의 모든 LSI에 탑재되어있다. 또 그 응용범위는, 통신기기를 비롯해 마이크로프로세서, IC카드 등, 여러 분야에 걸치고 있다.
도 14는, 일반적인 전하펌프형 PLL의 구성을 나타낸다. 도 14를 참조하면서 PLL의 개요를 설명한다. 위상비교기(10)는, PLL에 부여되는 입력클록(CKin)과 귀환클록(CKdiv)의 위상 차를 비교하고, 이 위상 차에 따라 업신호(UP) 및 다운신호(DN)를 출력한다. 전하펌프회로(20)는, 업신호(UP) 및 다운신호(DN)에 기초하여, 전류(Ip)를 출력(토출 및 흡입)한다. 루프필터(30)는 전류(Ip)를 평활화하여 전압(Vout)으로서 출력한다. 전압제어 발진기(40)는 전압(Vout)에 기초하여 PLL의 출력클록(CKout)의 주파수를 변화시킨다. 분주기(50)는, 출력클록(CKout)을 N 분주시켜, 귀환클록(CKdiv)으로서 위상비교기(10)로 피드백한다. 이상의 동작을 반복하는 중, 출력클록(CKout)은 점차 소정의 주파수로 수속되어 록킹된다.
상기의 PLL 구성요소 중, 루프필터(30)는 특히 중요한 요소이다. 루프필터(30)의 필터특성에 따라, PLL의 응답특성이 결정된다고 할 수 있다.
도 15는, 일반적인 능동형 루프필터를 나타낸다. 이 중 (a)는 수동필터이며,(b)는 능동필터이다. 양자는 서로 등가변환이 가능하며, 그 전달특성은 같다. 도 15에서 알 수 있는 바와 같이, 루프필터(30)는 수동형식 및 능동형식의 다름에 상관없이, 실질적으로는 저항소자와 용량소자의 조합에 의한 저역통과필터이다.
그런데, PLL 제어이론에 의하면, PLL의 응답대역 폭은 최대라도 입력클록의 10분의 1 정도의 주파수로 하는 것이 바람직하다 한다. 이 이론에 따르면, 비교적 낮은 주파수의 기준클록을 입력으로 하는 PLL에서는, 루프필터의 컷오프 주파수를 낮게 하여 응답대역 폭을 좁게 할 필요가 있다. 따라서 종래 PLL의 루프필터는, 비교적 큰 시간상수, 즉 CR곱을 갖는다. 커다란 CR곱을 실현하기 위해서는 용량소자를 크게 하는 것이 일반적이다.
그러나 용량소자를 크게 하는 것은 회로규모 증대의 요인이 된다. 이는 특히, 다수의 PLL을 구비한 반도체집적회로, 예를 들어 마이크로 프로세서 등에서는 심각한 문제가 된다. 또 특히 IC카드에서는 신뢰성의 관점에서, 카드 두께 이상의 부품을 실장하는 것은 피하지 않으면 안되어, 대형 용량소자의 외부장착 등의 대책을 강구하는 것은 실질적으로 불가능하다. 그래서 루프필터의 용량소자를 작게 하기 위해, 종래 다음과 같은 수단이 강구되었다.
제 1 예는, 통상은 직렬접속되는 용량소자 및 저항소자를 분리시켜 루프필터를 구성하고, 이들 소자에 개별로 전류를 주어 각각에 발생한 전압을 가산회로에서 가산하여 출력한다는 것이다(예를 들어 일특허 제 2778421호 공보(제 3 쪽 제 1 도)). 이에 따르면, 용량소자에 주어지는 전류를 저항소자에 주어지는 전류보다 작게 함으로써, 종래와 동등한 필터특성을 유지하면서 상대적으로 용량소자의 소형화가 가능해진다.
제 2 예는, 본원의 필두 발명자가 관여한 특허출원(일특원 2003-121647호, 이하, "선원"이라 칭함)에 개시된 루프필터이다. 도 16은 선원에 개시된 루프필터의 일례를 나타낸다. 이 루프필터는, 전류(Ip)를 소정비로 내분한 2 계통의 전류를 입력한다. 구체적으로 루프필터는, 입력단(IN1 및 IN2)으로부터 각각 전류 Ip/10 및 9Ip/10를 입력한다. 그리고 용량소자(31) 및 저항소자(32)에 걸쳐 발생한 전압을 출력한다. 이로써 도 15의 (a)에 나타낸 수동필터와 등가의 전달 특성을 확보하면서 용량소자(31)의 대폭적인 축소가 가능해진다.
그러나 상기 제 1 예에서는, 수동형식의 루프필터를 구성하는 경우라도 가산회로가 필요해지므로, 그만큼 회로면적이 증대되어 회로의 복잡성도 증대된다는 문제가 있다. 한편 상기 제 2 예에서는, 가산회로를 필요로 하지 않으므로 회로면적 및 회로복잡도의 증대 등의 문제는 발생하지 않으나, 입력단(IN2)의 전위가 접지전위에 매우 가까운 것에 기인하여 여러 가지 문제가 발생할 우려가 있다.
우선 입력단(IN2)의 전위가 접지전위에 가까워져버리면, 입력단(IN2)으로의 전류 공급/정지를 제어하는 MOS트랜지스터(도시 생략)가 안정되게 동작할 수 없게 된다. 이로써 입력단(IN2)으로 정확하게 정전류를 인가할 수 없게 되어, 저역통과필터의 동작이 불안정하게 될 우려가 있다.
또 입력단(IN2)의 전위가 접지전위에 가까워짐에 따라, 용량소자(33) 양 끝단에 인가되는 전압이 매우 작아져버려, 용량소자(33)에 MOS용량을 이용하기가 어려워진다. MOS용량은 임계값 이상의 전압이 인가되지 않으면 용량값이 저하되어, 용량으로서 기능하지 못하게 될 우려가 있다.
현재, PLL은 디지털회로에 많이 이용되고 있는데, 디지털회로의 제조공정에는 용량프로세스가 포함되지 않은 경우가 많다. 때문에, 용량소자의 외장이 불가능하다는 제약하에서는, PLL 루프필터에서의 용량소자를, MOS용량을 이용하여 구성시키게 된다. 그러나 상술한 바와 같이, 선원에 개시된 루프필터의 경우, 용량소자(33)에 MOS용량을 이용하기가 어렵다. 때문에 예를 들어 배선간 용량 등을 이용하여 용량소자(33)를 구성하게 되고, 이는 회로면적 증대의 원인이 된다.
상기 문제에 감안하여 본 발명은, 저역통과필터에 대해, 종래와 동등한 필터특성을 유지하면서, 용량소자의 소형화를 도모하여, 안정되게 동작 가능하도록 하는 것을 과제로 한다. 또한 이와 같은 저역통과필터를, MOS용량을 이용하여 구성하는 것을 과제로 한다. 또 본 발명은, 이와 같은 저역통과필터를 루프필터로서 구비한 피드백 시스템의 제공을 과제로 한다.
도 1은 본 발명의 제 1 실시예에 관한 피드백 시스템의 구성도.
도 2는 일반적인 수동필터로부터 본 발명의 제 1 실시예에 관한 루프필터로의 변환과정을 나타내는 도.
도 3은 본 발명의 제 1 실시예에 관한 루프필터 전원의 구체적인 회로도.
도 4는 본 발명의 제 1 실시예에 관한 루프필터의 저항소자를 스위치드 커패시터회로로 구성했을 때의 회로도.
도 5는 본 발명의 제 2 실시예에 관한 루프필터의 구성도.
도 6은 본 발명의 제 2 실시예에 관한 루프필터의 전압버퍼회로의 구체적 회로도.
도 7은 본 발명의 제 2 실시예에 관한 루프필터의 전압버퍼회로의 또 다른 구체적 회로도.
도 8은 도 7에 나타낸 루프필터용 전하펌프회로의 회로도.
도 9는 본 발명의 제 3 실시예에 관한 루프필터의 구성도.
도 10은 본 발명의 PLL이나 DLL을 IC카드에 응용한 예.
도 11은 본 발명의 PLL이나 DLL을 COC부품에 응용한 예.
도 12는 본 발명의 PLL이나 DLL을 LSI패드영역에 실장한 예.
도 13은 본 발명의 PLL이나 DLL을 마이크로 프로세서에 실장한 예.
도 14는 일반적인 전하펌프형 PLL의 구성도.
도 15는 일반적인 루프필터의 회로도.
도 16은 일특원 2003-121647호에 개시된 루프필터의 회로도.
* 도면의 주요 부분에 대한 부호의 설명 *
20A, 20B : 전하펌프회로
30A, 30B, 30C : 루프필터(저역통과필터)
31 : 용량소자(제 1 용량소자, 제 1 소자블록)
32 : 저항소자(제 2 소자블록)
32' : 스위치드 커패시터(switched capacitor)회로
33 : 용량소자(제 2 용량소자, 제 3 소자블록)
34 : 전원(제 2 소자블록)
35, 35A, 35B : 전압버퍼회로
36 : NMOS트랜지스터(제 1 전압전류 변환회로)
37 : NMOS트랜지스터(제 2 전압전류 변환회로)
40 : 전압제어 발진기(출력클록 생성수단)
IN1 : 입력단(제 1 입력단)
IN2 : 입력단(제 2 입력단)
상기 과제를 해결하기 위해 본 발명이 강구한 제 1 수단은, 저역통과필터로서, 제 1 용량소자를 갖는 제 1 소자블록과, 저항소자 및 당해 저항소자에 직렬로 접속된 전원을 가지며, 한 끝에, 상기 제 1 소자블록의 한끝이 접속되고, 다른 끝에 기준전압이 부여된 제 2 소자블록과, 제 2 용량소자를 가지며, 상기 제 2 소자블록에 병렬로 접속된 제 3 소자블록과, 상기 제 1 소자블록의 다른 끝에 접속되어, 제 1 전류를 받는 제 1 입력단과, 상기 제 1 소자블록에서 제 3 소자블록의 접속개소에 접속되어, 상기 제 1 전류의 같은 방향 소정 배에 상당하는 제 2 전류를 받는 제 2 입력단을 구비하고, 상기 제 1 소자블록의 한 끝에 발생하는 전압을 출력하는 것으로 한다.
이에 따르면, 제 1 소자블록을 흐르는 전류를, 제 2 및 제 3 소자블록으로 흐르는 전류보다 작게 할 수 있다. 즉 제 1 소자블록을 흐르는 전류에, 제 2 입력단이 받는 제 2 전류가 합류하여, 제 2 및 제 3 소자블록을 흐르게 된다. 따라서 제 2 소자블록에서의 저항소자 저항값을 증대시키는 일없이, 제 1 소자블록의 용량소자만을 상대적으로 작게 할 수 있다. 또한 제 2 소자블록에 전원을 구성시킴으로써, 제 2 입력단에는 반드시 이 전원전압 이상의 전압이 걸린다. 따라서 제 2 입력단에의 전류 공급/정지를 제어하는 MOS트랜지스터가 안정되게 동작 가능해져, 제 2 입력단으로 정확하게 정전류를 부여할 수 있으며,또 제 2 용량소자의 양 끝단에 인가되는 전압이 확보되어, MOS용량을 사용하기 쉬워진다.
또 본 발명이 강구한 제 2 수단은, 저역통과필터로서, 제 1 용량소자를 가지며, 한 끝에 제 1 전압이 주어진 제 1 소자블록과, 상기 제 1 소자블록의 다른 끝에 발생한 전압을 입력으로 하는 전압버퍼회로, 및 당해 전압버퍼회로의 출력 쪽에 직렬로 접속된 저항소자를 갖고, 한 끝에 상기 제 1 소자블록의 다른 끝이 접속된 제 2 소자블록과, 제 2 용량소자를 가지며, 한 끝에 상기 제 2 소자블록의 다른 끝이 접속되고, 다른 끝에 제 2 전압이 주어진 제 3 소자블록과, 상기 제 1 소자블록의 다른 끝에 접속되어 제 1 전류를 받는 제 1 입력단과, 상기 제 2 및 제 3 소자블록의 접속 개소에 접속되어, 상기 제 1 전류의 소정 배에 상당하는 제 2 전류를입력하는 제 2 입력단을 구비하고, 상기 제 2 및 제 3 소자블록의 접속 개소에 발생한 전압을 출력하는 것으로 한다.
이에 따르면, 제 1 소자블록과, 제 2 및 제 3 소자블록의 직렬접속을 회피하면서, 제 1 및 제 2 소자블록의 각각에 발생한 전압의 합계를 출력할 수 있다. 더욱이 전압을 합계하기 위한 가산회로를 필요로 하지 않는다. 즉 제 1 및 제 2 입력단의 전압을 비교적 크게 유지할 수 있어, 제 1 및 제 2 입력단에 각각 안정되게 제 1 및 제 2 전류를 받을 수 있다. 또한 제 1 및 제 3 소자블록에 인가되는 전압이 확보되므로, 제 1 및 제 2 용량소자에 MOS용량을 사용하기 쉬워진다.
또한, 본 발명이 강구한 제 3 수단은, 저역통과필터로서, 제 1 용량소자를 가지며, 한 끝에 제 1 전압이 주어진 제 1 소자블록과, 저항소자 및 당해 저항소자에 직렬로 접속된 전원을 가지며, 한 끝에 제 2 전압이 부여된 제 2 소자블록과, 제 2 용량소자를 가지며, 상기 제 2 소자블록에 병렬로 접속된 제 3 소자블록과, 상기 제 1 소자블록의 다른 끝에 발생한 전압을 전류로 변환시키는 제 1 전압전류 변환회로와, 상기 제 2 소자블록의 다른 끝에 발생한 전압을 전류로 변환시키는 제 2 전압전류 변환회로와, 상기 제 1 소자블록의 다른 끝에 접속되어 제 1 전류를 받는 제 1 입력단과, 상기 제 2 및 제 3 소자블록의 접속 개소에 접속되어, 상기 제 1 전류의 소정 배에 상당하는 제 2 전류를 받는 제 2 입력단을 구비하고, 상기 제 1 및 제 2 전압전류 변환회로에 의해 각각 변환된 전류의 합계를 출력하는 것으로 한다.
이에 따르면, 제 1 소자블록과, 제 2 및 제 3 소자블록의 직렬접속을 회피하면서, 제 1 및 제 2 소자블록의 각각에 발생한 전압의 합계를 출력할 수 있다. 따라서 가산회로는 필요하지 않다. 즉 제 1 및 제 2 입력단의 전압을 비교적 크게 유지할 수 있어, 제 1 및 제 2 입력단에 각각 안정되게 제 1 및 제 2 전류를 받을 수 있다. 또한 제 1 및 제 3 소자블록에 인가되는 전압이 확보되므로, 제 1 및 제 2 용량소자에 MOS용량을 사용하기 쉬워진다.
상기 제 2 소자블록의 상기 저항소자는, 상기 전원의 내부저항인 것이 바람직하다. 혹은 ,상기 제 2 소자블록의 상기 저항소자는, 상기 전압버퍼회로의 내부저항인 것이 바람직하다.
또, 상기 제 2 소자블록의 상기 저항소자는, 스위치드 커패시터회로인 것이 바람직하다.
또한 상기 제 2 및 제 3 수단에 관한 저역통과필터에 있어서, 상기 제 1 및 제 2 용량소자는, 모두 MOS용량인 것이 바람직하다.
그리고 본 발명이 강구한 수단은, 입력클록에 기초하여 생성된 출력클록을 귀환시키고, 이 출력클록을 소정의 특성으로 하는 피드백 시스템으로서, 상기 저역통과필터로 구성된 루프필터와, 상기 입력클록과 귀환된 클록의 위상차에 기초하여, 상기 루프필터가 입력하는 상기 제 1 및 제 2 전류를 생성하는 전하펌프회로와, 상기 루프필터로부터의 출력신호에 기초하여 상기 출력클록을 생성하는 출력클록 생성수단을 구비하는 것으로 한다.
이로써 종래와 동등한 루프특성을 유지하면서, 보다 소형의 피드백 루프를 실현할 수 있다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부 도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.
(실시예)
이하, 본 발명의 실시예에 대해, 도면을 참조하면서 설명하기로 한다.
(제 1 실시예)
도 1은 본 발명의 제 1 실시예에 관한 피드백 시스템의 구성을 나타낸다. 본 실시예에 관한 피드백 시스템은, 위상비교기(10)와, 전하펌프회로(20A)와, 루프필터(30A)와, 출력클록 생성수단으로서의 전압제어발진기(40)와, 분주기(50)를 구비한 PLL이다. 이 중, 위상비교기(10), 전압제어발진기(40) 및 분주기(50)에 대해서는 이미 설명한 바와 같다. 이하, 전하펌프회로(20A) 및 루프필터(30A)에 대해 상세하게 설명한다.
전하펌프회로(20A)는, 전류(αIp, (1-α)Ip)를 각각 공급하는 충전용 전류원(21, 23)과, 방전용 전류원(22, 24)을 구비한다. 그리고 신호(UP)가 주어지면, 제어스위치(SW1, SW3)가 도통하여, 전류(αIp, (1-α)Ip)가 토출된다. 한편 신호(DN)이 주어지면, 제어스위치(SW2, SW4)가 도통하여, 전류(αIp, (1-α)Ip)가 흡입된다. 즉 전하펌프(20A)로부터는, 전류(Ip)를 α:(1-α)로 내분시킨 것에 상당하는 2 계통의 전류가 출입한다.
루프필터(30A)는, 전하펌프회로(20A)에서 출입되는 전류(αIp 및 (1-α)Ip)를 각각 입력단(IN1 및 IN2)에 입력한다. 루프필터(30A)에서, 입력단(IN1)과 입력단(IN2) 사이에는, 제 1 소자블록으로서의 용량소자(31)가 배치된다. 또입력단(IN2)과 기준전압 사이에는, 제 2 소자블록으로서의, 직렬접속된 저항소자(32) 및 전원(34)과, 이에 병렬로 접속된 제 3 소자블록으로서의 용량소자(33)가 배치된다. 그리고 루프필터(30A)는, 입력단(IN1)의 전압(Vout), 즉 용량소자(31)의 한끝에 생성되는 전압을 출력한다.
루프필터(30A)에서, 입력단(IN1)에 부여된 전류(αIp)는, 용량소자(31) 및 병렬 접속된 저항소자(32) 및 용량소자(33)를 흐른다. 또 입력단(IN2)에는 전류(αIp)와 같은 방향으로 전류((1-α)Ip)가 주어져, 병렬 접속된 저항소자(32) 및 용량소자(33)를 흐른다. 따라서 용량소자(31)에는 병렬 접속된 저항소자(32) 및 용량소자(33)를 흐르는 전류의 일부만이 흐르기 때문에, 그 정전용량을 상대적으로 작게 할 수 있다. 그리고 용량소자(31)를 소형화한 경우의 용량소자(31) 및 저항소자(32)간에 발생하는 전압은, 입력단(IN2)을 배치하지 않고, 용량소자(31)도 소형화시키지 않는 종래의 경우에 있어서, 입력단(IN1)에 전류(Ip)를 부여했을 때 생기는 전압과 아무런 변함이 없다.
여기서, 일반적인 수동필터로부터 본 실시예에 관한 루프필터로의 변환방법에 대해 도 2를 참조하면서 설명하기로 한다. 도 2의 (a)에 나타내는 수동필터는, 도 15의 (a)에 나타내는 수동필터와 다름없다. 이 수동필터에 있어서, 용량소자(31)의 용량값을 Cx, 저항소자(32)의 저항값을 Rx, 및 용량소자(33)의 용량값을 C3x로 했을 때, 다음의 변환식 (1)∼(3)에 따라 각 소자값을 변환시킴으로써, 도 2의 (b)에 나타낸 수동필터를 얻는다.
그리고, 이 수동필터에서, 입력단(IN1)과 접지를 바꿈과 동시에, 용량소자(31)와 저항소자(32) 사이에 입력단(IN2)을 배치하여, 입력단(IN1, IN2)에 각각 전류(Ip/10 및 9Ip/10)를 인가하도록 한다. 이로써 도 2의 (c)에 나타낸, 용량소자(31)가 종래의 1/10 배로 축소된 수동필터, 즉 본 실시예에 관한 루프필터(30A)를 얻는다.
도 1로 돌아와, 본 실시예에 관한 루프필터(30A)에서는, 저항소자(32)에 직렬로, 전압(Vth)의 전원(34)이 접속된다. 전압(Vth)은, MOS트랜지스터의 임계전압이다. 즉 입력단(IN2)의 전압은, 반드시 제어스위치(SW2)를 구성하는 MOS트랜지스터의 임계전압 이상이 되므로, 전하펌프회로(20A)는 입력단(IN2)에 안정되게 정전류( αIp)를 공급할 수 있다. 또 용량소자(33)의 양 끝단에는 반드시 전압(Vth) 이상이 인가되므로, MOS용량의 용량값이 증대하여, 용량소자(33)는 용량으로서 안정되게 기능하게 된다.
도 3은, 전원(34)의 구체적인 회로구성을 나타낸다. 전원(34)은, 다이오드 접속된 NMOS트랜지스터(341), 및 이에 바이어스전압(Ibias)를 부여하는 전류원(342)으로 구성된다. NMOS트랜지스터(341) 대신 저항소자를 이용해도 되며, 다른 저항성 임피던스소자를 이용해도 된다. 단, 전원(34)의 내부 저항값, 즉 NMOS트랜지스터(341)의 저항값(RN)과, 도 3에 나타낸 저항소자(32) 저항값(Rr)의 합성 저항값이, 도 2의 (c)에 나타낸 저항소자(32)의 저항값(R)으로 되도록 한다. 따라서 NMOS트랜지스터(341)의 저항값을 R로 설정함으로써, 저항소자(32)를 생략할 수 있다.
한편, 저항소자(32)는, 스위치드 커패시터회로로 구성해도 된다. 도 4의 (a)는, 도 2의 (c)에 나타낸 저항소자(32)를 스위치드 커패시터회로(SCF회로)로 구성했을 때의 저역통과필터를 나타낸다. 스위치드 커패시터회로는, 용량을 샘플링하여 전하전송을 실행하는 회로이며, 저항과 등가의 기능을 수행함은 잘 알려져있다. 도 4의 (b)는, 스위치드 커패시터회로(32')의 구성예를 나타낸다. 스위치드 커패시터회로(32')의 각 스위치는, 클록(CK) 및 그 반전인 클록(/CK)에 대응하여 개폐동작을 한다. 스위치드 커패시터회로(32')의 용량값을 C로 하고, 클록(CK)의 주파수, 즉 샘플링주파수를 f로 하면, 스위치드 커패시터회로(32')는, 저항값 1/(2Cf)의 저항으로서 기능한다. 여기서 클록(CK)으로서, 예를 들어 본 실시예에 관한 PLL의 입력클록(CKin) 혹은 출력클록(CKout)을 이용할 수 있다.
이상 본 실시예에 의하면, 2계통의 전류를 받도록 하여 용량소자(31)의 소형화를 실현한 루프필터(30A)에 있어서, 전하펌프회로(20A)에서의 제어스위치(SW2)가 동작 가능할 정도로 입력단(IN2)의 전압이 확보된다. 이로써 루프필터(30A)에 정확하게 정전류가 출입되어, 안정되고 정확한 필터링 동작이 실현된다. 또 용량소자(33) 양 끝단의 전압이 확보되므로, 용량소자(33)를 MOS용량으로 할 수 있다. 또한 입력단(IN1)에 주어지는 전류값을 제한함으로써, 용량소자(31)를 더 한층 소형화할 수 있다.
여기서 상기 설명에서는, 전원(34)의 전압(Vth)은 MOS트랜지스터의 임계전압인 것으로 하지만, 본 발명은 이에 한정되는 것이 아니다. 전압(Vth)은, 전하펌프회로(20A)의 정전류성이 보증될 정도이면 된다.
또 전원(34)과 저항소자(32)의 접속순서를 바꾸어도 된다. 즉, 전원(34)의 양극을 입력단(IN2) 및 용량소자(33)에 접속하고, 저항소자(32)의 한 끝에 접지전위를 부여하도록 해도 된다.
(제 2 실시예)
제 1 실시예에 관한 루프필터(30A)에서, 용량소자(31)와 용량소자(33)는 직렬로 접속되므로, 입력단(IN1)의 전압이 분압되어 용량소자(31, 33) 각각에 걸린다. 따라서 전원(34) 전압(Vth)을 지나치게 올리면, 역으로 용량소자(31) 양단에 인가되는 전압이 상대적으로 낮아져버린다. 그리고 이 전압이 MOS트랜지스터의 임계전압을 밑돌아버리면, 용량소자(31)에 MOS용량을 사용하기가 어려워진다. 그래서 용량소자(31)와 용량소자(33)를 병렬로 접속하여, 종래와 동등한 필터특성을 나타내는 루프필터를 실현하는 것을 생각해본다.
도 5는, 본 발명의 제 2 실시예에 관한 루프필터의 구성을 나타낸다. 본 실시예에 관한 루프필터(30B)는, 제 1 용량소자블록으로서의 용량소자(31)와, 제 2소자블록으로서의, 직렬로 접속된 저항소자(32) 및 전압버퍼회로(35)와, 제 3 소자블록으로서의 용량소자(33)를 구비한다. 용량소자(31)의 한끝에는 제 1 전압으로서의 접지전위가 부여되며, 다른 끝에는 입력단(IN1) 및 전압버퍼회로(35)의 입력 쪽이 접속된다. 용량소자(33)의 한끝에는 입력단(IN2) 및 저항소자(32)가 접속되며, 다른 끝에는 제 2 전압으로서의 접지전위가 부여된다. 그리고 루프필터(30B)는, 저항소자(32)와 용량소자(33)의 접속개소에 발생한 전압(Vout)을 출력한다. 즉, 루프필터(30B)는 실질적으로, 용량소자(31)에 발생한 전압과 용량소자(33)에 발생한 전압의 합계전압을 출력한다. 여기서 용량소자(31, 33)는 모두 NMOS트랜지스터로 구성된 MOS용량이다.
루프필터(30B)는 도 1에 나타낸 PLL에 있어서, 루프필터(30A)와 치환시켜 사용할 수 있다. 이 경우, 루프필터(30B)는 전하펌프회로(20A)로부터 입력단(IN1, IN2)에, 예를 들어 전류(Ip/10) 및 전류(Ip)를 입력하고, 저항소자(32)와 용량소자(33)의 접속개소에 발생한 전압(Vout)을 전압제어발진기(40)에 출력한다. 즉, 용량소자(31)에 상대적으로 작은 전류를 부여하도록 함으로써, 용량소자(31) 용량값의 소형화가 가능하다.
다음으로, 본 실시예에 관한 루프필터(30B)가, 일반적인 수동필터와 등가의 전달특성을 나타내는 것을 설명한다. 현재, 도 2의 (a)에 나타낸 수동필터에서, 입력전류를 Ipx로 하고, 저항소자(32)와 용량소자(33)의 접속개소로부터의 전압을 Vout으로 하면, 당해 수동필터의 전달함수는 다음의 식(4)과 같이 된다.
한편, 루프필터(30B)의 전달함수는 다음의 식(5)과 같이 된다.
여기서 다음의 변환식 (6)∼(9)에 따라 각 소자값을 변환시킴으로써, 식(4)과 식(5)은 등가가 된다.
도 6은, 전압버퍼회로(35A)의 구체적인 회로구성을 나타낸다. 전압버퍼회로(35A)는, PMOS트랜지스터(351, 352)로 구성된 전류미러회로(353)와, 전류미러회로(353)의 입력측 전류를 생성하는 NMOS트랜지스터(354)와, 전류미러회로(353)의 출력전류를 받는, 다이오드 접속된 NMOS트랜지스터(355)를 구비한다. 전압버퍼회로(35A)에서는, NMOS트랜지스터(354)의 게이트전극이 용량소자(31)에서 발생한 전압을 받으며, NMOS트랜지스터(355)에 발생한 전압을 출력한다. 여기서 NMOS트랜지스터(354 및 355)의 트랜스 컨덕턴스(값은 임의)를 같게 하여, PMOS트랜지스터(351 및 352)의 트랜스 컨덕턴스(값은 임의)를 등가시킴으로써, 교류적인 전압이득이 거의 "1"이 된다. 즉 전압버퍼회로(35A)는 전압버퍼로서 기능한다.
여기서, NMOS트랜지스터(355) 대신 저항소자를 이용해도 되며, 다른 저항성 임피던스소자를 이용해도 된다. 단, 전압버퍼회로(35A)의 내부저항값, 즉 NMOS트랜지스터(355)의 저항값(RN)과, 도 6에 나타낸 저항소자(32)의 저항값(Rr)과의 합성 저항값이, 도 5에 나타낸 저항소자(32)의 저항값(R)이 되도록 한다. 따라서 NMOS트랜지스터(355)의 저항값을 R로 설정함으로써, 저항소자(32)를 생략할 수 있다.
루프필터(30B)가 도 6에 나타내는 구성일 경우, 전압(Vout)을 입력하는 전압제어발진기(40)에서, NMOS트랜지스터(41)가 전압제어발진기(40) 내의 바이어스전류를 생성한다. 이 바이어스전류를 생성하는 트랜지스터로서 PMOS를 이용할 경우, 루프필터(30B)의 구성은 다음과 같이 된다.
도 7은 전압버퍼회로(35)의 다른 구체적인 회로구성을 나타낸다. 도 7에 나타낸 전압버퍼회로(35B)는, 도 6에 나타낸 전압버퍼회로(35A)로부터 PMOS트랜지스터(352) 및 NMOS트랜지스터(355)를 생략시킨 구성이다. 전압버퍼회로(35B)는, NMOS트랜지스터(354)의 게이트전극에, 용량소자(31)에 발생한 전압을 받아, PMOS트랜지스터(351)에 발생한 전압을 출력한다. 여기서 전압버퍼회로(35B)의 교류적인 전압이득이 거의 "1"로 되도록, PMOS트랜지스터(351) 및 NMOS트랜지스터(354)의 트랜스 컨덕턴스를 설정함으로써, 전압버퍼회로(35B)는 전압버퍼로서 기능한다.
도 7에 나타낸 구성에서는, 용량소자(33)가 PMOS트랜지스터로 구성되어 제 2 전압으로서의 전원전압에 접속된다. 또 입력단(IN2)에 주어지는 전류(Ip)는, 입력단(IN1)에 주어지는 전류(Ip/10)와는 역방향이 된다. 그리고 전압(Vout)을 입력하는 전압제어발진기(40)에서, PMOS트랜지스터(42)가 전압제어발진기(40) 내의 바이어스전류를 생성한다.
도 8은, 도 7에 나타낸 루프필터(30B)용 전하펌프회로를 나타낸다. 전하펌프회로(20B)는, 전류원(21, 22, 23 및 24)을 구비하는데, 이 중 전류원(21 및 23)은 전류(Ip)를 공급하는 종래의 전류원을, 공급전류가 α:(1-α)로 되도록 분할시킨 것에 지나지 않는다. 전류원(22 및 24)에 대해서도 마찬가지이다. 그리고 신호(UP)가 주어지면, 제어스위치(SW1, SW3 및 SW5)가 도통하여, 전류원(21 및 23)이 공급하는 전류의 합성인 전류(Ip)가 토출됨과 동시에, 전류(αIp)가 흡입된다. 한편, 신호(DN)가 주어지면, 제어스위치(SW2, SW4 및 SW6)가 도통하여, 전류원(22 및 24)이 공급하는 전류의 합성인 전류(Ip)가 흡입됨과 동시에, 전류(αIp)가 토출된다.
그런데, 도 7에 나타낸 루프필터(30B)의 전달함수는 다음 식(10)과 같이 된다.
여기서, 다음의 변환식(11) 및 (12)에 따라 각 소자값을 변환시킴으로써, 식(10)과 식(5)은 등가로 된다. 따라서 식(10)과 식(4)은 등가가 된다.
그리고 PMOS트랜지스터(341) 대신 저항소자를 이용해도 되며, 다른 저항성 임피던스소자를 이용해도 된다. 단, 전압버퍼회로(35B)의 내부저항값, 즉 PMOS트랜지스터(351)의 저항값(RP)과, 도 7에 나타낸 저항소자(32)의 저항값(Rr)과의 합성 저항값이, 도 5에 나타낸 저항소자(32)의 저항값(R)이 되도록 한다. 따라서 PMOS트랜지스터(351)의 저항값을 R로 설정함으로써, 저항소자(32)를 생략할 수 있다.
이상 본 실시예에 의하면, 용량소자(31)와 용량소자(33)가 병렬로 접속되므로, 이들에 충분히 큰 전압을 인가하기 쉬워진다. 따라서 용량소자(31 및 33)에 MOS용량을 사용하기 쉬워진다. 또한 입력단(IN1)에 주어지는 전류값을 줄임으로써, 용량소자(31)를 더한층 소형화할 수 있다.
여기서 제 1 실시예와 마찬가지로, 루프필터(30B)의 저항소자(32)를 스위치드 커패시터회로로 구성해도 된다.
또 용량소자(31 및 33)는 MOS용량 대신, 예를 들어 배선간 용량 등으로 구성해도 좋음은 물론이다.
(제 3 실시예)
제 2 실시예에 있어서, 루프필터(30B)의 출력전압(Vout)과 전압제어발진기(40)의 발진주파수 사이에 충분한 선형성이 있으며, 또 전압제어발진기(40)의 발진주파수를 크게 변화시킬 필요가 없을 경우에는, 전압버퍼회로(35) 대신에 소정전압을 출력하는 전원을 저항소자(32)에 접속하도록 해도 된다. 이하, 루프필터(30B)에서의 전압버퍼회로(35)를 전원으로 치환시킨 구성을 한 루프필터에 대해 설명하기로 한다.
도 9는, 본 발명의 제 3 실시예에 관한 루프필터의 구성을 나타낸다. 본 실시예에 관한 루프필터(30C)는, 제 1 소자블록으로서의 용량소자(31)와, 제 2 소자블록으로서의, 직렬로 접속된 저항소자(32) 및 전원(34)과, 제 3 소자블록으로서의 용량소자(33)와, 제 1 전압전류 변환회로로서의 NMOS트랜지스터(36)와, 제 2 전압전류 변환회로로서의 NMOS트랜지스터(37)를 구비한다. 용량소자(31)의 한끝에는 제 1 전압으로서의 접지전위가 주어지며, 다른 끝에는 입력단(IN1) 및 NMOS트랜지스터(36)의 게이트전극이 접속된다. 전원(34)의 음극에는 제 2 전압으로서의 접지전위가 주어지며, 양극에는 저항소자(32)가 접속된다. 용량소자(33)는, 직렬접속된 저항소자(32) 및 전원(34)에 병렬로 접속된다. 그리고 저항소자(32)와 용량소자(33)의 접속 개소에는 입력단(IN2)이 접속된다. 그리고 용량소자(31 및 33)는, 모두 NMOS트랜지스터로 구성된 MOS용량이다.
전원(34)의 전압(Vth)에 대해서는, 제 1 실시예에서 이미 설명한 바와 같으므로 여기서는 그 설명을 생략한다.
NMOS트랜지스터(36)는, 용량소자(31)에 생긴 전압(V1)을 게이트에 받아, 전압(V1)에 대응한 전류(I1)를 소스 드레인 사이로 보낸다. 한편 NMOS트랜지스터(37)는, 용량소자(33)에 생긴 전압(V2)을 게이트에 받아, 전압(V2)에 대응한 전류(I2)를 소스 드레인 사이로 보낸다. 그리고 이들 전류(I1, I2)를 합한 전류(Ib)가, 바이어스전류로서 전압제어발진기(40)에 주어진다. 이와 같이, 용량소자(31 및 33)에 발생한 전압을 전류로 변환시키고, 그 전류를 합계함으로써, 제 2 실시예와 동등한 전달특성을 용이하게 실현할 수 있다.
본 실시예에 관한 루프필터(30C)는, 다른 각도에서 보면, 제 1 실시예에 관한 루프필터(30A)의 용량소자(31)로 이루어지는 블록과, 저항소자(32), 전원(34) 및 용량소자(33)로 이루어지는 블록을, 병렬로 접속한 구성이다. 그리고 루프필터(30C)는, 이들 블록에 발생한 전압(V1 및 V2)의 합계를 출력하는 대신, 전압(V1 및 V2)을 각각 전류(I1 및 I2)로 변환시키고, 이들 전류(I1 및 I2)의 합계를 출력한다.
이상, 본 실시예에 의하면, 용량소자(31)와 용량소자(33)가 병렬로 접속도므로, 이들에게 충분히 커다란 전압을 인가하기 쉬워진다. 따라서 용량소자(31 및 33)에 MOS용량을 사용하기 쉬워진다. 또한 입력단(IN1)에 주어지는 전류값을 제한함으로써, 용량소자(31)를 더한층 소형화시킬 수 있다.
여기서 제 1 실시예와 마찬가지로, 루프필터(30C)의 저항소자(32)를 스위치드 커패시터회로로 구성해도 된다.
또 용량소자(31 및 33)는, MOS용량 대신에 예를 들어 배선간 용량 등으로 구성해도 좋음은 물론이다.
그런데, 제 1에서 제 3까지의 실시예에서는, 피드백 시스템으로서 PLL을 상정했지만, 본 발명은 이에 한정되는 것이 아니다. 도 1에서 분주기(50)를 생략하고, 전압제어발진기(40)를, 출력클록 생성수단으로서의 전압제어 지연회로로 치환함으로써, 지연 록 루프회로(이하, "DLL"이라 칭함)를 구성할 수 있다.
(본 발명에 관한 피드백 시스템의 응용예)
본 발명의 PLL 및 DLL은, 대규모의 용량소자를 필요로 하지 않아 회로규모를 소규모화 할 수 있으며, 또 MOS용량을 이용하기가 용이해지므로, 특히 다음과 같은 제품에의 응용이 기대된다.
도 10은 IC카드용 LSI로서, 본 발명의 PLL이나 DLL을 구비한 것을 이용한 예이다. IC카드에 이용되는 LSI는 실장면적에 한계가 있기 때문에, 보다 작은 회로면적으로 구성 가능한 본 발명의 PLL이나 DLL은, IC카드용으로서 특히 적합하다.
도 11은 본 발명의 PLL이나 DLL을, COC(Chip On Chip)부품에 응용한 예이다. COC구조에 있어서, 상층 반도체집적회로의 회로면적에는 한계가 있다. 따라서 본 발명의 PLL이나 DLL이 효과적이다.
도 12는 본 발명의 PLL이나 DLL을, LSI패드부에 실장한 예이다. COC구조와 마찬가지로, LSI패드부에 실장 가능한 회로면적에는 한계가 있다. 따라서 본 발명의 PLL이나 DLL이 효과적이다.
도 13은 본 발명의 PLL이나 DLL을, 마이크로프로세서에서의 클록생성수단으로서 실장한 예이다. 현재, 마이크로프로세서에는 매우 많은 PLL이나 DLL이 실장되고 있다. 그래서 마이크로프로세서에 본 발명의 PLL이나 DLL을 이용함으로써, 마이크로프로세서 전체적인 회로면적을 대폭 저감하는 것이 기대된다. 따라서 본 발명의 PLL이나 DLL을 마이크로프로세서에 적용함으로써 얻어지는 효과는 매우 큰 것이다.
이상 설명한 바와 같이, 본 발명에 의하면 종래와 동등한 필터특성을 유지하면서, 소형의 용량소자로 구성되어 안정된 동작이 가능한 저역통과필터를 실현할 수 있다. 또한 용량소자에 충분한 전압을 인가할 수 있으므로, MOS용량을 이용하기가 용이해진다.
특히, 본 발명에 관한 저역통과필터를 PLL 등 피드백 시스템의 루프필터로서 이용할 경우, 루프필터의 용량소자를 소형화할 수 있다. 더욱이 적극적으로 MOS용량을 이용할 수 있으므로, 피드백 시스템을 구비하는 디지털회로의 제조공정에 있어서, 용량프로세스를 구성할 필요가 없다. 이로써 피드백 시스템의 소형화 및 제조원가의 저감이란 효과를 얻을 수 있다.

Claims (8)

  1. 제 1 용량소자를 갖는 제 1 소자블록과,
    저항소자 및 당해 저항소자에 직렬로 접속된 전원을 가지며, 한 끝에, 상기 제 1 소자블록의 한끝이 접속되고, 다른 끝에 기준전압이 주어진 제 2 소자블록과,
    제 2 용량소자를 가지며, 상기 제 2 소자블록에 병렬로 접속된 제 3 소자블록과,
    상기 제 1 소자블록의 다른 끝에 접속되어, 제 1 전류를 받는 제 1 입력단과,
    상기 제 1 소자블록에서 제 3 소자블록의 접속개소에 접속되어, 상기 제 1 전류의 같은 방향 소정 배에 상당하는 제 2 전류를 받는 제 2 입력단을 구비하고,
    상기 제 1 소자블록의 한 끝에 발생하는 전압을 출력하는 것을 특징으로 하는 저역통과필터.
  2. 제 1 용량소자를 가지며, 한 끝에 제 1 전압이 주어진 제 1 소자블록과,
    상기 제 1 소자블록의 다른 끝에 발생한 전압을 입력으로 하는 전압버퍼회로, 및 당해 전압버퍼회로의 출력 쪽에 직렬로 접속된 저항소자를 갖고, 한 끝에 상기 제 1 소자블록의 다른 끝이 접속된 제 2 소자블록과,
    제 2 용량소자를 가지며, 한 끝에 상기 제 2 소자블록의 다른 끝이 접속되고, 다른 끝에 제 2 전압이 주어진 제 3 소자블록과,
    상기 제 1 소자블록의 다른 끝에 접속되어 제 1 전류를 받는 제 1 입력단과,
    상기 제 2 및 제 3 소자블록의 접속 개소에 접속되어, 상기 제 1 전류의 소정 배에 상당하는 제 2 전류를 입력하는 제 2 입력단을 구비하고,
    상기 제 2 및 제 3 소자블록의 접속 개소에 발생한 전압을 출력하는 것을 특징으로 하는 저역통과필터.
  3. 제 1 용량소자를 가지며, 한 끝에 제 1 전압이 주어진 제 1 소자블록과,
    저항소자 및 당해 저항소자에 직렬로 접속된 전원을 가지며, 한 끝에 제 2 전압이 주어진 제 2 소자블록과,
    제 2 용량소자를 가지며, 상기 제 2 소자블록에 병렬로 접속된 제 3 소자블록과,
    상기 제 1 소자블록의 다른 끝에 발생한 전압을 전류로 변환시키는 제 1 전압전류 변환회로와,
    상기 제 2 소자블록의 다른 끝에 발생한 전압을 전류로 변환시키는 제 2 전압전류 변환회로와,
    상기 제 1 소자블록의 다른 끝에 접속되어 제 1 전류를 받는 제 1 입력단과,
    상기 제 2 및 제 3 소자블록의 접속 개소에 접속되어, 상기 제 1 전류의 소정 배에 상당하는 제 2 전류를 받는 제 2 입력단을 구비하고,
    상기 제 1 및 제 2 전압전류 변환회로에 의해 각각 변환된 전류의 합계를 출력하는 것을 특징으로 하는 저역통과필터.
  4. 제 1 항 또는 제 3 항에 있어서,
    상기 제 2 소자블록의 상기 저항소자는, 상기 전원의 내부저항인 것을 특징으로 하는 저역통과필터.
  5. 제 2 항에 있어서,
    상기 제 2 소자블록의 상기 저항소자는, 상기 전압버퍼회로의 내부저항인 것을 특징으로 하는 저역통과필터.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 2 소자블록의 상기 저항소자는, 스위치드 커패시터회로인 것을 특징으로 하는 저역통과필터.
  7. 제 2 항 또는 제 3 항에 있어서,
    상기 제 1 및 제 2 용량소자는, 모두 MOS용량인 것을 특징으로 하는 저역통과필터.
  8. 입력클록에 기초하여 생성된 출력클록을 귀환시키고, 이 출력클록을 소정의 특성으로 하는 피드백 시스템이며,
    제 1 항 내지 제 3 항 중 어느 한 항 기재의 저역통과필터로 구성된 루프필터와,
    상기 입력클록과 귀환된 클록의 위상차에 기초하여, 상기 루프필터가 입력하는 상기 제 1 및 제 2 전류를 생성하는 전하펌프회로와,
    상기 루프필터로부터의 출력신호에 기초하여 상기 출력클록을 생성하는 출력클록 생성수단을 구비하는 것을 특징으로 하는 피드백 시스템.
KR1020040048075A 2003-06-27 2004-06-25 저역통과필터 및 피드백 시스템 KR20050001449A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00185573 2003-06-27
JP2003185573A JP4220843B2 (ja) 2003-06-27 2003-06-27 低域ろ波回路およびフィードバックシステム

Publications (1)

Publication Number Publication Date
KR20050001449A true KR20050001449A (ko) 2005-01-06

Family

ID=33411154

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040048075A KR20050001449A (ko) 2003-06-27 2004-06-25 저역통과필터 및 피드백 시스템

Country Status (6)

Country Link
US (1) US6995607B2 (ko)
EP (2) EP1492236B1 (ko)
JP (1) JP4220843B2 (ko)
KR (1) KR20050001449A (ko)
CN (1) CN1578152B (ko)
DE (2) DE602004024605D1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE364930T1 (de) * 2003-06-17 2007-07-15 Freescale Semiconductor Inc Filter für eine phasenregelschleife
EP1734655A1 (en) * 2004-03-26 2006-12-20 Matsushita Electric Industrial Co., Ltd. Switched capacitor filter and feedback system
US7091759B2 (en) * 2004-06-01 2006-08-15 Skyworks Solutions, Inc. Loop filter integration in phase-locked loops
EP1612511B1 (en) * 2004-07-01 2015-05-20 Softkinetic Sensors Nv TOF rangefinding with large dynamic range and enhanced background radiation suppression
JP2006295343A (ja) * 2005-04-06 2006-10-26 Matsushita Electric Ind Co Ltd スイッチトキャパシタフィルタ及びフィードバックシステム
US20060267644A1 (en) * 2005-05-24 2006-11-30 Edward Youssoufian Method and apparatus for loop filter size reduction
US7459949B2 (en) * 2007-01-30 2008-12-02 Mosaid Technologies Incorporated Phase detector circuit and method therefor
US7551012B2 (en) * 2007-03-27 2009-06-23 Mosaid Technologies Incorporated Phase shifting in DLL/PLL
US8339207B2 (en) * 2008-07-23 2012-12-25 Sony Corporation System and method for effectively implementing a loop filter device
US8110945B2 (en) * 2008-07-29 2012-02-07 Honeywell International Inc. Power stealing circuitry for a control device
US8909333B2 (en) * 2010-02-24 2014-12-09 Stmicroelectronics S.R.L. Device for measuring impedance of biologic tissues
US9510768B2 (en) 2011-02-23 2016-12-06 Stmicroelectronics S.R.L. Device for measuring impedance of biologic tissues including an alternating current (AC) coupled voltage-to-current converter
CN103957004A (zh) * 2014-04-16 2014-07-30 中科芯集成电路股份有限公司 一种应用于直接发射机的锁相环环路滤波器电路
EP3023855A1 (en) * 2014-11-20 2016-05-25 Dialog Semiconductor (UK) Ltd Fast bias current startup with feedback
CN111654263B (zh) * 2020-05-12 2023-05-16 成都华微电子科技股份有限公司 带有低通滤波器的集成电路

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56119520A (en) 1980-02-26 1981-09-19 Nippon Telegr & Teleph Corp <Ntt> Primary low-pass filter
WO1989012280A1 (en) * 1988-06-09 1989-12-14 Asahi Kasei Microsystems Co., Ltd. Analog operation circuit
US5180993A (en) * 1990-01-15 1993-01-19 Telefonaktiebolaget L M Ericsson Method and arrangement for frequency synthesis
JP2824370B2 (ja) * 1992-10-09 1998-11-11 三菱電機株式会社 位相同期ループ回路
US5332930A (en) * 1993-06-24 1994-07-26 Intel Corporation Phase locked loop circuitry with variable gain and bandwidth
JP2778421B2 (ja) 1993-09-07 1998-07-23 日本電気株式会社 チャージポンプ型位相同期ループ
US5592120A (en) * 1994-09-07 1997-01-07 Analog Devices, Inc. Charge pump system
US5774023A (en) * 1997-04-30 1998-06-30 Motorola, Inc. Adaptive phase locked loop system with charge pump having dual current output
US6420917B1 (en) * 1999-10-01 2002-07-16 Ericsson Inc. PLL loop filter with switched-capacitor resistor
US6546059B1 (en) * 1999-12-28 2003-04-08 Intel Corporation Adaptive integrated PLL loop filter
US6344772B1 (en) * 2000-06-06 2002-02-05 Agere Systems Guardian Corp Apparatus and method for capacitance multiplication
US6417739B1 (en) * 2001-03-23 2002-07-09 Motorola, Inc. Loop filter
EP1282234A1 (en) 2001-07-31 2003-02-05 Texas Instruments Incorporated Loop filter architecture
JP2003121647A (ja) 2001-10-12 2003-04-23 Nitto Denko Corp 粘着型位相差板の製造方法、粘着型位相差板および液晶表示装置
US6642747B1 (en) * 2002-03-15 2003-11-04 National Semiconductor Corporation Frequency detector for a phase locked loop system
JP4025776B2 (ja) 2002-05-22 2007-12-26 松下電器産業株式会社 Ｐｌｌ用の低域ろ波回路、位相同期回路および半導体集積回路
US7161436B2 (en) * 2002-11-27 2007-01-09 Mediatek Inc. Charge pump structure for reducing capacitance in loop filter of a phase locked loop

Also Published As

Publication number Publication date
US20040263261A1 (en) 2004-12-30
EP1940029A1 (en) 2008-07-02
CN1578152A (zh) 2005-02-09
CN1578152B (zh) 2010-04-28
EP1492236B1 (en) 2009-05-06
JP4220843B2 (ja) 2009-02-04
DE602004024605D1 (de) 2010-01-21
EP1492236A1 (en) 2004-12-29
DE602004020947D1 (de) 2009-06-18
JP2005020618A (ja) 2005-01-20
EP1940029B1 (en) 2009-12-09
US6995607B2 (en) 2006-02-07

Similar Documents

Publication Publication Date Title
JP4220828B2 (ja) 低域ろ波回路、フィードバックシステムおよび半導体集積回路
JP4025776B2 (ja) Ｐｌｌ用の低域ろ波回路、位相同期回路および半導体集積回路
US6600351B2 (en) Loop filter architecture
KR20050001449A (ko) 저역통과필터 및 피드백 시스템
CN110572154B (zh) 用于环路电路的基于电压调节器的环路滤波器以及环路滤波方法
US6255872B1 (en) Charge pump circuit for PLL
US6624668B1 (en) Digitally programmable phase-lock loop for high-speed data communications
KR100499960B1 (ko) 위상 동기 루프의 챠지 펌프 회로
WO2005093952A1 (ja) スイッチトキャパシタフィルタ及びフィードバックシステム
US10778405B2 (en) Clock generating circuit and hybrid circuit
JP2021093643A (ja) チャージポンプ回路、ｐｌｌ回路および発振器
JP4236683B2 (ja) フェーズ・ロックト・ループ・フィルタ
US9634561B1 (en) Programmable charge pump
US10361706B2 (en) Clock and data recovery (CDR) circuit
US7319732B2 (en) Low-pass filter and phase locked loop
JP2009194547A (ja) 低域ろ波回路
US11418202B2 (en) Oscillator circuit and phase locked loop

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee