CN111656416A - 纸张处理装置和纸张处理装置的pld配置方法 - Google Patents

纸张处理装置和纸张处理装置的pld配置方法 Download PDF

Info

Publication number
CN111656416A
CN111656416A CN201880088169.3A CN201880088169A CN111656416A CN 111656416 A CN111656416 A CN 111656416A CN 201880088169 A CN201880088169 A CN 201880088169A CN 111656416 A CN111656416 A CN 111656416A
Authority
CN
China
Prior art keywords
mechanical
firmware
memory
processor
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880088169.3A
Other languages
English (en)
Inventor
小川友章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Frontech Ltd
Original Assignee
Fujitsu Frontech Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Frontech Ltd filed Critical Fujitsu Frontech Ltd
Publication of CN111656416A publication Critical patent/CN111656416A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41L—APPARATUS OR DEVICES FOR MANIFOLDING, DUPLICATING OR PRINTING FOR OFFICE OR OTHER COMMERCIAL PURPOSES; ADDRESSING MACHINES OR LIKE SERIES-PRINTING MACHINES
    • B41L39/00—Indicating, counting, warning, control, or safety devices
    • B41L39/16—Programming systems for automatic control of sequence of operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/409—Mechanical coupling
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/045—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using logic state machines, consisting only of a memory or a programmable logic device containing the logic for the controlled machine and in which the state of its outputs is dependent on the state of its inputs or part of its own output states, e.g. binary decision controllers, finite state controllers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07D—HANDLING OF COINS OR VALUABLE PAPERS, e.g. TESTING, SORTING BY DENOMINATIONS, COUNTING, DISPENSING, CHANGING OR DEPOSITING
    • G07D9/00—Counting coins; Handling of coins not provided for in the other groups of this subclass
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/21—Pc I-O input output
    • G05B2219/21109—Field programmable gate array, fpga as I-O module
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25268—PLD programmable logic device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Automation & Control Theory (AREA)
  • Stored Programmes (AREA)

Abstract

提供了一种纸张处理装置，包括多个包括纸张处理单元的机械单元。如果已经感测到经由接口附加连接的第二机械模块的连接，则每个机械单元的处理装置识别第二机械模块是否包括第二存储部件，该第二存储部件用于存储：处理装置的第二固件和第二数据，所述第二固件用于控制包括在第二机械模块中的已经连接的第一机械元件和第二机械元件，所述第二数据用于配置控制第一机械元件和第二机械元件的PLD的逻辑电路。每个机械单元的处理装置从第二存储部件读取第二固件并且在处理装置中配置第二固件，并且从第二存储部件读取第二数据并相应地配置PLD。

Description

纸张处理装置和纸张处理装置的PLD配置方法
技术领域
本发明涉及纸张处理装置和在纸张处理装置中配置PLD的方法。
背景技术
诸如自动取款机(ATM)之类的纸币处理装置包括例如处理硬币的硬币单元、处理纸币的纸币单元以及各种其它机械单元。每个机械单元包括机械模块，该机械模块包括诸如马达的机械元件，并且所述机械模块由可编程逻辑器件(PLD)操作，所述可编程逻辑器件诸如由中央处理单元(CPU)控制的现场可编程门阵列(FPGA)。CPU基于加载在CPU的工作区域上的固件来操作。FPGA基于下载到FPGA的存储区域的FPGA数据进行配置，并由CPU进行操作，CPU基于固件进行操作。固件和FPGA数据被配置成支持机械模块的预先假定的功能。
作为更新装置的计算机程序的方法，公开了一种方法(例如参见专利文献1)，通过该方法，利用存储在与该装置连接的外围装置的ROM中的计算机程序来重写该装置的只读存储器(ROM)中的计算机程序。作为更新装置的固件的方法，公开了一种方法(参见，例如，专利文献2)，通过该方法，利用经由因特网获取的固件来重写该装置的ROM中的数据。
[引用文献列表]
[专利引用]
专利文献1：日本特开专利2003-084978号公报
专利文献2：日本特开专利2003-167742号公报
发明内容
发明要解决的技术问题
通常，纸币处理装置在没有连接到网络的情况下运行。这种配置防止固件或FPGA数据经由网络分配到纸币处理装置。在这点上，在向安装在纸币处理装置中的机械模块添加超出预定范围的功能时，工人访问各个纸币处理装置的安装位置以更新固件和FPGA数据或替换CPU和包括FPGA的电路板。另选地，在向安装在纸币处理装置中的机械模块添加超出预定范围的功能时，开发出包括附加功能的新模型。添加新功能需要很多人工时间。换句话说，传统技术的问题在于，包括纸币处理装置的纸张处理装置不能以容易的方式为机械模块增加功能。
鉴于上述内容作出了本公开，并且本公开的目的是提供一种纸张处理装置，该纸张处理装置例如可以容易地向纸张处理装置的机械模块添加功能，并且提供一种在纸张处理装置中配置PLD的方法。
问题的解决方案
根据公开的技术的一方面，一种纸张处理装置包括多个机械单元，所述多个机械单元包括纸张处理单元。多个机械单元中的每个包括处理器、由处理器控制的可编程逻辑器件(PLD)、包括由PLD控制的第一机械元件的第一机械模块、以及连接包括第二机械元件的第二机械模块的接口。当所述处理器检测到第二机械模块经由接口的连接时，处理器从包括在第二机械模块中的第二存储器读取第二固件以将第二固件加载到处理器上，并且处理器从第二存储器读取第二数据以配置PLD，第二存储器存储所述处理器的第二固件以及第二数据，所述第二固件被配置为控制所述第一机械元件和所述第二机械元件，所述第二数据用于配置被配置为控制第一机械元件和第二机械元件的PLD的逻辑电路。
发明的效果
根据本公开的示例，纸张处理装置可以容易地向机械模块添加功能。
附图说明
图1是示出根据第一实施方式的纸币处理装置的示例性外观的立体图。
图2是示出根据第一实施方式的纸币处理装置的纸币单元的构造的示意图。
图3是示出根据第一实施方式的纸币处理装置的示例构造的图。
图4是示出根据第一实施方式的纸币处理装置中包括的固件存储器的示例的图。
图5是示出根据第一实施方式的纸币处理装置的纸币单元中包括的存储器的示例的图。
图6是示出根据第一实施方式的纸币处理装置中的纸币单元的可选模块中包括的存储器的示例的图。
图7是示出根据第一实施方式的纸币处理装置中的机械单元的示例性一般构造的图。
图8是示出根据第一实施方式的功能添加和更新处理的示例的流程图。
图9是示出根据第二实施方式的纸币处理装置中的机械单元的示例性一般构造的图。
具体实施方式
下面参照附图详细描述根据本公开的纸张处理装置和在纸张处理装置中配置PLD的方法的实施方式。以下实施方式并不旨在限制本公开的范围。在下面的实施方式中，纸币处理装置(被称为自动柜员机或ATM)被描述为纸张处理装置的示例，但是本发明不限于此。本公开可应用于典型的纸张处理装置，例如银行中使用的柜员机和销售例如票和彩票的售票机。
在下面的实施方式和修改中，先前描述的元件和过程被赋予相同的名称或相同的附图标记，并且省略其描述。部分或全部实施方式和修改可以被组合并实现到组合不矛盾的程度。
[第一实施方式]
(纸币处理装置的外观)
图1是示出根据第一实施方式的纸币处理装置的示例性外观的立体图。根据第一实施方式的该纸币处理装置100包括壳体100a。纸币处理装置100在外壳100a的面向操作者的一侧上包括例如显示面板50、存折槽、现金卡槽、纸币槽94-1a、硬币槽、用于生物特征认证的生物信息扫描器。
(纸币处理装置中的纸币单元的构造)
图2是示出根据第一实施方式的纸币处理装置的纸币单元的构造的示意图。图2是沿图1所示的X方向观察的纸币单元90的侧视图。纸币处理装置100包括多个机械单元，这些机械单元包括卡单元60、存折单元70、硬币单元80和纸币单元90(见图3)，这些将在后面描述。在第一实施方式中，纸币单元90的一般构造在图2中示出，但是在附图中没有示出卡单元60、存折单元70和硬币单元80的构造。
如图2所示，纸币单元90包括存款和取款部件94-1和辨别部件94-2，存款和取款部件94-1在其中存款和从其取出纸币2，辨别部件94-2辨别存在存款和取款部件94-1中的纸币2的真实性。纸币单元90还包括临时存储器94-3和多个容纳部件94-4，临时存储器94-3接收从辨别部件94-2传送的纸币2并临时存储纸币2，在容纳部件94-4中存储从临时存储器94-3传送的纸币2。纸币单元90包括拒绝部件94-5，拒绝部件94-5保留从存款和取款部件94-1存入的纸币2中的待返回给操作者的纸币2。
纸币单元90包括传送纸币2的传送部件94-6。传送部件94-6包括传送路径94-6a，纸币2通过该传送路径在存款和取款部件94-1、辨别部件94-2、临时存储器94-3、容纳部件94-4和拒绝部件94-5之间传送。纸币单元90包括中央处理单元(CPU)91，其通过FPGA 92(FPGA92是现场可编程门阵列的缩写)控制存款和取款部件94-1、辨别部件94-2、临时存储器94-3、容纳部件94-4、拒绝部件94-5和传送部件94-6。FPGA是可以通过编程改变其逻辑电路的可编程逻辑器件(PLD)的示例。CPU是中央处理单元的缩写。CPU是诸如微型计算机的处理器的示例。
(纸币处理装置的构造)
图3是示出根据第一实施方式的纸币处理装置的示例构造的图。图3示出纸币处理装置100的功能结构。纸币处理装置100包括纸币处理装置控制器1、CPU 10、存储器20、内存30、通信I/F 40、显示面板50、卡单元60、存折单元70、硬币单元80和纸币单元90。纸币单元90是纸张处理单元的一个示例。卡单元60、存折单元70、硬币单元80和纸币单元90可以统称为“机械单元”。
纸币处理装置控制器1包括CPU 10、存储器20，内存30和通信I/F 40，并控制纸币处理装置。CPU 10在启动操作系统(OS)和执行应用程序时控制整个纸币处理装置100。由CPU 10实现的控制功能被例示为通用控制器10a。存储器20是诸如存储OS和应用程序的通用串行总线(USB)存储器或闪存、硬盘驱动器(HDD)、固态硬盘(SSD)之类的存储装置，并且存储器20包括用于机械单元的固件存储器20a。固件存储器20a在其中存储例如各个机械单元的固件更新器。更新器可以实现差异更新或完全更新。具体地，存储在固件存储器20a中的更新器是用于卡单元60、存折单元70、硬币单元80和纸币单元90的固件的更新器。用于每个机械单元的固件更新器包括指示数据是旧版本还是新版本的版本状态信息。版本状态信息可以被称为版本信息。固件的版本状态信息被嵌入相对于固件主体的前缀或后缀中。
内存30包括临时内存和存储器内存。临时内存例如是用作临时存储数据和计算机程序的工作区域的随机存取存储器(RAM)。存储器内存是闪存、HDD或SSD，并且在其中存储要由例如CPU 10读取的存储数据和处理程序。
通信I/F 40是纸币处理装置100的接口，用于通过公共或封闭网络300与主机310和管理服务器320通信。主机310是纸币处理装置100的主机，并被放置在金融机构的主机中心。管理服务器320是纸币处理装置100的管理服务器，并由纸币处理装置100的管理公司拥有。
显示面板50包括显示部件和操作部件。显示部件基于通用控制器10a的指令(例如针对客户的操作指南、交易菜单和用于输入操作的操作的数字小键盘)进行显示。操作部件例如是集成地安装在显示部件上的触摸面板和键盘，并且被配置为检测客户的信息输入。操作部件将检测到的输入信息发送到通用控制器10a。
卡单元60将顾客插入纸币处理装置100中的卡传送到内部，并且访问安装在卡上的诸如磁条或集成电路(IC)的记录部分以读取和写入信息。在访问安装在卡上的记录部分并从记录部分读取信息和在记录部分上写入信息之后，卡单元60将卡弹出到外部以将卡返还给顾客。为了实现这些功能，卡单元60包括FPGA和各种类型的机械模块，但是这些机械模块在附图中未示出。
存折单元70将顾客插入到纸币处理装置100中的存折传送到内部，并且访问安装在存折上的诸如磁条的记录部分以读取和写入信息。在访问安装在存折上的记录部分并读取和写入信息之后，存折单元70在存折上打印交易记录并将存折弹出到外部以将存折返回给客户。为了实现这些功能，存折单元70包括FPGA和各种类型的机械模块，但是这些机械模块在附图中未示出。
硬币单元80包括容纳硬币的硬币盒(未示出)。硬币单元80根据交易中的退款指令从硬币盒取出一定数量的硬币，并将硬币排出到硬币出口(未示出)。为了实现这些功能，硬币单元80包括FPGA和包括硬币盒的各种类型的机械模块，但是这些机械模块在附图中未示出。
纸币单元90包括CPU 91、FPGA 92、存储器93、存款和取款部件94-1、辨别部件94-2、临时存储器94-3、容纳部件94-4和拒绝部件94-5。纸币单元90还包括传送部件94-6、可选模块I/F 95-1、95-2和可选模块96-1、96-2。在下面的描述中，存款和取款部件94-1、辨别部件94-2、临时存储器94-3、容纳部件94-4、拒绝部件94-5和传送部件94-6可以统称为存款和取款部件94-1到传送部件94-6。存款和取款部件94-1到传送部件94-6以及可选模块96-1、96-2是多个机械模块的示例。
在第一实施方式中，纸币单元90包括两个可选模块I/F 95-1、95-2和两个可选模块96-1、96-2。然而，可选模块I/F和可选模块的数量不限于两个。在第一实施方式中，CPU91、FPGA 92、存储器93和可选模块I/F 95-1、95-2安装在单个基板(主基板)上，但构造不限于此。这些元件可以适当地分开并安装在多个基板(主基板组)上。
CPU 91从存储器93读取固件并控制整个纸币单元90。由CPU 91实现的控制功能被示为纸币单元控制器91a。由CPU 91读取的固件被加载到图示为工作内存91b的存储区域上。
FPGA 92包括FPGA数据存储器92a。FPGA数据存储器92a是诸如静态随机存取存储器(SRAM)的存储装置。FPGA 92是基于由纸币单元控制器91a从FPGA存储器93b下载到FPGA数据存储器92a的FPGA数据而配置的，纸币单元控制器91a基于加载在工作内存91b上的固件来操作。FPGA 92对作为存款和取款部件94-1到传送部件94-6以及可选模块96-1、96-2的机械模块执行例如输入/输出(I/O)控制，以操作包括在机械模块中的马达和其它机械元件。
在第一实施方式中，例如，多个机械模块连接到单个FPGA 92。然而，该构造不限于此，并且机械模块可以被分成组，并且每个组可以连接到相应的FPGA。FPGA也可以提供给机械模块的基板，并且机械模块的操作可以由与FPGA 92通信的FPGA控制。将可选模块I/F95-1、95-2与CPU 91相连的总线以及将机械模块与FPGA 92相连的总线例如是串行总线，例如串行外围接口(SPI)。然而，总线不限于串行总线并且可以是并行总线。
存储器93是诸如闪存的存储装置，并且包括固件存储器93a和FPGA数据存储器93b。固件存储器93a在其中存储将要加载到工作内存91b上的纸币单元90的固件。FPGA数据存储器93b在其中存储纸币单元90的将要下载到FPGA数据存储器92a的FPGA数据。存储在固件存储器93a中的固件和存储在FPGA数据存储器93b中的FPGA数据具有指示数据是旧版本还是新版本的版本状态信息。FPGA数据的版本状态信息嵌入到与FPGA数据主体相关的前缀或后缀中。
固件存储器93a中存储的固件和FPGA数据存储器93b中存储的FPGA数据是特定版本的固件和FPGA数据。固件和FPGA数据的特定版本指示支持在出厂时安装在纸币处理装置100的纸币单元90中的机械模块(存款和取款部件94-1到传送部件94-6)的功能和操作的固件和FPGA数据的版本。
可选模块I/F 95-1、95-2是分别将可选模块96-1、96-2连接到FPGA 92的接口。可选模块96-1、96-2分别通过可选模块I/F 95-1、95-2彼此并联地连接到FPGA 92，并且每一个包括用于向纸币单元90添加功能的机械模块。可选模块I/F 95-1、95-2连接到CPU 91，使得CPU 91可以检测可选模块96-1、96-2的连接。
由于可选模块96-1、96-2具有相同的配置，因此这里仅描述可选模块96-1，并且这里不描述可选模块96-2。可选模块96-1包括I/F 96-11、存储器96-12和可选功能部件96-13。
在第一实施方式中，I/F 96-11和存储器96-12安装在单个基板(可选基板)上，但构造不限于此。这些元件可以适当地分开并安装在多个基板(可选基板组)上。存款和取款部件94-1到传送部件94-6也通过类似于可选模块I/F 95-1、95-2的接口连接到FPGA 92，这些接口在图3中未示出。
I/F 96-11是连接可选模块96-1与FPGA 92的接口。存储器96-12是诸如闪存的存储装置，并且包括固件存储器96-12a和FPGA数据存储器96-12b。固件存储器96-12a在其中存储纸币单元90的将要加载到工作内存91b上的固件。FPGA数据存储器96-12b在其中存储纸币单元90的将要下载到FPGA数据存储器92a的FPGA数据。存储在固件存储器96-12a中的固件和存储在FPGA数据存储器96-12b中的FPGA数据具有指示数据是旧版本还是新版本的版本状态信息。
存储在固件存储器96-12a中的固件的版本和存储在FPGA数据存储器96-12b中的FPGA数据支持作为存款和取款部件94-1到传送部件94-6的现有机械模块的功能和操作。存储在固件存储器96-12a中的固件的版本和存储在FPGA数据存储器96-12b中的FPGA数据还支持添加到纸币单元90的附加机械模块(可选功能部件96-13)的功能和操作。固件存储器96-12a和FPGA数据存储器96-12b中存储的固件和FPGA数据比固件存储器93a和FPGA数据存储器93b中存储的固件和FPGA数据新。
(包括在纸币处理装置中的固件存储器)
图4是示出根据第一实施方式的纸币处理装置中包括的固件存储器的示例的图。存储在纸币处理装置100的存储器20中的固件存储器20a中的固件(FW)是装载在各个机械单元的工作内存上的FW更新器。机械单元是卡单元60、存折单元70、硬币单元80和纸币单元90。固件在下文中可以简称为FW。存储在固件存储器20a中的FW具有指示数据是旧版本还是新版本的版本状态信息。
FW 20a1是将要加载到卡单元60的CPU的工作内存(未示出)上的FW。FW 20a1包括初始程序加载器(IPL)20a1-1和主程序20a1-2。FW 20a2是将被加载到存折单元70中的CPU的工作内存(未示出)上的FW。FW 20a2包括IPL 20a2-1和主程序20a2-2。FW 20a3是将被加载到硬币单元80中的CPU的工作内存(未示出)上的FW。FW 20a3包括IPL 20a3-1和主程序20a3-2。FW 20a4是将要加载到纸币单元90中的CPU 91的工作内存91b上的FW。FW 20a4包括IPL 20a4-1和主程序20a4-2。
存储在固件存储器20a中的每个FW的版本状态信息对应于主程序20a1-2到20a4-2的版本状态信息。
(包含在纸币单位中的存储器)
图5是示出根据第一实施方式的纸币处理装置的纸币单元中包括的存储器的示例的图。包括在纸币单元90的存储器93中的固件存储器93a存储FW 93a1。FW 93a1具有指示数据是较旧版本还是较新版本的版本状态信息。
FW 93a1是将被加载到纸币单元90的工作内存91b上的FW。FW 93a1包括IPL93a1-1和主程序93a1-2。存储在固件存储器93a中的关于FW的版本状态信息是关于主程序93a1-2的版本状态信息。
包括在纸币单元90中的存储器93中的FPGA数据存储器93b在其中存储FPGA数据93b1。FPGA数据93b1具有指示数据是较旧版本还是较新版本的版本状态信息。FPGA数据93b1是要下载到FPGA92的FPGA数据存储器92a的FPGA数据。
当纸币处理装置100通电并且纸币单元90被激活时，IPL 93a1-1由CPU 91执行。在执行IPL 93a1-1时，CPU 91首先检查可选模块是否连接到可选模块I/F 95-1、95-2。当检测到可选模块的连接时，执行IPL 93a1-1的CPU 91确定所连接的可选模块是否包括存储FW和FPGA数据的存储器。
当执行IPL 93a1-1的CPU 91确定可选模块包括存储器时，CPU 91确定存储在可选模块的存储器和存储器93中的FW和FPGA数据中的每一个是否是最新版本。
当执行IPL 93a1-1的CPU 91确定存储在可选模块的固件存储器中的固件的版本比存储在固件存储器93a中的固件的版本新时，CPU 91执行以下处理。即，执行IPL93a1-1的CPU 91将存储在可选模块的固件存储器中的固件加载到工作内存91b上。当执行IPL 93a1-1的CPU 91确定存储在可选模块的FPGA数据存储器中的FPGA数据的版本比存储在FPGA数据存储器93b中的FPGA数据的版本新时，CPU 91执行以下处理。即，执行IPL 93a1-1的CPU 91将存储在可选模块的FPGA数据存储器中的FPGA数据下载到FPGA数据存储器92a。
当执行IPL 93a1-1的CPU 91确定存储在固件存储器93a中的固件的版本比存储在可选模块的固件存储器中的固件的版本新时，CPU 91执行以下处理。即，执行IPL93a1-1的CPU 91将存储在固件存储器93a中的固件加载到工作内存91b上。当执行IPL 93a1-1的CPU91确定存储在FPGA数据存储器93b中的FPGA数据的版本比存储在可选模块的FPGA数据存储器中的FPGA数据的版本新时，CPU 91执行以下处理。即，执行IPL 93a1-1的CPU 91将存储在FPGA数据存储器93b中的FPGA数据下载到FPGA数据存储器92a。
执行IPL 93a1-1的CPU 91的操作是在相同存储器中存储的FW和FPGA数据具有相同版本的情况下执行的。例如，可以考虑这样的情况：对于FW，存储在可选模块中的FW的版本是最新的，但是对于FPGA数据，存储在可选模块中的FPGA数据的版本比FW的版本旧。如上所述，当存储在相同存储器中的FW和FPGA数据的版本不匹配时，执行IPL 93a1-1的CPU 91可以从不同的存储器加载或下载最新版本的FW或FPGA数据。
(包括在可选单元中的存储器)
图6是示出根据第一实施方式的纸币处理装置中的纸币单元的可选模块中包括的存储器的示例的图。包括在纸币单元90中的可选模块96-1的存储器96-12中的固件存储器96-12a存储FW 96-12a1。FW 96-12a1包括主程序96-12a1-2。FW 96-12a1上的版本状态信息是主程序96-12a1-2上的版本状态信息。
包括在纸币单元90中的可选模块96-1的存储器96-12中的FPGA数据存储器96-12b存储FPGA数据96-12b1。FPGA数据96-12b1具有指示数据是较旧版本还是较新版本的版本状态信息。
(纸币处理装置中的机械单元的一般构造)
图7是示出根据第一实施方式的纸币处理装置中的机械单元的示例性一般构造的图。在上面的描述中，在卡单元60、存折单元70、硬币单元80和纸币单元90中，仅描述了纸币单元90的特定构造，并且在描述中省略了卡单元60、存折单元70和硬币单元80的特定构造。图7是共同示出作为机械单元200的构造的卡单元60、存折单元70、硬币单元80和纸币单元90的构造的图。
机械单元200包括CPU 201、FPGA202、存储器203、机械模块204-1、204-2、......、可选模块I/F 205-1、205-2和可选模块206-1、206-2。虽然图7示出了两个机械模块204-1、204-2，它们分别通过可选模块I/F 205-1、205-2彼此并联连接到FPGA202，但是机械模块的数量不限于两个。在图7中，机械单元200包括两个可选模块205-1、205-2和两个可选模块206-1、206-2。然而，可选模块I/F和可选模块的数量不限于两个。
例如，当机械单元200是纸币单元90时，CPU 201对应于CPU 91，机械单元控制器201a对应于纸币单元控制器91a，工作内存201b对应于工作内存91b。以相同的方式，FPGA202对应于FPGA 92，FPGA数据存储器202a对应于FPGA数据存储器92a。
以相同的方式，存储器203对应于存储器93，固件存储器203a对应于固件存储器93a，FPGA数据存储器203b对应于FPGA数据存储器93b。
以相同的方式，机械模块204-1、204-2、......对应于存款和取款部件94-1到传送部件94-6。以相同的方式，可选模块I/F 205-1、205-2对应于可选模块I/F 95-1、95-2。以相同的方式，可选模块206-1、206-2对应于可选模块96-1、96-2。
可选模块206-1的I/F 206-11对应于可选模块96-1的I/F 96-11，存储器206-12对应于存储器96-12。固件存储器206-12a对应于固件存储器96-12a，FPGA数据存储器206-12b对应于FPGA数据存储器96-12b。可选功能部件206-13对应于可选功能部件96-13。
(机械模块的功能添加和更新处理)
图8是示出根据第一实施方式的机械模块的功能添加和更新处理的示例的流程图。当纸币处理装置100通电并且机械单元200被激活时，根据第一实施方式的机械模块的功能添加和更新处理由执行存储在固件存储器203a中的固件的IPL的CPU 201执行。
首先，在步骤S11，CPU 201确定可选模块206-1、206-2是否连接到可选模块I/F205-1、205-2。如果CPU 201确定可选模块206-1、206-2连接到可选模块205-1、205-2(步骤S11中的“是”)，则处理进行到步骤S12。如果CPU 201确定可选模块206-1、206-2没有连接到可选模块I/F 205-1、205-2(步骤S11中的“否”)，则处理进行到步骤S15。
在步骤S12，CPU 201确定在步骤S11中被确定为要连接的可选模块是否包括存储固件和FPGA数据的存储器。如果CPU 201确定在步骤S11中被确定为要连接的可选模块包括存储固件和FPGA数据的存储器(在步骤S12为是)，则处理进行到步骤S13。如果CPU 201确定在步骤S11中被确定为要连接的可选模块不包括存储固件或FPGA数据的存储器(在步骤S12中为否)，则处理进行到步骤S15。
在步骤S13，CPU 201确定在步骤S12检测到的存储在可选模块的存储器中的FW和FPGA数据的版本是否比存储在主存储器(存储器203)中的FW和FPGA数据的版本新。在步骤S13，CPU 201将存储在存储器203中的FW和FPGA数据的版本状态信息与存储在步骤S11中被确定为要确定要连接的所有可选模块的存储器中的FW和FPGA的版本状态信息进行比较。
如果CPU 201确定在步骤S12中检测到的存储在可选模块的存储器中的FW和FPGA数据的版本比存储在主存储器中的FW和FPGA数据的版本新(步骤S13中为是)，则处理进行到步骤S14。如果CPU 201确定在步骤S12中检测到的存储在可选模块的存储器中的FW和FPGA数据的版本比存储在主存储器中的FW和FPGA数据的版本旧(步骤S13中为否)，则处理进行到步骤S15。
在步骤S14，CPU 201将在步骤S12检测到的存储在可选模块的存储器中的FW和FPGA数据加载到工作内存201b上。在步骤S15，CPU 201将存储在主存储器(存储器203)中的FW和FPGA数据加载到工作内存201b上。在步骤S14或步骤S15的处理之后，处理进行到步骤S16。
在步骤S16，CPU 201基于加载在工作内存201b上的FW配置机械单元控制器201a，并开始机械单元200的操作。
在步骤S13，CPU 201将存储在主存储器中的FW和FPGA数据的版本与存储在步骤S12中检测到的所有可选模块的存储器中的FW和FPGA数据的版本进行比较。CPU 201可以从已经进行比较以确定哪个FW和FPGA数据是最新版本的所有FW和FPGA数据中，将最新的FW加载到工作内存201b上，并将最新FPGA数据下载到FPGA数据存储器202a。另选地，CPU 201可以从已经进行比较以确定哪个FW和FPGA数据是最新版本的所有FW和FPGA数据中，将最新的FW加载到工作内存201b上，并将对应于该FW的FPGA数据下载到FPGA数据存储器202a。对应于FW的FPGA数据是存储在与FW相同的存储器中的FPGA数据。
根据上述第一实施方式，当机械单元200被激活时，存储在主存储器(存储器203)中的固件被加载到工作内存201b上。基于固件操作的CPU 201检查是否连接了可选模块。然后，CPU 201确定被确定要连接的可选模块是否包括存储固件和FPGA数据的存储器。如果可选模块包括存储器，则CPU 201从可选模块的存储器读取固件并将固件加载到工作内存201b上。CPU 201还从可选模块的存储器中读取FPGA数据，并将FPGA数据下载到FPGA数据存储器202a，然后基于FPGA数据配置FPGA202。
根据第一实施方式，通过仅将支持由可选模块提供的机械模块的附加功能和操作的最新FW和FPGA数据安装到可选模块，可以在增建可选模块时容易地添加新功能。这种构造允许纸币处理装置的初始开发，而不考虑将来可能添加的可选功能，从而实现快速开发。由于FW和FPGA数据是自动更新的，因此可以更灵活地添加在纸币处理装置的开发时不可预测的功能。
(第一实施方式的修改)
(1)机械单元中固件和FPGA数据的存储
在上述第一实施方式中，诸如纸币单元90之类的机械单元200包括主存储器93，并且将固件存储在固件存储器93a中，将FPGA数据存储在FPGA数据存储器93b中。然而，机械单元200的构造不限于此。机械单元200可以不包括主存储器203，并且该存储器可以仅被包括在机械模块204-1、204-2中，或者被包括在可选模块206-1、206-2中。在这种情况下，机械单元200通过使用存储在机械模块204-1、204-2或可选模块206-1、206-2中的固件和FPGA数据来配置FPGA，以控制连接到FPGA的可选模块和机械模块。
(2)机械模块的功能添加和更新处理的执行定时
在上述第一实施方式中，当纸币处理装置100通电并且机械单元200被激活时，执行机械模块的功能添加和更新处理。然而，功能添加和更新处理的执行定时不限于此。当纸币处理装置100运转并且可选模块206-1、206-2通过可选模块I/F 205-1、205-2新连接到机械单元200时，可以执行处理。
(3)要更新的目标
在上述第一实施方式中，固件和FPGA数据都被更新，但是要被更新的目标不限于此。要更新的目标可以是固件和FPGA数据之一。
(4)省略固件的版本与FPGA数据版本的比较
在第一实施方式中，将存储在可选模块206-1、206-2的存储器中的固件和FPGA数据的版本与存储在主存储器中的固件和FPGA数据的版本进行比较。然而，当新连接的可选模块206-1、206-2包括存储器时，可以省略版本的比较。在这种情况下，可以从存储器中读取固件并将其加载到CPU 201上，然后可以从存储器中读取FPGA数据以配置FPGA202。
(5)利用可选模块添加和更新现有机械模块的功能
在上述第一实施方式中，可选模块206-1包括可选功能部件206-13，但构造不限于此。换句话说，可选模块206-1可以不包括可选功能部件206-13，并且可以存储固件和FPGA数据以进行更新，即，向存储器206-12中的现有机械模块添加功能或修改其功能。该配置可以在机械模块204-1、204-2被连接的情况下向现有机械模块204-1、204-2添加功能或修改其功能。
(6)替换现有机械模块
在上述第一实施方式中，例如，诸如存款和取款部件94-1到传送部件94-6的现有机械模块可以经由类似于可选模块I/F 95-1、95-2的接口连接到FPGA92。在该结构中，现有机械模块可以用类似于可选模块96-1、96-2的机械模块来代替。在这点上，仅通过替换机械模块就可以自动更新固件和FPGA数据，并且对于现有功能，可以添加新功能或者可以容易地修改现有功能。
(7)使用固件更新器的机械模块的功能添加与更新处理
在上述第一实施方式中，存储在固件存储器93a、203a中的固件的IPL是能够执行图8所示的机械模块的功能添加和更新处理的IPL。然而，在纸币处理装置100的运送中，存储在固件存储器93a、203a中的固件的IPL可能无法支持图8所示的机械模块的功能添加和更新处理。在这点上，纸币处理装置100的CPU 10可以被配置为自动地或者根据更新指令通过使用存储在固件存储器20a中的更新器来更新存储在固件存储器93a、203a中的固件。CPU10可以仅更新存储在固件存储器93a、203a中的固件的IPL。这种构造允许不支持第一实施方式中描述的机械模块的功能添加和更新处理的纸币处理装置100支持根据第一实施方式的机械模块的功能添加和更新处理。
[第二实施方式]
(根据第二实施方式的纸币处理装置中的机械单元的一般构造)
在上述第一实施方式中，安装在机械单元200中的多个可选模块彼此并联连接到FPGA202。然而，可选模块的连接体系结构不限于此。安装在机械单元200中的可选模块可以串联连接到FPGA202。图9是示出根据第二实施方式的纸币处理装置中的机械单元的示例性一般构造的图。
与根据第一实施方式的机械单元200相比，根据第二实施方式的该机械单元200A包括一个可选模块I/F 207-1，而不是可选模块I/F 205-1，205-2。可选模块I/F 207-1连接到CPU 201以检测可选模块208-1、208-2的连接。
通过可选模块I/F 207-1连接的可选模块208-1包括第一I/F 208-11、存储器208-12、可选功能部件208-13和第二I/F 208-14。存储器208-12包括固件存储器208-12a和FPGA数据存储器208-12b。存储器208-12、固件存储器208-12a和FPGA数据存储器208-12b分别具有与存储器206-12、固件存储器206-12a和FPGA数据存储器206-12b相同的构造。可选功能部件208-13具有与可选功能部件206-13相同的构造。
第一I/F 208-11以与I/F单元206-11相同的方式与存储器208-12和可选功能部件208-13连接。此外，第一I/F 208-11与第二I/F 208-14连接。第二I/F 208-14与另一可选模块208-2连接。
换句话说，在第二实施方式中，可选模块208-1、208-2通过单个可选模块I/F 207-1串联连接到FPGA202。在第二实施方式中，以与第一实施方式中相同的方式执行检测可选模块208-1、208-2的连接，确定可选模块208-1、208-2是否包括存储器，以及从存储器读取固件和FPGA数据。
在根据第二实施方式的机械单元200A中，可选模块208-1、208-2串联连接。假如单个可选模块I/F-207-1可以增加要连接的可选模块的最大数量，因而可以灵活地增加可选模块的数量。
在根据本公开的纸张处理装置和在纸张处理装置中配置PLD的方法的范围内，可以修改、添加或省略上述实施方式中描述的元件的配置。以上实施方式仅出于说明目的而呈现，且描述中的方面和基于本领域的技术人员的知识而修改或改进的各种其它方面被包括在本发明中。
附图标记说明
100 纸币处理装置
1 纸币处理装置控制器
10 CPU
10a 通用控制器
20 存储器
20a 固件存储器
30 内存
40 通信I/F
50 显示面板
60 卡单元
70 存折单元
80 硬币单元
90 纸币单元
91 CPU
91a 纸币单元控制器
91b 工作内存
92 FPGA
92a FPGA数据存储器
93 存储器
93a 固件存储器
93b FPGA数据存储器
94-1 存款和取款部件
94-2 辨别部件
94-3 临时存储器
94-4 容纳部件
94-5 拒绝部件
94-6 传送部件
95-1、95-2 可选模块I/F
96-1、96-2 可选模块
96-11 I/F
96-12 存储器
96-12a 固件存储器
96-12b FPGA数据存储器
96-13 可选功能部件
200 机械单元
201 CPU
201a 机械单元控制器
201b 工作内存
202 FPGA
202a FPGA数据存储器
203 存储器
203a 固件存储器
203b FPGA数据存储器
204-1、204-2 机械模块
205-1、205-2 可选模块I/F
206-1、206-2 可选模块
206-11 I/F
206-12 存储器
206-12a 固件存储器
206-12b FPGA数据存储器
206-13 可选功能部件
200A 机械单元
207-1 可选模块I/F
208-1、208-2 可选模块
208-11 第一I/F
208-12 存储器
208-12a 固件存储器
208-12b FPGA数据存储器
208-13 可选功能部件
208-14 第二I/F
300 网络
310 主机
320 管理服务器

Claims (8)

1.一种纸张处理装置，该纸张处理装置包括：
多个机械单元，所述多个机械单元包括纸张处理单元，所述多个机械单元各自包括：
处理器，
可编程逻辑器件PLD，所述PLD由所述处理器控制，
第一机械模块，所述第一机械模块包括由所述PLD控制的第一机械元件，以及
接口，所述接口连接包括第二机械元件的第二机械模块，
其中，当所述处理器检测到所述第二机械模块经由所述接口的连接时，所述处理器从包括在所述第二机械模块中的第二存储器读取第二固件以将所述第二固件加载到所述处理器上，并且所述处理器从所述第二存储器读取第二数据以配置所述PLD，所述第二存储器存储所述处理器的第二固件和第二数据，所述第二固件被配置为控制所述第一机械元件和所述第二机械元件，所述第二数据用于配置被配置为控制所述第一机械元件和所述第二机械元件的PLD的逻辑电路。
2.根据权利要求1所述的纸张处理装置，该纸张处理装置还包括：
第一存储器，所述第一存储器存储：
所述处理器的第一固件，所述第一固件被配置为控制所述PLD和所述第一机械元件，以及
第一数据，所述第一数据用于配置被配置为控制所述第一机械元件的PLD的逻辑电路，
其中，当所述处理器检测到所述第二机械模块没有经由所述接口的连接时，或者当所述处理器检测到所述第二机械模块经由所述接口的连接但所述第二机械模块不包括所述第二存储器时，所述处理器从所述第一存储器读取所述第一固件以将所述第一固件加载到所述处理器上，并且从所述第一存储器读取所述第一数据以配置所述PLD。
3.根据权利要求2所述的纸张处理装置，其中，当所述第二机械模块包括所述第二存储器时，所述处理器确定所述第二固件和所述第二数据是否比所述第一固件和所述第一数据新，并且当所述第二固件和所述第二数据比所述第一固件和所述第一数据新时，所述处理器读取所述第二固件以将所述第二固件加载到所述处理器上并读取所述第二数据以配置所述PLD，并且当所述第一固件和所述第一数据比所述第二固件和所述第二数据新时，所述处理器读取所述第一固件以将所述第一固件加载到所述处理器上并读取所述第一数据以配置所述PLD。
4.根据权利要求1所述的纸张处理装置，其中，当所述处理器检测到多个第二机械模块经由所述接口的连接并且所述第二机械模块均包括所述第二存储器时，所述处理器读取存储在所述第二存储器中的所述第二固件中的最新的第二固件以将所述最新的第二固件加载到所述处理器上，并且读取存储在所述第二存储器中的所述第二数据中的最新的第二数据以配置所述PLD。
5.根据权利要求1所述的纸张处理装置，其中，
每个所述机械单元都包括多个接口，并且
所述第二机械模块包括经由所述接口彼此并联连接到所述PLD的多个第二机械模块。
6.根据权利要求1所述的纸张处理装置，其中，
每个所述机械单元都包括单个接口，并且
所述第二机械模块包括经由所述接口串联连接到所述PLD的多个第二机械模块。
7.根据权利要求1至6中任一项所述的纸张处理装置，该纸张处理装置还包括：
主处理器，所述主处理器被配置为控制所述多个机械单元；以及
存储器，所述存储器存储每个机械单元中包括的针对所述处理器的固件的更新器。
8.一种在纸张处理装置中配置可编程逻辑器件PLD的方法，所述纸张处理装置包括多个机械单元，所述多个机械单元包括纸张处理单元，所述多个机械单元中的每一个包括：
处理器，
可编程逻辑器件PLD，所述PLD由所述处理器控制，
第一机械模块，所述第一机械模块包括由所述PLD控制的第一机械元件，以及
接口，所述接口连接包括第二机械元件的第二机械模块，
其中，当所述处理器检测到所述第二机械模块经由所述接口的连接时，所述处理器从包括在所述第二机械模块中的第二存储器读取第二固件以将所述第二固件加载到所述处理器上，并且所述处理器从所述第二存储器读取第二数据以配置所述PLD，所述第二存储器存储所述处理器的第二固件和第二数据，所述第二固件被配置为控制所述第一机械元件和所述第二机械元件，所述第二数据用于配置被配置为控制所述第一机械元件和所述第二机械元件的PLD的逻辑电路。
CN201880088169.3A 2018-01-31 2018-01-31 纸张处理装置和纸张处理装置的pld配置方法 Pending CN111656416A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/003304 WO2019150516A1 (ja) 2018-01-31 2018-01-31 紙葉類取扱装置および紙葉類取扱装置におけるｐｌｄのコンフィギュレーション方法

Publications (1)

Publication Number Publication Date
CN111656416A true CN111656416A (zh) 2020-09-11

Family

ID=67478676

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880088169.3A Pending CN111656416A (zh) 2018-01-31 2018-01-31 纸张处理装置和纸张处理装置的pld配置方法

Country Status (4)

Country Link
US (1) US20200346475A1 (zh)
JP (1) JP6833074B2 (zh)
CN (1) CN111656416A (zh)
WO (1) WO2019150516A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113382942A (zh) * 2019-03-15 2021-09-10 富士通先端科技株式会社 纸张类收纳装置以及纸张类处理装置

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1054164A (zh) * 1989-11-09 1991-08-28 技术交易股份有限公司 具有用户友好计算机接口及增强的完整性功能部件的计算机和电话装置
JP2003167742A (ja) * 2001-12-03 2003-06-13 Matsushita Electric Ind Co Ltd ファームウエア更新システム及びファームウエア更新方法並びにファームウエア更新プログラム及び記録媒体
JP2003208313A (ja) * 2002-01-11 2003-07-25 Hitachi Ltd 自動取引システム
US6795215B1 (en) * 2000-05-23 2004-09-21 Silverbrook Research Pty Ltd Print engine/controller and printhead interface chip incorporating the engine/controller
CN101093446A (zh) * 2006-06-21 2007-12-26 鸿富锦精密工业（深圳）有限公司 操作系统引导装置、方法及其应用的电脑系统
CN101620577A (zh) * 2009-08-12 2010-01-06 广州广电运通金融电子股份有限公司 自动柜员机部件的自动化配置方法及系统
CN202058133U (zh) * 2011-05-13 2011-11-30 德明通讯(上海)有限公司 一种usb无盘驱动装置
CN102426529A (zh) * 2011-10-26 2012-04-25 中兴通讯股份有限公司 固件更新的方法、装置及系统
CN203350764U (zh) * 2011-11-21 2013-12-18 西门子公司 用于电子设备的设备扩展存储模块以及电子设备
CN105607922A (zh) * 2015-12-06 2016-05-25 江苏林洋能源股份有限公司 一种时钟免维护固件易升级的智能电能表及其升级方法
CN106325915A (zh) * 2015-07-01 2017-01-11 广达电脑股份有限公司 更新计算机固件的系统、方法与计算机可读取储存媒体
JP2017151749A (ja) * 2016-02-25 2017-08-31 富士通フロンテック株式会社 自動取引装置、自動取引装置における制御方法および自動取引システム
CN107465542A (zh) * 2017-08-01 2017-12-12 郑州云海信息技术有限公司 一种远程管理fpga的方法及系统

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10320209A (ja) * 1997-05-19 1998-12-04 Applics:Kk 汎用電子機器制御方法およびシステム
US7844367B2 (en) * 2003-12-23 2010-11-30 Rain Bird Corporation Code replacement for irrigation controllers
JP2008217464A (ja) * 2007-03-05 2008-09-18 Oki Electric Ind Co Ltd 自動取引システム
US9196108B2 (en) * 2013-06-21 2015-11-24 Kisan Electronics Co., Ltd. Apparatus and method of maintaining and repairing banknote validator using a network
CN105474278A (zh) * 2013-08-28 2016-04-06 富士通先端科技株式会社 纸页类交易装置
JP6555996B2 (ja) * 2015-09-16 2019-08-07 グローリー株式会社 貨幣管理システム及び貨幣管理方法
JP6953947B2 (ja) * 2017-09-22 2021-10-27 コニカミノルタ株式会社 情報処理装置、ファームウェア更新プログラム

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1054164A (zh) * 1989-11-09 1991-08-28 技术交易股份有限公司 具有用户友好计算机接口及增强的完整性功能部件的计算机和电话装置
US6795215B1 (en) * 2000-05-23 2004-09-21 Silverbrook Research Pty Ltd Print engine/controller and printhead interface chip incorporating the engine/controller
JP2003167742A (ja) * 2001-12-03 2003-06-13 Matsushita Electric Ind Co Ltd ファームウエア更新システム及びファームウエア更新方法並びにファームウエア更新プログラム及び記録媒体
JP2003208313A (ja) * 2002-01-11 2003-07-25 Hitachi Ltd 自動取引システム
CN101093446A (zh) * 2006-06-21 2007-12-26 鸿富锦精密工业（深圳）有限公司 操作系统引导装置、方法及其应用的电脑系统
CN101620577A (zh) * 2009-08-12 2010-01-06 广州广电运通金融电子股份有限公司 自动柜员机部件的自动化配置方法及系统
CN202058133U (zh) * 2011-05-13 2011-11-30 德明通讯(上海)有限公司 一种usb无盘驱动装置
CN102426529A (zh) * 2011-10-26 2012-04-25 中兴通讯股份有限公司 固件更新的方法、装置及系统
CN203350764U (zh) * 2011-11-21 2013-12-18 西门子公司 用于电子设备的设备扩展存储模块以及电子设备
CN106325915A (zh) * 2015-07-01 2017-01-11 广达电脑股份有限公司 更新计算机固件的系统、方法与计算机可读取储存媒体
CN105607922A (zh) * 2015-12-06 2016-05-25 江苏林洋能源股份有限公司 一种时钟免维护固件易升级的智能电能表及其升级方法
JP2017151749A (ja) * 2016-02-25 2017-08-31 富士通フロンテック株式会社 自動取引装置、自動取引装置における制御方法および自動取引システム
CN107465542A (zh) * 2017-08-01 2017-12-12 郑州云海信息技术有限公司 一种远程管理fpga的方法及系统

Also Published As

Publication number Publication date
JPWO2019150516A1 (ja) 2020-11-19
JP6833074B2 (ja) 2021-02-24
US20200346475A1 (en) 2020-11-05
WO2019150516A1 (ja) 2019-08-08

Similar Documents

Publication Publication Date Title
JP2003346221A (ja) 紙幣取扱装置およびａｔｍ
CN1187707C (zh) 现金自动交易系统
US20040245066A1 (en) Bill handling system and bill handling method
US20030116621A1 (en) Self-service terminal
EP3842972A1 (en) Valuable medium handling apparatus
JP2012242868A (ja) 紙葉類処理装置、および識別アルゴリズム更新プログラム
CN111656416A (zh) 纸张处理装置和纸张处理装置的pld配置方法
US9728027B2 (en) Banknote processing apparatus and banknote processing method
KR20120012116A (ko) 입금액 수정기능이 구비된 금융자동화기기 및 이를 이용한 금융 서비스 방법
JP5255458B2 (ja) 紙幣取引装置と紙幣取引システム
JP6810626B2 (ja) 現金処理システム
US20220012973A1 (en) Transaction device
JP6979310B2 (ja) 貨幣処理装置、貨幣処理システム及び貨幣処理方法
KR101965856B1 (ko) 금융 기기 및 그의 제어 방법
WO2019098061A1 (ja) 貨幣処理システム、貨幣処理装置、センター装置、および、貨幣処理装置における不正検出方法
KR101932192B1 (ko) 금융기기 및 그 제어방법
JP2010079694A (ja) 自動取引装置、自動取引システム、情報管理サーバおよび自動取引方法
JP6690303B2 (ja) 自動取引装置
JP2918318B2 (ja) 現金自動取引装置
KR101461790B1 (ko) 금융기기 모듈 동작 프로그램의 상태를 나타내는 장치 및 방법
US20210327197A1 (en) Sheet handling apparatus and sheet handling method
JP2024039931A (ja) 貨幣処理装置の管理方法、及び、貨幣処理装置
JP2017151671A (ja) 貨幣処理装置及び貨幣処理方法
JP4504002B2 (ja) 紙幣処理システム
AU2022311032A1 (en) Dual use of a recycling drum for recycling banknotes in regular operation and storing banknotes during feeding operation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200911