CN111650499A - 扫描链故障的诊断方法、装置、测试设备及存储介质 - Google Patents

扫描链故障的诊断方法、装置、测试设备及存储介质 Download PDF

Info

Publication number
CN111650499A
CN111650499A CN202010475927.6A CN202010475927A CN111650499A CN 111650499 A CN111650499 A CN 111650499A CN 202010475927 A CN202010475927 A CN 202010475927A CN 111650499 A CN111650499 A CN 111650499A
Authority
CN
China
Prior art keywords
test
data
scan chain
clock cycle
parameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010475927.6A
Other languages
English (en)
Other versions
CN111650499B (zh
Inventor
刘君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Oppo Mobile Telecommunications Corp Ltd
Original Assignee
Guangdong Oppo Mobile Telecommunications Corp Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Oppo Mobile Telecommunications Corp Ltd filed Critical Guangdong Oppo Mobile Telecommunications Corp Ltd
Priority to CN202010475927.6A priority Critical patent/CN111650499B/zh
Publication of CN111650499A publication Critical patent/CN111650499A/zh
Application granted granted Critical
Publication of CN111650499B publication Critical patent/CN111650499B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31702—Testing digital circuits including elements other than semiconductor transistors, e.g. biochips, nanofabrics, mems, chips with magnetic elements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31704—Design for test; Design verification
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318522—Test of Sequential circuits
    • G01R31/31853—Test of registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/333—Design for testability [DFT], e.g. scan chain or built-in self-test [BIST]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本申请实施例公开了一种扫描链故障的诊断方法、装置、测试设备及存储介质，属于芯片测试领域，在第i次测试中，在对测试数据的第1个测试时钟周期至第m‑1个测试时钟周期中采用第一测试参数，在对测试数据的第m个测试时钟周期至第2n个测试时钟周期中采用第二测试参数。在第i+1次测试中，在对测试数据的第1个测试时钟周期至第m个测试时钟周期中采用第一测试参数，在对测试数据的第m+1个测试时钟周期至第2n个测试时钟周期中采用第二测试参数。由于出现故障的数据移位元件在第一测试参数中出现异常且在第二测试参数中正常工作，因此本申请能够从包含出现故障的数据移位元件的目标扫描链中，确定出现故障的数据移位元件。

Description

扫描链故障的诊断方法、装置、测试设备及存储介质
技术领域
本申请实施例涉及芯片测试领域，特别涉及一种扫描链故障的诊断方法、装置、测试设备及存储介质。
背景技术
在芯片测试领域中，芯片的可测性设计大部分依赖于扫描链的测试。在通常的设计中，一个扫描链中可以串接上百个具有数据移位元件。
相关技术中，芯片中的扫描链的数量是巨大的。在一些设计场景中，一块芯片的扫描链的数量可以高达上千条。为了保障扫描链本身的正确可用，本领域技术人员通常采用测试软件对出现故障的扫描链进行定位，可以从一块芯片的上千条扫描链中确定出现故障的扫描链。
发明内容
本申请实施例提供了一种扫描链故障的诊断方法、装置、测试设备及存储介质。所述技术方案如下：
根据本申请的一方面内容，提供了一种扫描链故障的诊断方法，所述方法包括：
将测试数据移入目标扫描链，执行第i次测试，所述目标扫描链包括n个数据移位元件，所述数据移位元件用于将所述测试数据移动至下一个所述数据移位元件中，i为正整数；
在对所述测试数据的第1个测试时钟周期至第m-1个测试时钟周期中采用第一测试参数，在对所述测试数据的第m个测试时钟周期至第2n个测试时钟周期中采用第二测试参数，记录测试结果，所述第一测试参数高于所述第二测试参数，出现故障的所述数据移位元件在所述第一测试参数中出现异常且在所述第二测试参数中正常工作，m为大于1的正整数；
将所述测试数据移入所述目标扫描链，执行第i+1次测试；
在对所述测试数据的第1个测试时钟周期至第m个测试时钟周期中采用所述第一测试参数，在对所述测试数据的第m+1个测试时钟周期至第2n个测试时钟周期中采用第二测试参数，记录测试结果；
若所述第i次测试的测试结果通过且所述第i+1次测试的测试结果不通过，则诊断所述目标扫描链中的第m个所述数据移位元件出现故障。
根据本申请的另一方面内容，提供了一种扫描链故障的诊断装置，所述装置包括：
第一测试模块，用于将测试数据移入目标扫描链，执行第i次测试，所述目标扫描链包括n个数据移位元件，所述数据移位元件用于将所述测试数据移动至下一个所述数据移位元件中，i为正整数；
第一记录模块，用于在对所述测试数据的第1个测试时钟周期至第m-1个测试时钟周期中采用第一测试参数，在对所述测试数据的第m个测试时钟周期至第2n个测试时钟周期中采用第二测试参数，记录测试结果，所述第一测试参数高于所述第二测试参数，出现故障的所述数据移位元件在所述第一测试参数中出现异常且在所述第二测试参数中正常工作，m为大于1的正整数；
第二测试模块，用于将所述测试数据移入所述目标扫描链，执行第i+1次测试；
第二记录模块，用于在对所述测试数据的第1个测试时钟周期至第m个测试时钟周期中采用所述第一测试参数，在对所述测试数据的第m+1个测试时钟周期至第2n个测试时钟周期中采用第二测试参数，记录测试结果；
故障诊断模块，用于若所述第i次测试的测试结果通过且所述第i+1次测试的测试结果不通过，则诊断所述目标扫描链中的第m个所述数据移位元件出现故障。
根据本申请的另一方面内容，提供了一种测试设备，所述测试设备包括处理器和存储器，所述存储器中存储有至少一条指令，所述指令由所述处理器加载并执行以实现如本申请实施提供的扫描链故障的诊断方法。
根据本申请的另一方面内容，提供了一种计算机可读存储介质，所述存储介质中存储有至少一条指令，所述指令由处理器加载并执行以实现如本申请实施提供的扫描链故障的诊断方法。
本申请实施例提供的技术方案带来的有益效果可以包括：
本申请提供了一种扫描链故障的诊断方法，能够将测试数据移入目标扫描链，分别执行第i次测试和第i+1次测试，获得两次此时的测试结果，若第i次测试通过且第i+1次测试的测试结果不通过，则诊断目标扫描链中的第m个数据移位元件出现故障。其中，在第i次测试中，在对测试数据的第1个测试时钟周期至第m-1个测试时钟周期中采用第一测试参数，在对测试数据的第m个测试时钟周期至第2n个测试时钟周期中采用第二测试参数。在第i+1次测试中，在对测试数据的第1个测试时钟周期至第m个测试时钟周期中采用第一测试参数，在对测试数据的第m+1个测试时钟周期至第2n个测试时钟周期中采用第二测试参数。由于出现故障的数据移位元件在第一测试参数中出现异常且在第二测试参数中正常工作，因此，通过本申请设计的测试方案，能够从包含出现故障的数据移位元件的目标扫描链中，确定出现故障的数据移位元件。
附图说明
为了更清楚地介绍本申请实施例中的技术方案，下面将对本申请实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1是本申请一个示例性实施例提供的测试设备的结构框图；
图2是本申请一个示例性实施例提供的一种扫描链故障的诊断方法的流程图；
图3是本申请另一个示例性实施例提供的另一种扫描链故障的诊断方法流程图；
图4是基于图3所示实施例提供的一种测试过程的示意图；
图5是本申请另一个示例性实施例提供的一种扫描链故障的诊断方法流程图；
图6是本申请一个示例性实施例提供的扫描链故障的诊断装置的结构框图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。
下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
在本申请的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。此外，在本申请的描述中，除非另有说明，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。
随着现代微电子技术的快速发展，集成在芯片中的电子元件的数量，也呈现出爆炸性的增长。为了保证芯片在量产中的质量，测试人员需要在芯片中部署用于对芯片进行测试的扫描链。在一种可能的实现方式中，扫描链是通过n个数据移位元件串接而成的电路结构。例如，当n等于100时，该扫描链是100个数据移位元件从前到后串接而成的。测试数据移出的一端的第一个数据移位元件为第1个数据移位元件，测试数据移入的一端的第一个数据移位元件为第n个数据移位元件。
在相关技术中，测试人员能够在扫描链出现故障时，从芯片中的数量众多的扫描链中确定出出现故障的扫描链。然而，现有技术中并不能从出现故障的扫描链中确定具体出现故障的数据移位元件。
本申请实施例提供一种能够从出现故障的扫描链中确定出具体出现故障的数据移位元件的方法，详情可参见下述介绍。
为了本申请实施例所示方案易于理解，下面对本申请实施例中出现的若干名词进行介绍。
数据移位元件：具有在一个测试周期内将自身中的数据传递到下一个串接的数据移位元件的功能。例如，测试数据为101010，若现在有3个数据移位元件串接。在第一个测试周期内，测试数据从第3位的数据移位元件的输入端输入到第3位数据移位元件。在第二个测试周期内，测试数据从第3位数据移位元件的输出端，输入到第2位数据移位元件中。在第三个测试周期中，测试数据从第2位数据移位元件的输出端输入到第1位数据移位元件中。在该示意性实施例中，第1位数据移位元件是第2位数据移位元件的下一个数据移位元件。
可选地，数据移位元件可以能够提供数据移位功能的电子元件，也可以是移位寄存器。
目标扫描链：在本申请中用于指示出现故障的扫描链。一种可能的方式中，该目标扫描链中出现故障的数据移位元件是一个。在另一种可能的方式中，该目标扫描链中出现故障的数据移位元件是一个以上的元件。
示意性的，目标扫描链包括n个数据移位元件。在目标扫描链中，测试数据从第n个数据移位元件输入目标扫描链，从第1个数据移位元件输出目标扫描链。
示例性地，本申请实施例所示的扫描链故障的诊断方法，可以应用在测试设备中，该测试设备具备显示屏且具备扫描链故障的诊断功能。测试设备可以包括终端、工业电脑、平板电脑、膝上型电脑、台式电脑、电脑一体机、服务器或工作站。
请参见图1，图1是本申请一个示例性实施例提供的测试设备的结构框图，如图1所示，该测试设备包括处理器120和存储器140，所述存储器140中存储有至少一条指令，所述指令由所述处理器120加载并执行以实现如本申请各个方法实施例所述的扫描链故障的诊断方法。
在本申请中，测试设备100是具备扫描链故障的诊断功能的电子设备。当测试设备100将测试数据移入目标扫描链时，测试设备100能够执行第i次测试，所述目标扫描链包括n个数据移位元件，所述数据移位元件用于将所述测试数据移动至下一个所述数据移位元件中，i为正整数；在对所述测试数据的第1个测试时钟周期至第m-1个测试时钟周期中采用第一测试参数，在对所述测试数据的第m个测试时钟周期至第2n个测试时钟周期中采用第二测试参数，记录测试结果，所述第一测试参数高于所述第二测试参数，出现故障的所述数据移位元件在所述第一测试参数中出现异常且在所述第二测试参数中正常工作，m为大于1的正整数；将所述测试数据移入所述目标扫描链，执行第i+1次测试；在对所述测试数据的第1个测试时钟周期至第m个测试时钟周期中采用所述第一测试参数，在对所述测试数据的第m+1个测试时钟周期至第2n个测试时钟周期中采用第二测试参数，记录测试结果；若所述第i次测试的测试结果通过且所述第i+1次测试的测试结果不通过，则诊断所述目标扫描链中的第m个所述数据移位元件出现故障。
处理器120可以包括一个或者多个处理核心。处理器120利用各种接口和线路连接整个测试设备100内的各个部分，通过运行或执行存储在存储器140内的指令、程序、代码集或指令集，以及调用存储在存储器140内的数据，执行测试设备100的各种功能和处理数据。可选的，处理器120可以采用数字信号处理(Digital Signal Processing，DSP)、现场可编程门阵列(Field－Programmable Gate Array，FPGA)、可编程逻辑阵列(ProgrammableLogic Array，PLA)中的至少一种硬件形式来实现。处理器120可集成中央处理器(CentralProcessing Unit，CPU)、图像处理器(Graphics Processing Unit，GPU)和调制解调器等中的一种或几种的组合。其中，CPU主要处理操作系统、用户界面和应用程序等；GPU用于负责显示屏所需要显示的内容的渲染和绘制；调制解调器用于处理无线通信。可以理解的是，上述调制解调器也可以不集成到处理器120中，单独通过一块芯片进行实现。
存储器140可以包括随机存储器(Random Access Memory，RAM)，也可以包括只读存储器(Read-Only Memory，ROM)。可选的，该存储器140包括非瞬时性计算机可读介质(non-transitory computer-readable storage medium)。存储器140可用于存储指令、程序、代码、代码集或指令集。存储器140可包括存储程序区和存储数据区，其中，存储程序区可存储用于实现操作系统的指令、用于至少一个功能的指令(比如触控功能、声音播放功能、图像播放功能等)、用于实现下述各个方法实施例的指令等；存储数据区可存储下面各个方法实施例中涉及到的数据等。
请参考图2，图2是本申请一个示例性实施例提供的扫描链故障的诊断方法的流程图。该扫描链故障的诊断方法可以应用在上述所示的测试设备中。在图2中，扫描链故障的诊断方法包括：
步骤210，将测试数据移入目标扫描链，执行第i次测试，目标扫描链包括n个数据移位元件，数据移位元件用于将测试数据移动至下一个数据移位元件中，i为正整数。
在本申请实施例中，测试设备能够单独针对目标扫描链进行测试。需要说明的是，通过目标扫描链对芯片其它电路元件进行测试时，可以包括移入阶段、捕获阶段和移出阶段。其中，每一个阶段均可能出现故障。为了确定目标扫描链是否在移入阶段和/或移出阶段出现故障，本申请设计了一种将测试数据移入目标扫描链进行测试的方法。在该方法中，测试设备可以使用同样的测试数据对目标扫描链进行多次测试。其中，测试设备可以执行第i次测试，详情介绍如下。
步骤220，在对测试数据的第1个测试时钟周期至第m-1个测试时钟周期中采用第一测试参数，在对测试数据的第m个测试时钟周期至第2n个测试时钟周期中采用第二测试参数，记录测试结果，第一测试参数高于第二测试参数，出现故障的数据移位元件在第一测试参数中出现异常且在第二测试参数中正常工作，m为大于1的正整数。
在本申请中，测试设备在第i次测试中，在第1个测试时钟周期至第m-1个测试时钟周期中采用第一测试参数，在对测试数据的第m个测试时钟周期至第2n个测试时钟周期中采用第二测试参数。需要说明的是，出现故障的数据移位元件在第一测试参数中出现异常且在第二测试参数中正常工作。
由于在第i次测试中采用了不同测试周期采用不同的测试参数的方式，使得第i次测试可能通过也可能不通过。若第i次测试通过，则出现故障的数据移位元件存在于第1个数据移位元件至第m个数据移位元件。若第i次测试不通过，则出现故障的数据移位元件存在于目标扫描链中其它的数据移位元件中。
步骤230，将测试数据移入目标扫描链，执行第i+1次测试。
在本申请实施例中，测试设备能够使用相同的测试数据，在对目标扫描链执行第i+1次的测试。测试过程请参见步骤240。
步骤240，在对测试数据的第1个测试时钟周期至第m个测试时钟周期中采用第一测试参数，在对测试数据的第m+1个测试时钟周期至第2n个测试时钟周期中采用第二测试参数，记录测试结果。
在本申请中，测试设备将采用第一测试参数的测试周期增加1个。在该第i+1次测试中，第m个数据移位元件不再采用第二测试参数进行工作，而是采用第一测试参数进行工作。测试设备在该场景下，记录目标测试链经过第一测试参数得到的测试结果。
步骤250，若第i次测试的测试结果通过且第i+1次测试的测试结果不通过，则诊断目标扫描链中的第m个数据移位元件出现故障。
在一种可能的实现方式中，测试设备能够对第i次测试的测试结果和第i+1次测试的测试结果进行分析。若第i次测试的测试结果通过，则说明出现故障的数据移位元件存在于第1个数据移位元件至第m个数据移位元件中。若第i+1次测试的测试结果不通过，则说明出现故障的数据移位元件存在于第m个数据移位元件至第n个数据移位元件中，综合上述条件可知，在目标扫描链中，出现故障的数据移位元件是第m位数据移位元件。
可选地，在一种应用方式中，数据移位元件是移位寄存器。
可选地，为了让P(m)测试向量定位效率更高，可以尽量避免连续的测试时钟周期移位相同的0或1。
可选地，为了高效定位时序违例的扫描寄存器，可以配合其它扫描链测试向量排除没有问题的扫描寄存器，进而节省测试向量，实现高效定位。
综上所述，本实施例提供的扫描链故障的诊断方法，能够将测试数据移入目标扫描链，分别执行第i次测试和第i+1次测试，获得两次此时的测试结果，若第i次测试通过且第i+1次测试的测试结果不通过，则诊断目标扫描链中的第m个数据移位元件出现故障。其中，在第i次测试中，在对测试数据的第1个测试时钟周期至第m-1个测试时钟周期中采用第一测试参数，在对测试数据的第m个测试时钟周期至第2n个测试时钟周期中采用第二测试参数。在第i+1次测试中，在对测试数据的第1个测试时钟周期至第m个测试时钟周期中采用第一测试参数，在对测试数据的第m+1个测试时钟周期至第2n个测试时钟周期中采用第二测试参数。由于出现故障的数据移位元件在第一测试参数中出现异常且在第二测试参数中正常工作，因此，通过本申请设计的测试方案，能够从包含出现故障的数据移位元件的目标扫描链中，确定出现故障的数据移位元件。
基于图2所示实施例提供的方法，第一测试参数和所述第二测试参数是作用于所述数据移位元件上的电压，所述第m个移位寄存器出现保持时间(hold timing)违例的故障。测试设备能够确定出具体出现保持时间违例的数据移位元件的位置。具体请参见图3所示实施例的介绍。
请参见图3，图3是本申请另一个示例性实施例提供的扫描链故障的诊断方法流程图。该扫描链故障的诊断方法可以应用在上述所示的测试设备中。在图3中，该扫描链故障的诊断方法包括：
步骤310，将测试数据移入目标扫描链，执行第i次测试。
在本申请实施例中，步骤210的执行过程和步骤210的执行过程相同，此处不再赘述。
步骤321，在对测试数据的第1个测试时钟周期至第m-1个测试时钟周期中采用第一测试电压，在对测试数据的第m个测试时钟周期至第2n个测试时钟周期中采用第二测试电压，记录测试结果。
其中，第一测试电压高于第二测试电压。示意性的，出现故障的数据移位元件在第一测试电压中出现异常且在第二测试电压中正常工作，m为大于1的正整数。
步骤322，将测试数据移入目标扫描链，执行第i+1次测试。
步骤323，在对测试数据的第1个测试时钟周期至第m个测试时钟周期中采用第一测试电压，在对测试数据的第m+1个测试时钟周期至第2n个测试时钟周期中采用第二测试电压，记录测试结果。
步骤330，若第i次测试的测试结果通过且第i+1次测试的测试结果不通过，则诊断目标扫描链中的第m个数据移位元件出现故障。
示意性的，数据移位元件可以是移位寄存器。
可选地，测试结果通过用于指示测试数据经过目标扫描链后的输出数据和预设数据相等，测试结果不通过用于指示测试数据经过目标扫描链后的输出数据和预设数据不等。例如，若测试数据是101010且预设数据是010101，当输出数据是010101，则本次测试通过；当输出数据不是010101，则本次测试不通过。
可选地，若第i次测试的测试结果通过且第i+1次测试的测试结果通过，则诊断出现故障的移位寄存器位于第m+1个移位寄存器至第n个移位寄存器中。若出现该情况，测试设备可以在新确定出的故障范围内进一步确定出现故障的移位寄存器。
可选地，若第i次测试的测试结果不通过且第i+1次测试的测试结果不通过，则诊断出现故障的移位寄存器位于第1个移位寄存器至第m-1个移位寄存器中。若出现该情况，测试设备可以在新确定出的故障范围内进一步确定出现故障的移位寄存器。
请参见图4，图4是基于图3所示实施例提供的一种测试过程的示意图。在图4中，包括第i次测试410和第i+1次测试420。在第i次测试410中，测试数据P(m)从第n个数据移位元件401输入到目标扫描链中，从第1位数据移位元件402中输出，测试数据P(m)所占的周期为2n，数据移位元件在一个测试周期中将测试数据传递到下一个数据移位元件中。在图4所示的目标扫描链中，指定的数据移位元件的右侧的数据移位元件是下一个数据移位元件。需要说明的是，在测试中若将第一测试电压降低为第二测试电压，需要测试设备经过一定的稳定时间。示意性的，在对所述测试数据的第1个测试时钟周期至第m-1个测试时钟周期中采用第一测试电压4A，在对所述测试数据的第m个测试时钟周期至第2n个测试时钟周期中采用第二测试电压4B，4A高于4B，记录测试结果。其中，出故障的数据移位元件403是待被诊断出的电子元件。若第i次测试410的测试结果通过，则说明出故障的数据移位元件在第n个数据移位元件401到数据移位元件403中。
相应的，在第i+1次测试420中，测试数据P(m+1)从第n个数据移位元件401输入到目标扫描链中，从第1位数据移位元件402中输出，测试数据P(m)所占的周期为2n，数据移位元件在一个测试周期中将测试数据传递到下一个数据移位元件中。示意性的，在对所述测试数据的第1个测试时钟周期至第m个测试时钟周期中采用所述第一测试电压4A，在对所述测试数据的第m+1个测试时钟周期至第2n个测试时钟周期中采用第二测试电压4B，记录测试结果。若第i+1次测试420的测试结果不通过，则说明出故障的数据移位元件在数据移位元件403到数据移位元件401中。其中的原理是，出现故障的所述数据移位元件在所述第一测试电压4A中出现异常且在所述第二测试电压4B中正常工作。
综上所述，本实施例能够通过2次测试分别确定出目标扫描链中出现故障的数据移位元件的区间，两个区间的交集，也即第m个数据移位元件是目标扫描链中出现故障的数据移位元件。在目标扫描链中出现保持时间违例的故障时，测试设备能够通过相邻的2次测试，确定出指定位置的数据移位元件是否出现移入和/或移出过程中的保持时间违例的故障，进而提高了准确确定出现保持时间违例的数据移位元件的能力。
基于图2所示实施例提供的方法，第一测试参数和所述第二测试参数是测试频率，所述第m个移位寄存器出现建立时间(setup timing)违例的故障。测试设备能够确定出具体出现建立时间违例的的数据移位元件的位置。具体请参见图5所示实施例的介绍。
请参见图5，图5是本申请另一个示例性实施例提供的一种扫描链故障的诊断方法流程图。该扫描链故障的诊断方法可以应用在上述所示的测试设备中。在图5中，该扫描链故障的诊断方法包括：
步骤510，将测试数据移入目标扫描链，执行第i次测试。
在本申请实施例中，步骤510的执行过程和步骤210的执行过程相同，此处不再赘述。
步骤521，在对测试数据的第1个测试时钟周期至第m-1个测试时钟周期中采用第一测试频率，在对测试数据的第m个测试时钟周期至第2n个测试时钟周期中采用第二测试频率，记录测试结果。
其中，第一测试频率高于第二测试频率。示意性的，出现故障的数据移位元件在第一测试频率中出现异常且在第二测试频率中正常工作，m为大于1的正整数。
步骤522，将测试数据移入目标扫描链，执行第i+1次测试。
步骤523，在对测试数据的第1个测试时钟周期至第m个测试时钟周期中采用第一测试频率，在对测试数据的第m+1个测试时钟周期至第2n个测试时钟周期中采用第二测试频率，记录测试结果。
步骤530，若第i次测试的测试结果通过且第i+1次测试的测试结果不通过，则诊断目标扫描链中的第m个数据移位元件出现故障。
示意性的，数据移位元件可以是移位寄存器。
综上所述，本实施例能够通过2次测试分别确定出目标扫描链中出现故障的数据移位元件的区间，两个区间的交集，也即第m个数据移位元件是目标扫描链中出现故障的数据移位元件。在目标扫描链中出现建立时间违例的故障时，测试设备能够通过相邻的2次测试，确定出指定位置的数据移位元件是否出现移入和/或移出过程中的保持时间违例的故障，进而提高了准确确定出现建立时间违例的数据移位元件的能力。
下述为本申请装置实施例，可以用于执行本申请方法实施例。对于本申请装置实施例中未披露的细节，请参照本申请方法实施例。
请参考图6，图6是本申请一个示例性实施例提供的扫描链故障的诊断装置的结构框图。该扫描链故障的诊断装置可以通过软件、硬件或者两者的结合实现成为测试设备的全部或一部分。该装置包括：
第一测试模块610，用于将测试数据移入目标扫描链，执行第i次测试，所述目标扫描链包括n个数据移位元件，所述数据移位元件用于将所述测试数据移动至下一个所述数据移位元件中，i为正整数；
第一记录模块620，用于在对所述测试数据的第1个测试时钟周期至第m-1个测试时钟周期中采用第一测试参数，在对所述测试数据的第m个测试时钟周期至第2n个测试时钟周期中采用第二测试参数，记录测试结果，所述第一测试参数高于所述第二测试参数，出现故障的所述数据移位元件在所述第一测试参数中出现异常且在所述第二测试参数中正常工作，m为大于1的正整数；
第二测试模块630，用于将所述测试数据移入所述目标扫描链，执行第i+1次测试；
第二记录模块640，用于在对所述测试数据的第1个测试时钟周期至第m个测试时钟周期中采用所述第一测试参数，在对所述测试数据的第m+1个测试时钟周期至第2n个测试时钟周期中采用第二测试参数，记录测试结果；
故障诊断模块650，用于若所述第i次测试的测试结果通过且所述第i+1次测试的测试结果不通过，则诊断所述目标扫描链中的第m个所述数据移位元件出现故障。
在一个可选的实施例中，所述装置涉及的所述数据移位元件是移位寄存器。
在一个可选的实施例中，所述装置涉及的所述第一测试参数和所述第二测试参数是作用于所述数据移位元件上的电压，所述第m个移位寄存器出现保持时间违例的故障。
在一个可选的实施例中，所述装置涉及的所述第一测试参数和所述第二测试参数是测试频率，所述第m个移位寄存器出现建立时间违例的故障。
在一个可选的实施例中，所述装置涉及的所述测试结果通过用于指示所述测试数据经过所述目标扫描链后的输出数据和预设数据相等，所述测试结果不通过用于指示所述测试数据经过所述目标扫描链后的输出数据和预设数据不等。
在一个可选的实施例中，所述装置还包括第一区间确定模块，用于若所述第i次测试的测试结果通过且所述第i+1次测试的测试结果通过，则诊断出现故障的移位寄存器位于第m+1个所述移位寄存器至第n个所述移位寄存器中。
在一个可选的实施例中，所述装置还包括第二区间确定模块，用于若所述第i次测试的测试结果不通过且所述第i+1次测试的测试结果不通过，则诊断出现故障的移位寄存器位于第1个所述移位寄存器至第m-1个所述移位寄存器中。
综上所述，本实施例提供的扫描链故障的诊断装置，能够将测试数据移入目标扫描链，分别执行第i次测试和第i+1次测试，获得两次此时的测试结果，若第i次测试通过且第i+1次测试的测试结果不通过，则诊断目标扫描链中的第m个数据移位元件出现故障。其中，在第i次测试中，在对测试数据的第1个测试时钟周期至第m-1个测试时钟周期中采用第一测试参数，在对测试数据的第m个测试时钟周期至第2n个测试时钟周期中采用第二测试参数。在第i+1次测试中，在对测试数据的第1个测试时钟周期至第m个测试时钟周期中采用第一测试参数，在对测试数据的第m+1个测试时钟周期至第2n个测试时钟周期中采用第二测试参数。由于出现故障的数据移位元件在第一测试参数中出现异常且在第二测试参数中正常工作，因此，通过本申请设计的测试方案，能够从包含出现故障的数据移位元件的目标扫描链中，确定出现故障的数据移位元件。
本申请实施例还提供了一种计算机可读介质，该计算机可读介质存储有至少一条指令，所述至少一条指令由所述处理器加载并执行以实现如上各个实施例所述的扫描链故障的诊断方法。
需要说明的是：上述实施例提供的扫描链故障的诊断装置在执行扫描链故障的诊断方法时，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将设备的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。另外，上述实施例提供的扫描链故障的诊断装置与扫描链故障的诊断方法实施例属于同一构思，其具体实现过程详见方法实施例，这里不再赘述。
上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
以上所述仅为本申请的能够实现的示例性的实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种扫描链故障的诊断方法，其特征在于，所述方法包括：
将测试数据移入目标扫描链，执行第i次测试，所述目标扫描链包括n个数据移位元件，所述数据移位元件用于将所述测试数据移动至下一个所述数据移位元件中，i为正整数；
在对所述测试数据的第1个测试时钟周期至第m-1个测试时钟周期中采用第一测试参数，在对所述测试数据的第m个测试时钟周期至第2n个测试时钟周期中采用第二测试参数，记录测试结果，所述第一测试参数高于所述第二测试参数，出现故障的所述数据移位元件在所述第一测试参数中出现异常且在所述第二测试参数中正常工作，m为大于1的正整数；
将所述测试数据移入所述目标扫描链，执行第i+1次测试；
在对所述测试数据的第1个测试时钟周期至第m个测试时钟周期中采用所述第一测试参数，在对所述测试数据的第m+1个测试时钟周期至第2n个测试时钟周期中采用第二测试参数，记录测试结果；
若所述第i次测试的测试结果通过且所述第i+1次测试的测试结果不通过，则诊断所述目标扫描链中的第m个所述数据移位元件出现故障。
2.根据权利要求1所述的方法，其特征在于，所述数据移位元件是移位寄存器。
3.根据权利要求2所述的方法，其特征在于，所述第一测试参数和所述第二测试参数是作用于所述数据移位元件上的电压，所述第m个移位寄存器出现保持时间违例的故障。
4.根据权利要求2所述的方法，其特征在于，所述第一测试参数和所述第二测试参数是测试频率，所述第m个移位寄存器出现建立时间违例的故障。
5.根据权利要求2所述的方法，其特征在于，所述测试结果通过用于指示所述测试数据经过所述目标扫描链后的输出数据和预设数据相等，所述测试结果不通过用于指示所述测试数据经过所述目标扫描链后的输出数据和预设数据不等。
6.根据权利要求1至5任一所述的方法，其特征在于，若所述第i次测试的测试结果通过且所述第i+1次测试的测试结果通过，则诊断出现故障的移位寄存器位于第m+1个所述移位寄存器至第n个所述移位寄存器中。
7.根据权利要求1至5任一所述的方法，其特征在于，若所述第i次测试的测试结果不通过且所述第i+1次测试的测试结果不通过，则诊断出现故障的移位寄存器位于第1个所述移位寄存器至第m-1个所述移位寄存器中。
8.一种扫描链故障的诊断装置，其特征在于，所述装置包括：
第一测试模块，用于将测试数据移入目标扫描链，执行第i次测试，所述目标扫描链包括n个数据移位元件，所述数据移位元件用于将所述测试数据移动至下一个所述数据移位元件中，i为正整数；
第一记录模块，用于在对所述测试数据的第1个测试时钟周期至第m-1个测试时钟周期中采用第一测试参数，在对所述测试数据的第m个测试时钟周期至第2n个测试时钟周期中采用第二测试参数，记录测试结果，所述第一测试参数高于所述第二测试参数，出现故障的所述数据移位元件在所述第一测试参数中出现异常且在所述第二测试参数中正常工作，m为大于1的正整数；
第二测试模块，用于将所述测试数据移入所述目标扫描链，执行第i+1次测试；
第二记录模块，用于在对所述测试数据的第1个测试时钟周期至第m个测试时钟周期中采用所述第一测试参数，在对所述测试数据的第m+1个测试时钟周期至第2n个测试时钟周期中采用第二测试参数，记录测试结果；
故障诊断模块，用于若所述第i次测试的测试结果通过且所述第i+1次测试的测试结果不通过，则诊断所述目标扫描链中的第m个所述数据移位元件出现故障。
9.一种测试设备，其特征在于，所述测试设备包括处理器、和与所述处理器相连的存储器，以及存储在所述存储器上的程序指令，所述处理器执行所述程序指令时实现如权利要求1至7任一所述的扫描链故障的诊断方法。
10.一种计算机可读存储介质，所述存储介质中存储有程序指令，其特征在于，所述程序指令被处理器执行时实现如权利要求1至7任一所述的扫描链故障的诊断方法。
CN202010475927.6A 2020-05-29 2020-05-29 扫描链故障的诊断方法、装置、测试设备及存储介质 Active CN111650499B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010475927.6A CN111650499B (zh) 2020-05-29 2020-05-29 扫描链故障的诊断方法、装置、测试设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010475927.6A CN111650499B (zh) 2020-05-29 2020-05-29 扫描链故障的诊断方法、装置、测试设备及存储介质

Publications (2)

Publication Number Publication Date
CN111650499A true CN111650499A (zh) 2020-09-11
CN111650499B CN111650499B (zh) 2022-08-16

Family

ID=72346942

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010475927.6A Active CN111650499B (zh) 2020-05-29 2020-05-29 扫描链故障的诊断方法、装置、测试设备及存储介质

Country Status (1)

Country Link
CN (1) CN111650499B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116106729A (zh) * 2023-02-10 2023-05-12 无锡玖熠半导体科技有限公司 基于代价损失因子的扫描链及组合逻辑故障诊断方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080215943A1 (en) * 2007-03-04 2008-09-04 Ruifeng Guo Generating test sets for diagnosing scan chain failures
CN101320078A (zh) * 2008-07-04 2008-12-10 中国科学院计算技术研究所 一种扫描链故障诊断系统、方法及诊断向量生成装置
CN101911491A (zh) * 2007-10-31 2010-12-08 惠瑞捷（新加坡）私人有限公司 用于分析扫描链和确定扫描链中的保持时间故障的数目或位置的方法
CN109444716A (zh) * 2018-11-27 2019-03-08 中科曙光信息产业成都有限公司 一种具有定位功能的扫描测试结构及方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080215943A1 (en) * 2007-03-04 2008-09-04 Ruifeng Guo Generating test sets for diagnosing scan chain failures
CN101911491A (zh) * 2007-10-31 2010-12-08 惠瑞捷（新加坡）私人有限公司 用于分析扫描链和确定扫描链中的保持时间故障的数目或位置的方法
CN101320078A (zh) * 2008-07-04 2008-12-10 中国科学院计算技术研究所 一种扫描链故障诊断系统、方法及诊断向量生成装置
CN109444716A (zh) * 2018-11-27 2019-03-08 中科曙光信息产业成都有限公司 一种具有定位功能的扫描测试结构及方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
MINGJING CHEN 等: "On Diagnosis of Timing Failures in Scan Architecture", 《IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS》 *
王飞 等: "扫描链故障确定性诊断向量生成算法", 《计算机辅助设计与图形学学报》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116106729A (zh) * 2023-02-10 2023-05-12 无锡玖熠半导体科技有限公司 基于代价损失因子的扫描链及组合逻辑故障诊断方法
CN116106729B (zh) * 2023-02-10 2024-06-07 无锡玖熠半导体科技有限公司 基于代价损失因子的扫描链及组合逻辑故障诊断方法

Also Published As

Publication number Publication date
CN111650499B (zh) 2022-08-16

Similar Documents

Publication Publication Date Title
US5717695A (en) Output pin for selectively outputting one of a plurality of signals internal to a semiconductor chip according to a programmable register for diagnostics
US7505862B2 (en) Apparatus and method for testing electronic systems
JP3893238B2 (ja) 半導体記憶装置の不良解析装置
US6961885B2 (en) System and method for testing video devices using a test fixture
US10509072B2 (en) Test application time reduction using capture-per-cycle test points
US10768231B2 (en) Diagnosing failing scan chains in a semiconductor integrated circuit
CN111965530A (zh) 一种基于jtag的fpga芯片自动化测试方法
JPH07198786A (ja) 従来的及びバウンダリ・スキャンの混合論理回路の電力印加試験装置および方法
US7228262B2 (en) Semiconductor integrated circuit verification system
US7640468B2 (en) Method and apparatus for an embedded time domain reflectometry test
US10684930B2 (en) Functional testing of high-speed serial links
JP2006105997A (ja) 電子デバイスにスキャンパターンを提供する方法および装置
CN111650499B (zh) 扫描链故障的诊断方法、装置、测试设备及存储介质
US20040204895A1 (en) Method for determining the impact on test coverage of scan chain parallelization by analysis of a test set for independently accessible flip-flops
CN114667455A (zh) 用于测试电路的通用压缩器架构
US7607057B2 (en) Test wrapper including integrated scan chain for testing embedded hard macro in an integrated circuit chip
CN114461579A (zh) Pattern文件并行读取和动态调度的处理方法、系统及ATE设备
US10963612B2 (en) Scan cell architecture for improving test coverage and reducing test application time
CN112154338B (zh) 用于测试压缩的灵活的等距解压缩器架构
CN113454725A (zh) 用于单路径可逆扫描链的双向扫描单元
US9329235B2 (en) Localizing fault flop in circuit by using modified test pattern
JP2006105996A (ja) 自動テスト機器をプログラミングし操作する方法および装置
US20180238962A1 (en) Structurally assisted functional test and diagnostics for integrated circuits
KR20220117825A (ko) 고장 진단 가능한 스캔 장치 및 스캔 체인 고장 진단 방법
US7500165B2 (en) Systems and methods for controlling clock signals during scan testing integrated circuits

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant