CN111640860A

CN111640860A - 集成晶片

Info

Publication number: CN111640860A
Application number: CN201910512108.1A
Authority: CN
Inventors: 林毓超; 陈瑞铭; 余绍铭; 李东颖; 陈佑昇
Original assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date: 2019-03-01
Filing date: 2019-06-13
Publication date: 2020-09-08
Also published as: US20200279998A1; TW202034549A; US11588106B2; US20210066590A1; TWI789528B; US10862031B2

Abstract

在一些实施方式中，本揭示内容关于一种集成晶片，其包括设置在底部电极之上的相变材料，并且相变材料配置为当温度变化时从晶质结构变为非晶质结构。顶部电极设置在相变材料的上表面之上。通孔电性接触顶部电极的顶表面。此外，相变材料的上表面的最大宽度小于相变材料的底表面的最大宽度。

Description

集成晶片

技术领域

本揭示内容是关于相变随机存取记忆体装置及其制造方法。

背景技术

许多现代电子装置包含配置为储存数据的电子记忆体。电子记忆体可能是挥发性或非挥发性记忆体。挥发性记忆体在供电时储存数据，而非挥发性记忆体在断电时能够储存数据。相变随机存取记忆体(PCRAM)装置是一种非挥发性记忆体类型，有望成为下一代非挥发性电子记忆体的候选装置，因为与其他常用的非挥发性记忆体相比，相变随机存取记忆体装置提供了更快的速度和更低的功耗，同时保持低的制造成本。

发明内容

本揭示内容的一态样提供了一种集成晶片，包含：相变材料、顶部电极、和通孔。相变材料设置在底部电极之上并配置为当温度变化时从晶质结构变为非晶质结构。顶部电极设置在相变材料的上表面之上。通孔电性接触顶部电极的顶表面。其中，相变材料的上表面的最大宽度小于相变材料的底表面的最大宽度。

附图说明

本揭示内容的各方面，从以下的详细描述，并结合所附附图阅读，可得到最佳的理解。应注意的是，根据业界的标准惯例，各个特征并未按比例绘制。事实上，为了清楚地讨论，可能任意地增加或减少各个特征的尺寸。

图1A至图1C绘示具有相变随机存取记忆体(PCRAM)装置的集成晶片的一些实施方式，此装置包含梯形结构和聚合物涂层；

图2A至图2B绘示具有包含梯形结构的相变随机存取记忆体装置的集成晶片的一些实施方式；

图3至图15绘示形成具有相变随机存取记忆体装置的集成晶片的方法的一些实施方式的剖面视图，此相变随机存取记忆体装置包含梯形结构和聚合物涂层；

图16绘示形成具有相变随机存取记忆体装置的集成晶片的方法的一些实施方式的流程图，此相变随机存取记忆体装置包含梯形结构和聚合物涂层。

【符号说明】

100A1：剖面视图

100A2：俯视图

100B：剖面视图

100C：剖面视图

101：相变随机存取记忆体单元

102：基板

104：晶体管

104a：源极/汲极区域

104b：源极/汲极区域

104c：导电闸极

104d：闸极氧化物层

106：介电结构

106a：下部

106b：上部

108：通孔

109：互连层

110：互连线

112：绝缘层

114：底部电极

116：阻障层

118：相变材料层

118s：外侧壁

118t：最顶部表面

120：顶部电极

120b：最底部表面

120t：顶表面

122：硬遮罩

122t：顶表面

124：聚合物涂层

126：通孔

127：封装层

128：蚀刻停止层

130：上周边部分

140：线

200A：剖面视图

200B：俯视图

300：剖面视图

400：剖面视图

428：蚀刻停止材料

500：剖面视图

512：绝缘材料

600：剖面视图

602：开口

700：剖面视图

800：剖面视图

818：沉积的相变材料层

820：顶部电极层

822：硬遮罩层

900：剖面视图

902：有机遮罩

904：光阻

1000：剖面视图

1002：有机遮罩

1022：硬遮罩

1020：顶部电极

1100：剖面视图

1200A：剖面视图

1200B：剖面视图

1200C：剖面视图

1202：等向性蚀刻

1218：初步相变材料层

1220：初步顶部电极

1222：初步硬遮罩

1300A：剖面视图

1300B1：剖面视图

1300B2：俯视图

1302：线

1400：剖面视图

1406：上层间介电层

1500：剖面视图

1600：方法

1602：动作

1604：动作

1606：动作

1608：动作

1610：动作

1612：动作

1614：动作

1616：动作

2218：中间相变材料层

2220：中间顶部电极

2222：中间硬遮罩

A：箭头

B-B’：线

C：角度

D：角度

E：角度

d₁：距离

W_b：底表面

W_t：顶表面

具体实施方式

之后的揭示内容提供了许多不同的实施方式或实施例，以实现所提供标的的不同特征。以下描述组件和配置的具体实施例，以简化本揭示内容。这些当然仅是实施例，并不意图限制。例如，在随后的描述中，形成第一特征高于第二特征或在第二特征上方，可能包括第一和第二特征以直接接触形成的实施方式，且也可能包括附加的特征可能形成于第一和第二特征之间，因此第一和第二特征可能不是直接接触的实施方式。此外，本揭示内容可在各个实施例中重复标示数字和/或字母。这样的重复，是为了简化和清楚起见，并不是意指所讨论的各个实施方式之间和/或配置之间的关系。

此外，可能在此使用空间上的相对用语，诸如“之下”、“低于”、“较低”、“之上”、“较高”和类似用语，以易于描述如附图所绘示的一个元件或特征与其他的元件或特征之间的关系。除了附图中绘示的方向之外，空间上的相对用语旨在涵盖装置在使用中或操作中的不同方向。设备可能有其他方向(旋转90度或其他方向)，并且此处所使用的空间上的相对用语也可相应地解释。

相变随机存取记忆体(PCRAM)装置包括配置在介于顶部电极和底部电极之间的相变材料(PCM)层。相变材料层包含基于例如温度变化程序而改变相位的结构。这些相位可能是基本上晶质的、非晶质的、或介于两者之间。例如，当加热到非常高的温度时，相变材料层具有非晶质结构，在快速冷却时保持非晶质结构。当加热到中间温度时，相变材料层可能形成晶质结构，在冷却时保持晶质结构。可能经由焦耳加热进行相变材料层的加热。焦耳加热涉及在电流通过导电材料的流动期间产生的热。当电流流过易受焦耳加热的底部电极时，相变材料层的温度升高。当相变材料层的相位从晶质变化为非晶质时，例如，由于加热和冷却的程序，相变材料层的电阻从低电阻变为高电阻。相变材料层的电阻高或低对应于数据储存的位元值。

可能经由在底部电极之上形成相变材料层来制造相变随机存取记忆体装置。随后在相变材料层之上形成顶部电极，然后在顶部电极之上形成硬遮罩。图案化硬遮罩和顶部电极层。使用硬遮罩和顶部电极作为遮罩，然后图案化相变材料层，使得硬遮罩、顶部电极、和相变材料层具有基本上相同的宽度。

常常使用干蚀刻(例如卤素气体蚀刻)对相变材料层进行图案化，卤素气体与相变材料层的侧壁反应并破坏相变材料层的侧壁。如果相变材料层已具有破坏的侧壁，则热耗散路径可能变为非线性。热耗散路径是介在热源(底部电极)与界面之间的距离，此界面为介在相变材料层的侧壁和周围的层(例如封装层或层间介电(ILD)层)之间的界面。此外，相变材料层的侧壁时常基本上是垂直的，导致长的热耗散路径。具有更长且非线性的热耗散路径减少了热限制在相变材料层之内。当热限制较差时，改变和维持相变材料层的相位所需的时间和/或电流增加，导致相变随机存取记忆体装置的切换速度和/或功耗分别地增加。增加相变随机存取记忆体装置的切换速度会对相变随机存取记忆体装置的控制产生负面影响。

在本揭示内容中，提出了一种相变随机存取记忆体装置的制造方法和结构，以产生具有快速切换速度和低功耗的高可控的相变随机存取记忆体装置。新的制造方法使用等向性蚀刻，其对相变材料层具有高选择性并且消除侧壁的破坏。此外，等向性蚀刻导致相变随机存取记忆体装置的新结构中包含具有像梯形的结构的相变材料层。更进一步地，新方法和结构可能包括在相变材料层的外侧壁之上的聚合物涂层，聚合物涂层配置为将热限制在相变材料层之内。新的制造方法和相应的相变随机存取记忆体结构减少了热耗散路径，抑制了热耗散，因此增加了热限制在相变材料层之内，从而提供了具有低功耗的可靠的相变随机存取记忆体装置。

图1A绘示包含相变随机存取记忆体单元的集成晶片的一些实施方式的剖面视图100A1和相应的俯视图100A2。

在剖面视图100A1中的集成晶片包括配置在基板102之上的相变随机存取记忆体单元101。相变随机存取记忆体单元101包含相变材料(PCM)层118，其经由嵌入在介电结构106的下部106a之内的一或多个下互连层109而与基板102分隔。介电结构106时常包含一或多个层间介电(ILD)层。在许多实施方式中，一或多个下互连层109包含互连通孔108和互连线110，互连通孔108和互连线110配置为将相变随机存取记忆体单元101的底部电极114连接到基板102之内的晶体管104。

底部电极114可能嵌入具有一或多个堆叠的介电材料的绝缘层112中。在一些实施方式中，底部电极114经由阻障层116(例如，扩散阻障层)与绝缘层112隔开。相变随机存取记忆体单元101还包含相变材料层118和顶部电极120，相变材料层118设置在底部电极114之上，顶部电极120介在相变材料层118和硬遮罩122之间。

在一些实施方式中，聚合物涂层124设置在相变材料层118、顶部电极120、和硬遮罩122之上。在一些实施方式中，聚合物涂层124可能也覆盖并接触绝缘层112的顶表面。因此，聚合物涂层124将相变材料层118与介电结构106的上部106b分隔。由于无偏压沉积制程，聚合物涂层124可能在其整个长度上具有均匀的厚度。聚合物涂层124可能包含具有导热率低于相变材料层118的导热率的材料，以抑制热耗散并促进热限制在相变材料层118之内。经由促进热限制，需要较少的焦耳加热来将数据写入相变随机存取记忆体单元101，从而允许相变随机存取记忆体单元101具有低的功耗。在许多实施方式中，通孔126延伸穿过介电结构106的上部106b、聚合物涂层124的顶部、和硬遮罩122的顶部，以直接接触顶部电极120的顶表面。

在许多实施方式中，相变材料层118具有像梯形的形状，其中相变材料层118的顶表面窄于相变材料层118的底表面。相变材料层118的顶表面和底表面可能经由倾斜的外侧壁118s而相连接。此外，由于蚀刻相变材料层118的残余效应，顶部电极120和硬遮罩122可能呈现类似于像梯形的形状。在许多实施方式中，因为硬遮罩122的侧壁直接暴露于蚀刻，硬遮罩122的侧壁以圆角与硬遮罩122的顶表面相接。在一些实施方式中，顶部电极120的底表面的尺寸可能与相变材料层118的顶表面的尺寸相等。在其他的实施方式中(未示出)，相变材料层118的顶表面可能宽于顶部电极120的底表面。像梯形形状的相变材料层118减小了热耗散路径，热耗散路径是介在底部电极114和相变材料层118的外侧壁之间的距离。箭头A示出了许多热耗散路径中的其中一个示例。经由在相变随机存取记忆体装置内减少热耗散路径和增加热限制，相变随机存取记忆体装置的重置(RESET)电流减小，更降低相变随机存取记忆体单元101的功耗。

由剖面视图100A1的剖面线B-B'绘示俯视图100A2。线140示出了剖面视图100A1和俯视图100A2之间，聚合物涂层124的相应的边界。

如图所示，通孔126的下部被硬遮罩122围绕。此外，聚合物涂层124围绕硬遮罩122。在一些实施方式中，硬遮罩122和聚合物涂层124可能具有圆形的形状。在其他的实施方式中(未示出)，硬遮罩122和聚合物涂层124可能具有不同的形状(例如，矩形、正方形等)。尽管由于介电结构106的上部106b，顶部电极120在俯视图100A2中不可见，但是示出了顶部电极120的突出的底表面120b。在一些实施方式中，由于像梯形形状的顶部电极120，顶部电极120的突出的底表面120b具有的直径大于硬遮罩122的直径。在这样的实施方式中，聚合物涂层124可能具有直接位在顶部电极120的突出的底表面120b之上的侧壁。在一些另外的实施方式中(未示出)，聚合物涂层124可能具有直接位在顶部电极120的顶表面之上的侧壁。

图1B绘示图1A的相变随机存取记忆体单元101的放大剖面视图100B。

在许多实施方式中，相变材料层118包含硫属化合物材料，其是包含VI族元素并结合IV族和/或V族元素的合金。相变材料层118可能包含，例如，Ge₂Sb₂Te₅(GST)、ScSbTe、GeTe、InSb、Sb₂Te₃、Sb₇₀Te₃₀、GaSb、InSbTe、GaSeTe、SnSbTe₄、InSbGe、AgInSbTe、Te₈₁Ge₁₅Sb₂S₂、GeSbTe、SnSbTe、GeSbSe、GeSbTe等。在许多实施方式中，相变材料层118的底表面和顶表面基本上是平面的。相变材料层118的底表面以角度C与相变材料层118的外侧壁118s相接。为了实现足够的热限制以降低功耗，角度C可能是锐角。例如，在一些实施方式中，为了实现足够的热限制以降低功耗，角度C可能范围介在大约45度至大约75度之间。在一些另外的实施方式中，为了实现足够的热限制以降低功耗，角度C可能范围介在大约45度和大约60度之间。在一些实施方式中，相变材料层118的外侧壁118s从剖面视图基本上是线型的，如剖面视图100B所示。

在一些实施方式中，相变材料层118的底表面W_b的最大宽度可能范围介在大约100纳米和大约200纳米之间，并且相变材料层118的顶表面W_t的最大宽度可能范围介在大约40纳米和大约100纳米之间。此外，在一些实施方式中，相变材料层118的高度可能范围介在大约20纳米和大约40纳米之间。为了实现足够的热限制以降低功耗，底表面W_b的最大宽度与顶表面W_t的最大宽度的比率可能范围介在大约0.2和大约0.5之间。在一些实施方式中，由于减少高达大约20％的重置电流，因此功耗降低。在一些实施方式中，重置电流可能范围介在大约0.73毫安培(milliamps)和大约0.80毫安培之间。

在许多实施方式中，聚合物涂层124是碳类材料，其具有比相变材料层118的材料低的导热率。在一些实施方式中，聚合物涂层124包含碳和氢。例如，聚合物涂层可能是CH_x聚合物，其中x介在2和4之间。在一些实施方式中，聚合物涂层124的厚度可能范围介在大约10埃(angstroms)和大约15埃之间。

此外，在一些实施方式中(未示出)，相变随机存取记忆体单元101可能反转，使得相变材料层118的顶表面W_t的最大宽度大于相变材料层118的底表面W_b的最大宽度。当相变随机存取记忆体单元101反转时，施加到顶部电极120和底部电极114的偏压也反转，以有效地加热相变材料层118。

图1C绘示图1A的相变随机存取记忆体单元101的另一个实施方式的剖面视图100C。

除了相变材料层118的上周边部分130，图1C包含图1B的剖面视图100B的相同的特征。因为在相变材料层118的蚀刻中的再沉积效应，在一些实施方式中可能包括上周边部分130。上周边部分130延伸到高于顶部电极120接触相变材料层118的介面。在一些实施方式中，在相变材料层118包括上周边部分130的情况下，相变材料层118的最顶部表面118t高于顶部电极120的最底部表面120b，最顶部表面118t和最底部表面120b的距离为d₁。在一些实施方式中，距离d₁可能小于顶部电极120的高度。在一些实施方式中(未示出)，距离d₁可能大于顶部电极120的高度。在一些实施方式中，顶部电极120可能具有范围介在大约100埃和大约300埃之间的高度。

图2A绘示包含相变随机存取记忆体单元的集成晶片的另一实施方式的剖面视图200A。

图2A包含与图1A类似的特征，除了图2A不包括聚合物涂层(图1A的124)。此外，在剖面视图200A中的实施方式包括介在绝缘层112和互连线110之间的蚀刻停止层128。蚀刻停止层128将介电结构106的下部106a与介电结构106的上部106b分隔。底部电极114和阻障层116延伸穿过蚀刻停止层128，使得底部电极114耦合到互连线110。此外，在一些实施方式中，绝缘层112具有与相变材料层118的底表面基本上相同的宽度。在其他的实施方式中，绝缘层112可能延伸超过相变材料层118的相对侧。与图1A的剖面视图100A1的相变材料层118类似，在剖面视图200A中的相变材料层118具有梯形形状，以经由具有相对较短的热耗散路径(例如，热耗散路径短于具有矩形剖面形状的相变材料层的热耗散路径)来抑制热耗散。

此外，介在相变材料层118的外侧壁118s和周围的层之间的边界处，可能存在晶格失配。在一些实施方式中，周围的层可能是介电结构106，而在其他实施方式中，周围的层可能是封装层127。在一些实施方式中，封装层127可能将介电结构与相变材料层118分隔。封装层127可能包括氮化硅、氧化硅等。介电结构106可能包含氮化物(例如，氮化硅、氮氧化硅)、碳化物(例如，碳化硅)、氧化物(例如，氧化硅)、硼硅酸盐玻璃(BSG)、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、低介电常数氧化物(例如，碳掺杂氧化物，SiCOH)、或类似化合物。在一些实施方式中，封装层127和介电结构106包含相同的材料，而在其他实施方式中，封装层127和介电结构106包含不同的材料。在一些实施方式中，介在相变材料层118和封装层127之间的晶格失配可能是由于在相变材料层118的图案化期间使用的蚀刻所造成。晶格失配抑制了经由声子传输的热耗散，促进热限制在相变材料层118之内，从而降低相变随机存取记忆体单元的功耗。

图2B绘示包含相变随机存取记忆体单元的集成晶片的一些实施方式，沿图2A的线B-B'的俯视图200B。

俯视图200B不包括图2A的介电结构106或封装层127。如图所示，通孔126的下部被硬遮罩122围绕。此外，从俯视图200B，当忽略介电结构106时，由于顶部电极120和相变材料层118像梯形的形状，顶部电极120和相变材料层118是可见的。

图3至图15绘示形成具有相变随机存取记忆体单元的集成晶片的方法的一些实施方式的剖面视图300至1500。虽然图3至图15是关于方法的描述，但是应当理解，图3至图15中揭示的结构不限于这样的方法，而是可能独立于此方法的单独的结构。

如图3的剖面视图300所示，提供基板102。在各个实施方式中，基板102可能包含任何类型的半导体本体(例如，硅/互补式金氧半导体(CMOS)主体、SiGe、SOI等)，诸如半导体晶圆或晶圆上的一或多个晶粒，以及任何其他类型的半导体和/或形成在其上和/或与其相关的磊晶层。

晶体管104形成在基板102之内，包含在基板102之上的导电闸极104c，导电闸极104c介在掺杂的源极/汲极区域104a/104b之间。闸极氧化物层104d配置在介于基板102和导电闸极104c之间。然后，在晶体管104之上和在介电结构的下部106a之内形成包含通孔108和互连线110的一或多个下互连层109。互连通孔108和互连线110时常包含导电金属，例如钨、铜等。时常使用镶嵌制程(例如，单镶嵌制程或双镶嵌制程)形成一或多个互连层109。一或多个互连层109耦合到源极/汲极区域104a/104b中的其中一个。

如图4的剖面视图400所示，在一些实施方式中，蚀刻停止材料428沉积在互连线110和介电结构的下部106a之上。可能经由气相沉积技术(例如PVD、CVD、PE-CVD、ALD等)沉积蚀刻停止材料428。在一些实施方式中，蚀刻停止材料428可能包含氮化物(例如，氮化硅)、碳化物(例如，碳化硅)等。在一些实施方式中，蚀刻停止材料428可能具有范围介于大约10纳米和大约30纳米之间的高度。

如图5的剖面视图500所示，在蚀刻停止材料428之上沉积绝缘材料512。可能经由气相沉积技术(例如，PVD、CVD、PE-CVD、ALD等)沉积绝缘材料512。在一些实施方式中，绝缘材料512包含与介电结构的下部106a相同的材料。在其他的实施方式中，绝缘材料512可能是富硅氧化物，而介电结构的下部106a包含不同的介电材料，例如，氮化物(氮化硅)、碳化物(例如，碳化硅)等。在一些实施方式中，绝缘材料512可能具有范围介在大约30纳米和大约60纳米之间的高度。

如图6的剖面视图600所示，经由光刻和蚀刻将绝缘材料(图5的512)和蚀刻停止材料(图5的428)图案化，以在绝缘层112和蚀刻停止层128中形成开口602。开口602延伸穿过蚀刻停止层128，以暴露互连线110的一部分。在一些实施方式中，开口602可能至少40纳米宽。由于残留的蚀刻效应，开口602可能也具有锥形的侧壁。

如图7的剖面视图700所示，底部电极114形成在绝缘层112中的开口(图6的602)之内。底部电极114包含能够进行焦耳加热的导电材料。底部电极114可能包含铜、氮化钛、氮化钽等。底部电极114可能被阻障层116围绕，以防止扩散到绝缘层112中。阻障层116可能包含例如钽、氮化钽、或氮化钛。在许多实施方式中，底部电极114沉积在绝缘层112之上，以填充开口602。可能使用沉积制程和/或电镀制程(例如，电镀、无电镀等)来形成底部电极114。然后，可能进行平坦化制程(例如，化学机械平坦化制程)，以移除底部电极114的多余材料，使得底部电极114的上表面基本上是平面的，并且使得绝缘层112的上表面是未被覆盖的。

如图8的剖面视图800所示，沉积的相变材料(PCM)层818、顶部电极层820、和硬遮罩层822顺序地沉积在底部电极114和绝缘层112之上。因此，沉积的相变材料层818将顶部电极层820与底部电极114分隔。沉积的相变材料层818可能经由物理气相沉积(PVD)或溅镀来沉积。在一些实施方式中，沉积的相变材料层818可能具有范围介在大约250埃和大约350埃之间的高度。顶部电极层820包含导电材料，诸如铜、铝铜、氮化钛、氮化钽等。在一些实施方式中，顶部电极层820可能具有范围介在大约150埃和大约200埃之间的高度。硬遮罩层822沉积在顶部电极层820之上。硬遮罩层822可能包含硅、氧化物、氮化硅、氮氧化硅、碳化硅等。在一些实施方式中，硬遮罩层822可能具有范围介在大约350埃和大约400埃之间的高度。

如图9的剖面视图900所示，有机遮罩902和覆盖的光阻904沉积在硬遮罩层822之上。在许多实施方式中，使用旋涂制程、沉积制程等来沉积光阻904和有机遮罩902。有机遮罩902可能是底部抗反射涂层(BARC)、抗反射涂层(ARC)、底部光阻涂层等。光阻904包含光敏材料。使用光刻法，将光阻904图案化，以覆盖硬遮层822和顶部电极层820的中央部分。在图案化之后，光阻904在底部电极114的正上方，如剖面视图900所示。在许多实施方式中，将光阻904图案化成比底部电极114宽。因此，在大多数实施方式中，光阻904具有大于40纳米的宽度。在一些实施方式中，有机遮罩902可能具有范围介在大约250埃至大约450埃之间的高度，并且光阻904可能具有范围介在大约1200埃和大约1300埃之间的高度。

如图10的剖面视图1000所示，根据光阻904、顶部电极层(图9的820)、和硬遮罩层(图9的822)，在有机遮罩(图9的902)上进行包含三步骤的蚀刻制程，以分别地形成图案化的有机遮罩1002，接着是图案化的硬遮罩1022，接着是图案化的顶部电极1020。蚀刻制程在制程室之内进行，并且可能使用电浆蚀刻剂。在一些实施方式中电浆蚀刻剂可能经由变压耦合电浆来源形成为变压耦合电浆(transformer coupled plasma(TCP))。在其他的实施方式中，电浆蚀刻剂可能形成为电容耦合电浆(CCP)、电感耦合电浆(ICP)等。

在蚀刻制程的第一步骤为针对有机遮罩(图9的902)，以根据光阻904形成图案化的有机遮罩1002。在一些实施方式中，蚀刻制程的第一步骤在制程室之内以范围介在大约1毫托(millitorr)和大约100毫托之间的压力进行。在一些实施方式中，蚀刻制程的第一步骤可能使用电浆蚀刻剂，其经由变压耦合电浆来源，在功率范围介在大约200瓦特和大约800瓦特之间而形成。在一些实施方式中，施加偏压到晶圆卡盘(wafer chuck)(未示出)，晶圆卡盘配置为保持基板102。在许多实施方式中，所使用的偏压的范围在大约100伏特至大约500伏特。在各个实施方式中，在蚀刻制程的第一步骤所使用的蚀刻气体可能包括以下：氧气，其流速范围介在大约1标准立方公分/分钟和大约20标准立方公分/分钟之间；氯气，其流速范围介在大约5标准立方公分/分钟和大约50标准立方公分/分钟之间；氦气，其流速范围介在大约100标准立方公分/分钟和大约300标准立方公分/分钟之间；和/或CH₂F₂气体，其流速范围介在大约10标准立方公分/分钟和大约100标准立方公分/分钟之间。

在蚀刻制程中第二步骤为针对硬遮罩层(图9的822)，以根据光阻904形成图案化的硬遮罩1022。在一些实施方式中，蚀刻制程的第二步骤在范围介于大约1毫托和大约100毫托之间的压力下进行。在一些实施方式中，变压耦合电浆来源功率设定在范围介于大约200瓦特和大约1000瓦特之间的功率。在一些实施方式中，偏压设定为范围大约100伏特至大约700伏特的电压。在各个实施方式中，在蚀刻制程的第二步骤中所使用的蚀刻气体可能包含以下：SF₆，其流速范围介在大约10标准立方公分/分钟和大约80标准立方公分/分钟之间；CF₄，其流速范围介在大约10标准立方公分/分钟和大约50标准立方公分/分钟之间；氦气，其流速范围介在大约100标准立方公分/分钟和大约300标准立方公分/分钟之间；和/或CH₂F₂气体，其流速范围介在大约10标准立方公分/分钟和大约100标准立方公分/分钟之间。

在蚀刻制程中的第三步骤也是最后一步骤为针对顶部电极层(图9的820)，以形成图案化的顶部电极1020。在一些实施方式中，蚀刻制程的第三步骤在范围介在大约1毫托和大约100毫托之间的压力下进行。在一些实施方式中，变压耦合电浆来源功率设定为范围介在大约200瓦特和大约1000瓦特之间的功率。在一些实施方式中，偏压设定为范围在大约100伏特至大约900伏特的电压。在各个实施方式中，在蚀刻制程的第三步骤所使用的蚀刻气体可能包含以下：氯气，其流速范围介在大约10标准立方公分/分钟和大约200标准立方公分/分钟之间；CF₄，其流速范围介在大约10标准立方公分/分钟和大约100标准立方公分/分钟之间；氩气，其流速范围介在大约50标准立方公分/分钟和大约500标准立方公分/分钟之间；和/或HBr气体，其流速范围介在大约10标准立方公分/分钟和大约100标准立方公分/分钟之间。

如图11所示的剖面视图1100，将光阻(图10的904)和图案化的有机遮罩(图10的1002)剥离，留下图案化的顶部电极1020和图案化的硬遮罩1022。沉积的相变材料层818宽于图案化的顶部电极1020和图案化的硬遮罩1022。

如图12A的剖面视图1200A所示，在沉积的相变材料层(图11的818)上进行等向性蚀刻1202。在一些实施方式中，等向性蚀刻1202在范围介于大约1毫托至大约100毫托之间的压力下进行。在一些实施方式中，变压耦合电浆来源功率设定为范围介于大约100瓦特和大约800瓦特之间的功率。在一些实施方式中，偏压设定为范围在大约100伏特至大约800伏特的电压。在各种实施方式中，在等向性蚀刻1202中所使用的蚀刻气体可能包括以下：氩气，其流速范围介在大约50标准立方公分/分钟和大约1000标准立方公分/分钟之间；氮气，其流速范围介在大约20标准立方公分/分钟和大约5000标准立方公分/分钟之间；和/或氦气，其流速范围介在大约100标准立方公分/分钟和大约2000标准立方公分/分钟之间。

等向性蚀刻1202经历一系列循环或脉冲，以改变制程室之内的压力，使压力介在高压和低压之间。单个“循环”包括一个高压步骤，然后是一个低压步骤。在一些实施方式中，等向性蚀刻1202可能经历多达10个循环或更多个循环。等向性蚀刻1202的循环次数和参数取决于沉积的相变材料层818的所需最终形状，以实现足够的热限制在相变材料层818之内，以降低功耗。高压循环包括，例如，在制程室中在高压下引入纯氩气，压力最高达大约100毫托。高压循环从沉积的相变材料层818的侧壁蚀刻并移除材料。低压循环使用低压，低至大约1毫托，利用例如重氩离子轰击。低压循环可能导致相变材料再沉积在相变随机存取记忆体结构的侧壁上。这是因为相变材料是聚合物或类似聚合物的材料，并且在蚀刻期间不会蒸发。然而，在许多实施方式中，高压循环蚀刻相变材料快于低压循环再沉积相变材料，使得基本上在侧壁上没有相变材料的沉积。在许多实施方式中，低压步骤时常利用足够低的压力，有效地抑制相变材料的再沉积。

图12A的剖面视图1200A是在等向性蚀刻1202的早期期间的相变随机存取记忆体结构的示例性视图。剖面视图1200A示出了初步相变材料层1218、初步顶部电极1220、和初步硬遮罩1222。初步相变材料层1218具有比顶表面宽的底表面。初步相变材料层1218的外侧壁是倾斜的并且连接底表面到顶表面。在一些实施方式中，初步相变材料层1218的外侧壁从剖面视图来看是非线型的。在其他的实施方式中，如剖面视图100B中，初步相变材料层1218的外侧壁基本上是线型的。初步相变材料层1218的顶表面基本上位于初步相变材料层1218的底表面的中央之上。初步硬遮罩1222具有有角度的上角。在其他的实施方式中，初步硬遮罩1222可能具有圆形上角。在一些实施方式中，初步硬遮罩1222基本上没有不同于图11的图案化的硬遮罩1022。

在许多实施方式中，等向性蚀刻1202可能包含氩气并且对沉积的相变材料层818具有高选择性。在其他的实施方式中，可能使用不同的惰性气体代替氩气。使用惰性气体是因为它们不会反应并损坏沉积的相变材料层818的侧壁。例如，在一些实施方式中，图案化的硬遮罩1022相对于图案化的顶部电极1020相对于沉积的相变材料层818之间的选择性的比率大约是1比2比5。

如图12B的剖面视图1200B所示，示出了来自等向性蚀刻1202的示例性实施方式，在晚于图12A的剖面视图1200A的中期期间，但仍然在等向性蚀刻1202发生时。中间相变材料层2218的宽度已减小，并且暴露绝缘层112的上表面。中间相变材料层2218可能具有非线型的外侧壁。中间顶部电极2220具有倾斜或像圆形的上角。由于等向性蚀刻1202的残余效应，中间硬遮罩2222的部分已被移除，并且中间硬遮罩2222开始表现出比初步硬遮罩1222的形状更像梯形的形状。中间相变材料层2218的上表面宽于中间顶部电极2220的底表面。

如图12C的剖面视图1200C所示，对于一些实施方式，示出了等向性蚀刻1202完成之后的相变材料层118、顶部电极120、和硬遮罩122。相变材料层118通常具有如图12C所示的像梯形的形状，并且具有与顶部电极120的最底部表面基本上平齐的最顶部表面。在一些实施方式中，在等向性蚀刻1202之后，相变材料层118的最顶部表面宽于顶部电极120的最底部表面。相变材料层118可能从剖面视图来看具有非线型的外侧壁118s，如在剖面视图1200C中所示。相变材料层118的底表面以角度C大致与相变材料层118的外侧壁118s相接。在各个实施方式中，角度C可能范围介在大约45度和大约75度之间。顶部电极120可能具有以角度D与顶部电极120的底表面相接的外侧壁。硬遮罩122可能具有以角度E与硬遮罩122的底表面相接的外侧壁。在一些实施方式中，角度C、D、和E基本上相同。在其他的实施方式中，如在剖面视图1200C所示，角度D和E可能各自小于角度C。

此外，在一些实施方式中，相变材料层118可能在整个像梯形的形状中具有基本上均匀的晶格结构，在相变材料层118的最外侧壁上没有损坏。在一些实施方式中，相变材料层118可能具有比顶部电极120的底表面宽的上表面。在其他的实施方式中，等向性蚀刻1202的低压步骤再沉积相变材料快于等向性蚀刻1202的高压步骤蚀刻相变材料，产生了如图1C所示的具有上周边部分130的相变材料层118。

如图13A的剖面视图1300A所示，聚合物涂层124沉积在硬遮罩122、顶部电极120、和相变材料层118之上。聚合物涂层124可能包含像碳的材料，具有比相变材料层118的材料低的导热率。因此，聚合物涂层124促进热限制在相变材料层118之内。例如，聚合物涂层124可能是CH_x聚合物，其中x介在2和4之间。

在一些实施方式中，使用CH₄、氩、和/或氦电浆，与等向性蚀刻原位(in-situ)进行沉积聚合物涂层124。在一些实施方式中，电浆的流速可能范围介在大约50标准立方公分/分钟和大约500标准立方公分/分钟之间。在一些实施方式中，变压耦合电浆来源功率可能范围介在大约100瓦特和大约800瓦特之间。在一些实施方式中，不使用偏压，以使得聚合物涂层124的厚度在其整个长度上基本上相等。在一些实施方式中，聚合物涂层124的厚度范围介在大约1纳米和大约3纳米之间。

如图13B的剖面视图1300B1所示，示出了图13A的剖面视图1300A的替代的实施方式，其中硬遮罩122具有底表面122b，底表面122b窄于顶部电极120的顶表面120t。剖面视图1300B1可能是在图12A至图12C的等向性蚀刻期间，硬遮罩122具有比顶部电极120更快的移除速率的结果。线1302示出了在剖面视图1300B1和俯视图1300B2之间，聚合物涂层124的相应的边界。

图13B的俯视图1300B2对应于使用成像工具(例如SEM、TEM等)拍摄的影像。如俯视图1300B2所示，由于聚合物涂层124的较小的厚度(介在大约1纳米和大约3纳米之间)，使用成像工具可能看不到设置在下方的水平表面之上的聚合物涂层124的部分，而沿着垂直延伸的表面配置的聚合物涂层124的部分可能是可见的。例如，在一些实施方式中，从俯视图1300B2，聚合物涂层124可能看起来像两个环，因为相较于在硬遮罩122的顶表面122t上和顶部电极120的顶表面120t上的聚合物涂层124，沿着硬遮罩122、顶部电极120和/或相变材料118的侧壁的聚合物涂层124从俯视图1300B2的视角可能较厚。例如，在一些实施方式中，在顶部电极120的顶表面120t的聚合物涂层124可能太薄而没有出现在俯视图1300B2上。因此，虽然如在剖面视图1300B1中所示，顶部电极120的顶表面120t被聚合物涂层124覆盖，但顶部电极120的顶表面120t可能在俯视图1300B2中是可见的，介在聚合物涂层124的两个环之间。类似地，虽然硬遮罩122的顶表面122t被聚合物涂层124覆盖，硬遮罩122的顶表面122t可能在俯视图1300B2中是可见的，因为覆盖硬遮罩122的顶表面122t的聚合物涂层124从俯视图1300B2视角看太薄。出于这些相同的原因，在一些实施方式中，虽然绝缘层112被聚合物涂层124覆盖，但从俯视图1300B2可能绝缘层112是可见的。在其他的实施方式中，从俯视图1300B2的视角看，聚合物涂层124可能呈现为多于两个环。

如图14的剖面视图1400所示，上层间介电(ILD)层1406设置在聚合物涂层124之上。在一些实施方式中，在沉积上层间介电层1406之前，将封装层127设置在聚合物涂层124之上，使得封装层127将聚合物涂层124与上层间介电层1406分隔。封装层127可能包含氮化硅、氧化硅等。在一些实施方式中，可能经由物理气相沉积技术(例如，PVD、CVD、PE-CVD、ALD等)来沉积上层间介电层1406。上层间介电层1406可能包含与介电结构的下部106a相同的材料，例如，氮化物(例如，氮化硅、氮氧化硅)、碳化物(例如，碳化硅)、氧化物(例如，氧化硅)、硼硅酸盐玻璃(BSG)、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、低介电常数氧化物(例如，碳掺杂氧化物，SiCOH)，或类似材料。

如图15的剖面视图1500所示，图案化上层间介电层(图14的1406)，以形成介电结构的上部106b。图案化介电结构的上部106b，以形成用于通孔126的开口。另外，图案化封装层127、聚合物涂层124、硬遮罩122，以用于通孔126，使得通孔126沉积在介电结构的上部106b之上以接触顶部电极120。可能使用沉积制程和/或电镀制程(例如，电镀、无电镀等)来沉积通孔126。通孔126可能包含导电金属，例如铜、钨等。

图16绘示形成具有相变随机存取记忆体装置的集成晶片的方法1600一些实施方式的流程图。

虽然方法1600在以下被示出并描述为一系列动作或事件，但是应当理解，这些动作或事件的所示顺序不应以限制性意义解释。例如，一些动作可能以不同的顺序发生和/或与除了这里示出和/或描述的动作或事件之外的其他动作或事件同时发生。另外，可能不需要所有示出的动作来实现本文描述的一或多个方面或是实施方式。此外，本文描述的一个或多个动作可能在一个或多个单独的动作和/或阶段中执行。

在1602时，在底部电极之上沉积相变材料(PCM)层。

在1604时，在相变材料层之上沉积顶部电极层。

在1606时，在顶部电极层之上沉积硬遮罩层。图8绘示对应于动作1602、1604、和1606的一些实施方式的剖面视图800。

在1608时，图案化顶部电极层和硬遮罩层，以暴露相变材料层的外部。图10绘示对应于动作1608的一些实施方式的剖面视图1000。

在1610时，执行对相变材料层有选择性的等向性蚀刻。等向性蚀刻包含多个循环。每个循环包括在高压下的第一步骤，然后是在低压下的第二步骤。执行等向性蚀刻直到相变材料层具有像梯形的形状。图12A至图12C绘示对应于动作1610的一些实施方式的剖面视图1200A至1200C。

在1612时，在硬遮罩、顶部电极、和相变材料层之上沉积聚合物涂层。图13A和图13B绘示对应于动作1612的各种实施方式的剖面视图1300A和1300B1。

在1614时，在聚合物涂层之上沉积层间介电层。图14绘示了对应于动作1614的一些实施方式的剖面视图1400。

在1616时，形成通孔，其穿过层间介电层、聚合物涂层、和硬遮罩以接触顶部电极。图15绘示对应于动作1616的一些实施方式的剖面视图1500。

因此，本揭示内容关于一种制造相变随机存取记忆体装置的方法，此方法经由形成像梯形形状的相变材料而减小热耗散路径，并且以聚合物涂层降低在相变材料边界处的导热率，来增加相变材料之内的热限制并抑制热耗散。此方法提供具有低功耗的相变随机存取记忆体单元。

因此，在一些实施方式中，本揭示内容关于一种集成晶片，包含：相变材料，其设置在底部电极之上并且配置为当温度变化时从晶质结构变为非晶质结构；顶部电极，其设置在相变材料的上表面之上；通孔，其电性接触顶部电极的顶表面；以及其中相变材料的上表面的最大宽度小于相变材料的底表面的最大宽度。

在其他的实施方式中，本揭示内容关于一种集成晶片，包含：相变材料，其设置在底部电极之上，并且配置为当温度变化时在基本上晶质结构和基本上非晶质结构之间改变结构，其中相变材料具有最顶部表面和最底部表面，并且其中最顶部表面的最大宽度小于最底部表面的最大宽度；顶部电极，其在相变材料之上；以及聚合物涂层，其在相变材料的外侧壁上，其中聚合物涂层将相变材料与层间介电层分隔。

在另外的其他实施方式中，本揭示内容关于一种形成集成晶片的方法，包含：在底部电极之上沉积相变材料层，其中相变材料层配置为当温度变化时改变结晶的程度；在相变材料层之上沉积顶部电极层；图案化顶部电极层以移除顶部电极层的外部并且暴露相变材料层的外部；以及执行等向性蚀刻，使用对相变材料层具有选择性的惰性气体，其中等向性蚀刻包含第一步骤，接着是第二步骤，其中第一步骤在第一压力下进行，其中第二步骤在小于第一压力的第二压力下进行。

本揭示内容之一些实施方式提供了一种集成晶片，包含：相变材料、顶部电极、和通孔。相变材料设置在底部电极之上并配置为当温度变化时从晶质结构变为非晶质结构。顶部电极设置在相变材料的上表面之上。通孔电性接触顶部电极的顶表面。其中，相变材料的上表面的最大宽度小于相变材料的底表面的最大宽度。

在一些实施方式中的集成晶片中，其中相变材料的最外侧壁以锐角与相变材料的底表面相接。

在一些实施方式中的集成晶片中，其中锐角范围介在大约45度和大约75度之间。

在一些实施方式中的集成晶片中，其中相变材料具有上周边部分，上周边部分具有最顶部表面，最顶部表面高于顶部电极的底表面并且直接接触顶部电极的外侧壁。

在一些实施方式中的集成晶片中，其中相变材料的顶表面的最大宽度与相变材料的底表面的最大宽度的比率范围介在大约0.2和大约0.5之间。

在一些实施方式中的集成晶片中，还包含：聚合物涂层，在相变材料的外侧壁上，其中聚合物涂层具有导热率，其低于相变材料的导热率。

在一些实施方式中的集成晶片中，还包含：封装层以及介电结构。封装层设置在聚合物涂层上；介电结构横向地围绕相变材料并且延伸到顶部电极之上，其中封装层将聚合物涂层与介电结构分隔。

在一些实施方式中的集成晶片中，其中聚合物涂层包含碳和氢。

本揭示内容的一些实施方式登供了一种集成晶片，包含：相变材料、顶部电极、以及聚合物涂层。相变材料设置在底部电极之上，并且配置为当温度变化时在基本上晶质结构和基本上非晶质结构之间改变相变材料的结构，其中相变材料具有最顶部表面和最底部表面，并且其中最顶部表面的最大宽度小于最底部表面的最大宽度。顶部电极，在相变材料之上。聚合物涂层在相变材料的外侧壁上，其中聚合物涂层将相变材料与层间介电层分隔。

在一些实施方式中的集成晶片中，还包含：硬遮罩，配置在顶部电极之上，其中聚合物覆盖硬遮罩的外侧壁和顶表面，并且其中通孔延伸穿过聚合物涂层和硬遮罩以直接接触顶部电极。

在一些实施方式中的集成晶片中，其中相变材料的导热率大于聚合物涂层的导热率。

在一些实施方式中的集成晶片中，其中顶部电极的顶表面的最大宽度小于顶部电极的底表面的最大宽度。

在一些实施方式中的集成晶片中，其中相变材料的外侧壁以第一角度与最底部表面相接，第一角度范围介在大约45度和大约75度之间。

在一些实施方式中的集成晶片中，其中顶部电极的外侧壁以第二角度与顶部电极的底表面相接，并且其中第二角度等于第一角度。

本揭示内容的一些实施方式提供了一种形成集成晶片的方法，包含：在底部电极之上沉积相变材料层，其中相变材料层配置为当温度变化时改变结晶的程度；在相变材料层之上沉积顶部电极层；图案化顶部电极层，以移除顶部电极层的外部并暴露相变材料的外部；以及使用对相变材料层有选择性的惰性气体执行等向性蚀刻，其中等向性蚀刻包含第一步骤，接着是第二步骤，其中第一步骤在第一压力下进行，其中第二步骤在第二压力进行，第二压力小于第一压力。

在一些实施方式的方法中，还包含：在顶部电极层之上沉积硬遮罩层；以及在硬遮罩层、顶部电极层、和相变材料层之上沉积聚合物涂层，其中与等向性蚀刻原位(in-situ)进行沉积聚合物涂层。

在一些实施方式的方法中，其中聚合物涂层包含碳和氢，并且其中聚合物涂层具有相较于相变材料层的较低的导热率。

在一些实施方式的方法中，其中在执行等向性蚀刻之后，相变材料层的最底部表面宽于相变材料层的最顶部表面。

在一些实施方式的方法中，其中等向性蚀刻重复多次，直到相变材料层呈现像梯形的形状。

在一些实施方式的方法中，其中在执行等向性蚀刻之后，相变材料层具有顶表面其高于顶部电极层的底表面。

以上已概述了数个实施方式的特征，以便本领域技术人员可较佳地理解本揭示内容的各方面。本领域的技术人员应理解，他们可能容易地使用本揭示内容，作为其他制程和结构的设计和修改的基础，以实现与在此介绍的实施方式的相同的目的，或是达到相同的益处。本领域技术人员亦应理解，与这些均等的建构不脱离本揭示内容的精神和范围，并且他们可能在不脱离本揭示内容的精神和范围的情况下，进行各种改变、替换、和变更。

Claims

1.一种集成晶片，其特征在于，包含：

一相变材料，设置在一底部电极之上并配置为当温度变化时从晶质结构变为非晶质结构；

一顶部电极，设置在该相变材料的一上表面之上；

一通孔，电性接触该顶部电极的一顶表面；以及

其中，该相变材料的该上表面的一最大宽度小于该相变材料的一底表面的一最大宽度。