CN111640766A - 一种阵列基板及其制作方法 - Google Patents
一种阵列基板及其制作方法 Download PDFInfo
- Publication number
- CN111640766A CN111640766A CN202010572313.XA CN202010572313A CN111640766A CN 111640766 A CN111640766 A CN 111640766A CN 202010572313 A CN202010572313 A CN 202010572313A CN 111640766 A CN111640766 A CN 111640766A
- Authority
- CN
- China
- Prior art keywords
- layer
- gate insulating
- groove
- metal layer
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 67
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 76
- 239000002184 metal Substances 0.000 claims abstract description 76
- 238000000034 method Methods 0.000 claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 13
- 238000000059 patterning Methods 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 2
- 239000007788 liquid Substances 0.000 abstract description 11
- 238000002360 preparation method Methods 0.000 abstract description 3
- 239000000463 material Substances 0.000 description 20
- 239000010408 film Substances 0.000 description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 6
- NPXOKRUENSOPAO-UHFFFAOYSA-N Raney nickel Chemical class [Al].[Ni] NPXOKRUENSOPAO-UHFFFAOYSA-N 0.000 description 6
- 229910001080 W alloy Inorganic materials 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- 239000002131 composite material Substances 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- 239000011733 molybdenum Substances 0.000 description 6
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 239000011147 inorganic material Substances 0.000 description 4
- 238000001755 magnetron sputter deposition Methods 0.000 description 4
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 3
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 239000002253 acid Substances 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 125000003178 carboxy group Chemical group [H]OC(*)=O 0.000 description 2
- 238000004132 cross linking Methods 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000178 monomer Substances 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 241001391944 Commicarpus scandens Species 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 235000006408 oxalic acid Nutrition 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本申请提供一种阵列基板及其制备方法，所述阵列基板包括：层叠设置的衬底、缓冲层、有源层、栅极绝缘层、金属层；其中，栅极绝缘层形成有凹槽，金属层在有源层上方图案化形成栅极，金属层在凹槽内图案化形成公共电极，栅极和公共电极在水平方向上形成有高度差。本申请通过栅极和公共电极之间形成有高度差，缓解了金属层在刻蚀时，刻蚀液容易在栅极和公共电极之间残留的问题。
Description
技术领域
本申请涉及显示领域，具体涉及一种阵列基板及其制作方法。
背景技术
在大尺寸的低温多晶硅薄膜晶体管的制程中，常常采用栅极和公共电极的双走线设计来平衡公共电极的电压。由于在双走线设计中，栅极和公共电极设置在同一水平面，这样金属层刻蚀形成栅极和公共电极时，容易在栅极和公共电极之间造成刻蚀液残留。由于残留的刻蚀液无法排除，造成栅极和公共电极线在后续制程中持续刻蚀，从而导致栅极和公共电极走线过细容易断线，从而造显示面板显示不良。
因此，现有技术在双走线设计的薄膜晶体管阵列基板中，存在栅极和公共电极之间残留刻蚀液影响显示面板良率的问题。
发明内容
本申请实施例提供一种阵列基板及其制作方法，可以有效缓解现有技术在双走线设计的薄膜晶体管阵列基板中，存在栅极和公共电极之间残留刻蚀液影响显示面板良率的问题。
为解决以上问题，本申请提供的技术方案如下：
本申请提供一种阵列基板，所述阵列基板，包括；
衬底；
缓冲层，形成在所述衬底之上；
有源层，形成在所述缓冲层远离所述衬底的一侧；
栅极绝缘层，形成在所述有源层远离所述缓冲层的一侧，图案化形成有凹槽，所述凹槽设置在所述栅极绝缘层远离所述缓冲层的一侧；
金属层，形成在所述栅极绝缘层远离所述缓冲层的一侧，所述金属层的厚度小于所述凹槽的深度；
其中，所述金属层在所述有源层上方图案化形成栅极，所述金属层在所述凹槽内图案化形成公共电极，所述栅极和所述公共电极在水平方向上形成有高度差，所述公共电极与所述有源层之间绝缘。
在一些实施例中，在水平方向上，所述凹槽与所述有源层边缘的距离在30纳米到50纳米之间。
在一些实施例中，所述凹槽贯穿所述栅极绝缘层至所述缓冲层表面。
在一些实施例中，所述凹槽的深度为所述栅极绝缘层的二分之一到三分之一。
在一些实施例中，所述凹槽的形状包括倒梯形。
本申请提供一种阵列基板的制作方法，用于制作上述的阵列基板，包括：
提供一基板；
在所述基板上依次形成衬底、缓冲层、有源层、栅极绝缘层；
在所述栅极绝缘层涂布一层光阻；
对所述光阻进行曝光显影后，所述栅极绝缘层上形成有凹槽；
在所述栅极绝缘层上沉积金属层，所述金属层图案化形成栅极和公共电极。
在一些实施例中，所述对所述光阻进行曝光显影后，在所述栅极绝缘层上形成有凹槽的步骤包括：
提供一掩膜板，所述掩膜版形成有凹槽图案；
用所述掩膜版对所述光阻进行曝光显影，所述光阻在所述凹槽图案的位置上形成有通孔；
对所述栅极绝缘层进行刻蚀，在所述通孔内，所述栅极绝缘层形成有凹槽；剥离剩余的光刻胶。
在一些实施例中，所述对所述栅极绝缘层进行刻蚀，在所述通孔内，所述栅极绝缘层形成有凹槽步骤包括，采用湿刻蚀法形成所述凹槽。
在一些实施例中，所述在所述栅极绝缘层上沉积金属层，所述金属层图案化形成栅极和公共电极的步骤包括：
在所述栅极绝缘层上沉积金属层，所述金属层经过一次构图工艺形成栅极和公共电极，所述公共电极形成在所述凹槽内。
在一些实施例中，所述在所述栅极绝缘层上沉积金属层，所述金属层图案化形成栅极和公共电极的步骤包括：
在所述凹槽内沉积第一金属层，所述第一金属层图案化形成公共电极；
在所述栅极绝缘层上沉积第二金属层，所述第二金属层图案化形成栅极。
本申请提供一种阵列基板及其制备方法，所述阵列基板包括：层叠设置的衬底、缓冲层、有源层、栅极绝缘层、金属层；其中，栅极绝缘层形成有凹槽，金属层在有源层上方图案化形成栅极，金属层在凹槽内图案化形成公共电极，栅极和公共电极在水平方向上形成有高度差。本申请通过栅极和公共电极之间形成有高度差，缓解了金属层在刻蚀时，刻蚀液容易在栅极和公共电极之间残留的问题。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为现有技术的阵列基板的剖面结构示意图；
图2为本申请实施例提供的阵列基板的剖面结构示意图。
图3为本申请实施例提供的阵列基板制作方法的第一种流程示意图。
图4为本申请实施例提供的阵列基板制作方法的第二种流程示意图。
图5至图8为本申请实施例提供的阵列基板制作方法的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
具体的，请参阅图1至图8，本申请提供一种阵列基板及其制备方法，所述阵列基板包括：层叠设置的衬底、缓冲层、有源层、栅极绝缘层、金属层；其中，栅极绝缘层形成有凹槽，金属层在有源层上方图案化形成栅极，金属层在凹槽内图案化形成公共电极，栅极和公共电极在水平方向上形成有高度差。本申请通过栅极和公共电极之间形成有高度差，缓解了金属层在刻蚀时，刻蚀液容易在栅极和公共电极之间残留的问题。
在现有技术中，如图1所示，阵列基板包括：衬底110；缓冲层120，形成在所述衬底之上；有源层130，形成在所述缓冲层120远离所述衬底的一侧，图案化形成沟道区和掺杂区；第一栅极绝缘层140，形成在所述有源层130远离所述缓冲层120的一侧；第一金属层形成在所述栅极绝缘层140远离所述有源层130的一侧，图案化形成栅极150和公共电极160。
现有阵列基板制备方法中，由于栅极150和公共电极160由同一金属层在同一平面上湿刻蚀形成，所述栅极150和公共电极160容易形成半封闭空间，造成刻蚀液在栅极150和公共电极160之间发生残留，无法排除，从而导致在后续制程中，刻蚀液对栅极150和公共电极160进行持续刻蚀，使得栅极150和公共电极160的走线过细，容易造成显示面板显示不良。
现有技术在双走线设计的薄膜晶体管中，存在栅极和公共电极之间残留刻蚀液影响显示面板良率的问题。
针对现有问题，如图2所示，本申请提供一种阵列基板，所述阵列基板包括：衬底110；缓冲层120，形成在所述110衬底之上；有源层130，形成在所述缓冲层120远离衬底110的一侧；栅极绝缘层140，形成在所述有源层130远离所述缓冲层120的一侧；凹槽T1，设置在所述栅极绝缘层中；栅极150设置在所述栅极绝缘层远离所述有源层130的一侧；公共电极160，设置在凹槽T1内。本申请通过栅极150和公共电极160之间形成有高度差，缓解了金属层在刻蚀时，刻蚀液容易在栅极和公共电极之间残留的问题。
在一些实施例中，衬底110的材料一般为玻璃；缓冲层120为无机材料，可以为氮化硅、氧化硅中的一种；有源层130的材料为多晶硅层，制备有源层130时，首先在所述缓冲层130上形成非晶硅层，然后向反应腔室通入甲烷和反应气体，进行高温活化形成活性离子和离子团，在非晶硅层上形成掺杂有离子的非晶硅薄膜，然后对非晶硅薄膜进行晶化工艺处理，对非晶硅薄膜进行加热到700度以上，形成多晶硅层。向反应腔通入刻蚀气体，对所述多晶硅层进行图案化处理，形成有源层的沟道区，沟道区的两侧形成有源层130的掺杂区；栅极绝缘层140的材料为无机材料，可以为氮化硅、氧化硅中的一种。
凹槽T1形成在所述栅极绝缘层140远离所述缓冲层120的一侧，所述凹槽T1与所述有源层130设置在同一水平面，且距离所述有源层130边缘的距离为30纳米到50纳米。
在一些实施例中，所述凹槽T1贯穿栅极绝缘层140到所述缓冲层的表面。
在一些实施例中，所述凹槽T1的深度为所述栅极绝缘层140的二分之一到三分之一。
在一些实施例中，所述凹槽T1的形状为倒梯形、三角形、半圆形中的一种。
在一些实施例中，使用磁控溅射方法，在所述栅极绝缘层140上制备第一金属层。第一金属层的材料可以是钼、铝、铝镍合金、钼钨合金、铬、或铜等金属，也可以是上述几种材料薄膜的组合结构。对第一金属层进行刻蚀，所述第一金属层在栅极绝缘层140远离所述有源层130的一侧形成栅极，在凹槽T1内形成公共电极。
在一些实施例中，使用磁控溅射方法，在凹槽T1内制备第一金属层，所述第一金属层经刻蚀后形成公共电极160，在栅极绝缘层140上制备第二金属层，所述第二金属层经刻蚀后形成栅极150。第一金属层的材料可以是钼、铝、铝镍合金、钼钨合金、铬、或铜等金属，也可以是上述几种材料薄膜的组合结构；第二金属层的材料可以是钼、铝、铝镍合金、钼钨合金、铬、或铜等金属，也可以是上述几种材料薄膜的组合结构，第一金属层和第二金属层的材料可以相同，也可以不同。
如图3所示，本申请提供一种阵列基板的制作方法，用于制备上述所述的阵列基板，所述方法包括：
步骤S1：提供一基板；
步骤S2：在所述基板上依次形成衬底、缓冲层、有源层、栅极绝缘层；
步骤S3：在所述栅极绝缘层涂布一层光阻；
步骤S4：对所述光阻进行曝光显影后，所述栅极绝缘层上形成有凹槽；
步骤S5：在所述栅极绝缘层上沉积金属层，所述金属层图案化形成栅极和公共电极。
现结合图5至图8说明，本阵列基板的工作步骤。
在步骤S1中，所述基板一般为玻璃基板。
在步骤S2中，如图5所示，缓冲层120为无机材料，可以为氮化硅、氧化硅中的一种；有源层130的材料为多晶硅层，制备有源层130时，首先在所述缓冲层130上形成非晶硅层，然后向反应腔室通入甲烷和反应气体，进行高温活化形成活性离子和离子团，在非晶硅层上形成掺杂有离子的非晶硅薄膜，然后对非晶硅薄膜进行晶化工艺处理，对非晶硅薄膜进行加热到700度以上，形成多晶硅层。向反应腔通入刻蚀气体，对所述多晶硅层进行图案化处理，形成有源层的沟道区，沟道区的两侧形成有源层130掺杂区；栅极绝缘层140的材料为无机材料，可以为氮化硅、氧化硅中的一种。
在步骤S3中，如图6所示，所述光阻210采用涂布方法涂布在所述栅极绝缘层140之上。所述光阻的材料包括光敏树脂和光引发剂，所述树脂为高分子聚合物，一般为碱性可溶性树脂，其分子链通常含有一定量的羧基等酸性基团，确保在显影过程中能与碱性显影液发生反应溶解；所述光引发剂经紫外线照射后分解形成自由基，促进单体及聚合体双键打开而发生交联架桥反应形成网络，生成了不溶于碱性显影液的膜层结构。
图4是对步骤S4的进一步说明，如图4所示，对于步骤S4包括：
步骤S401：提供一掩膜板，所述掩膜版形成有凹槽图案；
步骤S402：用所述掩膜版对所述光阻进行曝光显影，所述光阻在所述凹槽图案的位置上形成有通孔；
步骤S403：对所述栅极绝缘层进行刻蚀，在所述通孔内，所述栅极绝缘层形成有凹槽；
步骤S404：剥离剩余的光刻胶。
在步骤S401中，提供一掩膜板，所述掩膜版形成有凹槽图案，使用紫外线灯对所述光阻210进行照射，所述光阻210在除凹槽图案的透光区内经紫外线照射，光引分解形成自由基，促进单体及聚合体双键打开而发生交联架桥反应形成网络，生成了不溶于碱性显影液的膜层结构，而在未曝光的凹槽图案区域，由于光阻210中的树脂通常含有一定量的羧基等酸性基团，因此显影过程中，光阻210未曾曝光的区域能与碱性显影液发生反应溶解，形成通孔。
在步骤S402中，采用喷淋显影液的方式，去除所述凹槽图案下的光阻，形成通孔。如图7所示，所述通孔贯穿所述光阻210至所述栅极绝缘层140表面。所述显影液一般为碱性显影液，如氢氧化钾。
如图8所示，在步骤S403中，采用湿刻蚀方法对所述通孔内栅极绝缘层140进行刻蚀形成凹槽T1，所述刻蚀液可以为草酸溶液。
在一些实施例中，所述凹槽T1贯穿栅极绝缘层140到所述缓冲层的表面。
在一些实施例中，所述凹槽T1的深度为所述栅极绝缘层140的二分之一到三分之一。
在一些实施例中，所述凹槽T1的形状为倒梯形、三角形、半圆形中的一种。
在步骤S404中，对所述阵列基板进行烘干，蒸发剩余的光刻胶。
对步骤S5，如图2所示，在一些实施例中，使用磁控溅射方法，在所述栅极绝缘层140上制备第一金属层。第一金属层的材料可以是钼、铝、铝镍合金、钼钨合金、铬、或铜等金属，也可以是上述几种材料薄膜的组合结构。对第一金属层进行刻蚀，形成栅极150和公共电极160，其中，所述第一金属层在栅极绝缘层140远离所述有源层130的一侧形成栅极，在凹槽T1内形成公共电极。
在一些实施例中，使用磁控溅射方法，在凹槽T1内制备第一金属层，所述第一金属层经刻蚀后形成公共电极160，在栅极绝缘层140上制备第二金属层，所述第二金属层经刻蚀后形成栅极150。第一金属层的材料可以是钼、铝、铝镍合金、钼钨合金、铬、或铜等金属，也可以是上述几种材料薄膜的组合结构；第二金属层的材料可以是钼、铝、铝镍合金、钼钨合金、铬、或铜等金属，也可以是上述几种材料薄膜的组合结构，第一金属层和第二金属层的材料可以相同，也可以不同。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种阵列基板及其制备方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
Claims (10)
1.一种阵列基板，其特征在于，包括；
衬底；
缓冲层，形成在所述衬底之上；
有源层，形成在所述缓冲层远离所述衬底的一侧；
栅极绝缘层，形成在所述有源层远离所述缓冲层的一侧，图案化形成有凹槽，所述凹槽设置在所述栅极绝缘层远离所述缓冲层的一侧；
金属层，形成在所述栅极绝缘层远离所述缓冲层的一侧，所述金属层的厚度小于所述凹槽的深度；
其中，所述金属层在所述有源层上方图案化形成栅极，所述金属层在所述凹槽内图案化形成公共电极，所述栅极和所述公共电极在水平方向上形成有高度差，所述公共电极与所述有源层之间绝缘。
2.如权利要求1所述的阵列基板，其特征在于，在水平方向上，所述凹槽与所述有源层边缘的距离在30纳米到50纳米之间。
3.如权利要求1所述的阵列基板，其特征在于，所述凹槽贯穿所述栅极绝缘层至所述缓冲层表面。
4.如权利要求1所述的阵列基板，其特征在于，所述凹槽的深度为所述栅极绝缘层的二分之一到三分之一。
5.如权利要求1所述的阵列基板，其特征在于，所述凹槽的形状包括倒梯形。
6.一种阵列基板的制作方法，用于制作权利要求1至5任一项所述的阵列基板，其特征在于，包括：
提供一基板；
在所述基板上依次形成衬底、缓冲层、有源层、栅极绝缘层；
在所述栅极绝缘层涂布一层光阻；
对所述光阻进行曝光显影后，所述栅极绝缘层上形成有凹槽；
在所述栅极绝缘层上沉积金属层，所述金属层图案化形成栅极和公共电极。
7.如权利要求6所述的制作方法，其特征在于，所述对所述光阻进行曝光显影后，在所述栅极绝缘层上形成有凹槽的步骤包括：
提供一掩膜板，所述掩膜版形成有凹槽图案；
用所述掩膜版对所述光阻进行曝光显影，所述光阻在所述凹槽图案的位置上形成有通孔；
对所述栅极绝缘层进行刻蚀，在所述通孔内，所述栅极绝缘层形成有凹槽；
剥离剩余的光刻胶。
8.如权利要求7所述的制作方法，其特征在于，所述对所述栅极绝缘层进行刻蚀，在所述通孔内，所述栅极绝缘层形成有凹槽的步骤包括：采用湿刻蚀法形成所述凹槽。
9.如权利要求6所述的制作方法，所述在所述栅极绝缘层上沉积金属层，所述金属层图案化形成栅极和公共电极的步骤包括：
在所述栅极绝缘层上沉积金属层，所述金属层经过一次构图工艺形成栅极和公共电极，所述公共电极形成在所述凹槽内。
10.如权利要求6所述的制作方法，所述在所述栅极绝缘层上沉积金属层，所述金属层图案化形成栅极和公共电极的步骤包括：
在所述凹槽内沉积第一金属层，所述第一金属层图案化形成公共电极；
在所述栅极绝缘层上沉积第二金属层，所述第二金属层图案化形成栅极。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010572313.XA CN111640766B (zh) | 2020-06-22 | 2020-06-22 | 一种阵列基板及其制作方法 |
| PCT/CN2020/127838 WO2021258610A1 (zh) | 2020-06-22 | 2020-11-10 | 一种阵列基板、显示面板及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010572313.XA CN111640766B (zh) | 2020-06-22 | 2020-06-22 | 一种阵列基板及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111640766A true CN111640766A (zh) | 2020-09-08 |
| CN111640766B CN111640766B (zh) | 2023-12-12 |
Family
ID=72333027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010572313.XA Active CN111640766B (zh) | 2020-06-22 | 2020-06-22 | 一种阵列基板及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN111640766B (zh) |
| WO (1) | WO2021258610A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021258610A1 (zh) * | 2020-06-22 | 2021-12-30 | 武汉华星光电技术有限公司 | 一种阵列基板、显示面板及制作方法 |
| WO2022184039A1 (zh) * | 2021-03-02 | 2022-09-09 | 苏州太阳井新能源有限公司 | 一种防止光伏电池边缘短路的电极制作方法及通过该方法形成的光伏电池 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000031004A (ko) * | 1998-11-02 | 2000-06-05 | 윤종용 | 평면 구동 방식의 액정 표시 장치 |
| CN102769040A (zh) * | 2012-07-25 | 2012-11-07 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及其制作方法、显示装置 |
| CN103018977A (zh) * | 2012-12-14 | 2013-04-03 | 京东方科技集团股份有限公司 | 一种阵列基板及其制造方法 |
| CN103353699A (zh) * | 2013-06-24 | 2013-10-16 | 京东方科技集团股份有限公司 | 一种阵列基板、其制备方法及显示装置 |
| CN103424915A (zh) * | 2012-05-24 | 2013-12-04 | 乐金显示有限公司 | 用于液晶显示器的阵列基板及其制造方法 |
| CN103489786A (zh) * | 2013-09-18 | 2014-01-01 | 京东方科技集团股份有限公司 | 一种阵列基板的制作方法 |
| US20160091765A1 (en) * | 2013-03-14 | 2016-03-31 | Boe Technology Group Co., Ltd. | Array substrate and manufacturing method thereof, and display device |
| CN106707635A (zh) * | 2017-03-20 | 2017-05-24 | 深圳市华星光电技术有限公司 | 阵列基板及其制造方法、液晶显示面板及液晶显示装置 |
| US20170199413A1 (en) * | 2015-09-06 | 2017-07-13 | Boe Technology Group Co., Ltd. | Array Substrate and Method for Manufacturing the Same, and Display Device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101556417B (zh) * | 2008-04-11 | 2010-12-01 | 北京京东方光电科技有限公司 | Ffs型tft-lcd阵列基板结构及其制造方法 |
| CN103018974B (zh) * | 2012-11-30 | 2016-05-25 | 京东方科技集团股份有限公司 | 液晶显示装置、多晶硅阵列基板及制作方法 |
| CN106024808A (zh) * | 2016-06-08 | 2016-10-12 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示器件 |
| CN106847744B (zh) * | 2017-02-20 | 2020-10-02 | 合肥京东方光电科技有限公司 | 阵列基板的制备方法、阵列基板及显示装置 |
| CN111640766B (zh) * | 2020-06-22 | 2023-12-12 | 武汉华星光电技术有限公司 | 一种阵列基板及其制作方法 |
-
2020
- 2020-06-22 CN CN202010572313.XA patent/CN111640766B/zh active Active
- 2020-11-10 WO PCT/CN2020/127838 patent/WO2021258610A1/zh active Application Filing
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000031004A (ko) * | 1998-11-02 | 2000-06-05 | 윤종용 | 평면 구동 방식의 액정 표시 장치 |
| CN103424915A (zh) * | 2012-05-24 | 2013-12-04 | 乐金显示有限公司 | 用于液晶显示器的阵列基板及其制造方法 |
| CN102769040A (zh) * | 2012-07-25 | 2012-11-07 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及其制作方法、显示装置 |
| CN103018977A (zh) * | 2012-12-14 | 2013-04-03 | 京东方科技集团股份有限公司 | 一种阵列基板及其制造方法 |
| US20160091765A1 (en) * | 2013-03-14 | 2016-03-31 | Boe Technology Group Co., Ltd. | Array substrate and manufacturing method thereof, and display device |
| CN103353699A (zh) * | 2013-06-24 | 2013-10-16 | 京东方科技集团股份有限公司 | 一种阵列基板、其制备方法及显示装置 |
| CN103489786A (zh) * | 2013-09-18 | 2014-01-01 | 京东方科技集团股份有限公司 | 一种阵列基板的制作方法 |
| US20170199413A1 (en) * | 2015-09-06 | 2017-07-13 | Boe Technology Group Co., Ltd. | Array Substrate and Method for Manufacturing the Same, and Display Device |
| CN106707635A (zh) * | 2017-03-20 | 2017-05-24 | 深圳市华星光电技术有限公司 | 阵列基板及其制造方法、液晶显示面板及液晶显示装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021258610A1 (zh) * | 2020-06-22 | 2021-12-30 | 武汉华星光电技术有限公司 | 一种阵列基板、显示面板及制作方法 |
| WO2022184039A1 (zh) * | 2021-03-02 | 2022-09-09 | 苏州太阳井新能源有限公司 | 一种防止光伏电池边缘短路的电极制作方法及通过该方法形成的光伏电池 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111640766B (zh) | 2023-12-12 |
| WO2021258610A1 (zh) | 2021-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109671726B (zh) | 阵列基板及其制造方法、显示面板、显示装置 | |
| KR101199937B1 (ko) | 포토레지스트의 가장자리부의 버의 형성방법과 어레이 기판의 제조방법 | |
| CN100445852C (zh) | 制造有机薄膜晶体管的方法和用其制造液晶显示器件的方法 | |
| CN111128877B (zh) | 刻蚀阻挡型阵列基板的制备方法 | |
| CN111640766A (zh) | 一种阵列基板及其制作方法 | |
| CN104538348B (zh) | 过孔和显示基板的制作方法 | |
| KR20090126589A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| WO2020006831A1 (zh) | 一种阵列基板及其制作方法 | |
| CN106206428A (zh) | 阵列基板及其制作方法、显示面板 | |
| CN107895713B (zh) | Tft基板制作方法 | |
| CN110714200A (zh) | 含铜金属层的蚀刻方法、薄膜晶体管、显示装置及蚀刻剂 | |
| CN113257738B (zh) | 阵列基板的制备方法、阵列基板及显示面板 | |
| CN115547927A (zh) | 阵列基板的制备方法、阵列基板及显示面板 | |
| US20150194660A1 (en) | 3d barrier substrate, manufacturing method thereof and display device | |
| CN107579005A (zh) | 薄膜晶体管及制备方法、阵列基板及显示装置 | |
| US11522070B2 (en) | Manufacturing method of low temperature poly-silicon substrate (LTPS) | |
| WO2020133808A1 (zh) | 阵列基板及其制作方法 | |
| WO2020098024A1 (zh) | 一种阵列基板的制造方法及显示面板 | |
| KR20080035045A (ko) | 표시 기판의 제조 방법 | |
| TW415110B (en) | Fabrication method of thin-film transistor | |
| WO2019104836A1 (zh) | Tft基板制作方法 | |
| CN108054103B (zh) | 显示基板及其制造方法、显示装置 | |
| US11037801B2 (en) | Fabrication methods of patterned metal film layer, thin film transistor and display substrate | |
| US10147807B2 (en) | Method of manufacturing pixel structure | |
| CN111697008B (zh) | 阵列基板及阵列基板制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |