CN111613563B - 一种静电吸盘及晶圆测试方法 - Google Patents
一种静电吸盘及晶圆测试方法 Download PDFInfo
- Publication number
- CN111613563B CN111613563B CN201910142058.2A CN201910142058A CN111613563B CN 111613563 B CN111613563 B CN 111613563B CN 201910142058 A CN201910142058 A CN 201910142058A CN 111613563 B CN111613563 B CN 111613563B
- Authority
- CN
- China
- Prior art keywords
- wafer
- base
- electrostatic chuck
- insulating layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 137
- 239000000758 substrate Substances 0.000 claims abstract description 136
- 239000002156 adsorbate Substances 0.000 claims abstract description 18
- 238000007786 electrostatic charging Methods 0.000 claims description 45
- 239000004020 conductor Substances 0.000 claims description 36
- 239000000463 material Substances 0.000 claims description 29
- 239000004065 semiconductor Substances 0.000 claims description 26
- 238000009826 distribution Methods 0.000 claims description 17
- 239000012212 insulator Substances 0.000 claims description 13
- 239000011810 insulating material Substances 0.000 claims description 8
- 238000004891 communication Methods 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 238000001179 sorption measurement Methods 0.000 claims description 4
- 230000009466 transformation Effects 0.000 abstract description 7
- 235000012431 wafers Nutrition 0.000 description 267
- 238000000034 method Methods 0.000 description 21
- 230000008569 process Effects 0.000 description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 238000004064 recycling Methods 0.000 description 8
- 239000000919 ceramic Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000007517 polishing process Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000013467 fragmentation Methods 0.000 description 2
- 238000006062 fragmentation reaction Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- NEIHULKJZQTQKJ-UHFFFAOYSA-N [Cu].[Ag] Chemical compound [Cu].[Ag] NEIHULKJZQTQKJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007600 charging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
- H01L21/6833—Details of electrostatic chucks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
本发明提供一种静电吸盘及晶圆测试方法，静电吸盘包括用于承载待吸附物的基板；设置在基板的上方的绝缘层，其通过静电力吸附待吸附物；设置在基板和/或绝缘层中的导电部，其与待吸附物的背面的至少部分区域接触。晶圆测试方法采用上述静电吸盘吸附晶圆，并通过导电部导通真空吸盘和晶圆背面。本发明的静电吸盘可以放置在Taiko晶圆背面的凹陷区，使得Taiko晶圆的背面整体呈平面式，可以直接放置在传统测试机台的平面式的真空吸盘上进行测试。non‑Taiko晶圆的背面也可以放置与其尺寸相当的静电吸盘，不影响其在传统机台上的测试。如此，免去了设备改造成本，提供了测试机台的通用性及利用率，由此降低了晶圆测试成本。通过静电力吸附晶圆能够降低破片率。
Description
技术领域
本发明涉及集成电路技术领域，具体地涉及半导体功率器件制造领域，更具体地涉及一种静电吸盘及晶圆测试方法。
背景技术
在集成电路中，功率器件是一个重要的应用领域。功率器件制造过程中，晶圆的背面工艺制程对器件电阻的降低及后续的封装都有重要影响。对于背面工艺制程的研磨工艺，现有技术中主要有Taiko工艺和非Taiko的传统研磨工艺。采用Taiko工艺对晶圆进行研磨时，将保留晶圆外围的边缘部分，只对晶圆内进行研磨薄型化。该工艺能够降低薄型晶圆的搬运风险，并且能够减少传统研磨工艺造成的晶圆翘曲现象，提高晶圆的强度。
然而，由于Taiko工艺处理后的晶圆(简称Taiko晶圆)背面存在凹陷区，而传统研磨工艺处理后的晶圆(简称传统晶圆)背面为平面式，这就导致测试传统晶圆的平面式真空吸盘无法载放Taiko晶圆。
为了测试Taiko晶圆，目前常用的方法都是通过更改真空吸盘的样式来配合吸附放置 Taiko晶圆，例如将真空吸盘设置为具有与Taiko晶圆背面的凹陷区对应的凸台。这种更改真空吸盘的方式涉及到设备改造，势必会增加测试成本，并且改造后无法零成本还原，因此无法兼容测试传统晶圆。由此导致晶圆测试机台的利用率降低，晶圆测试成本增加。
发明内容
鉴于现有技术的上述缺陷和不足，本发明提供一种静电吸盘及晶圆测试方法，通过该静电吸盘及晶圆测试方法，使Taiko晶圆能够在传统测试机台上进行测试，而不必对测试机台做出任何更改，从而提高晶圆测试机台的利用率，降低晶圆测试成本。
根据本发明的第一方面，本发明提供了一种静电吸盘，包括：
基板，用于承载待吸附物；
绝缘层，设置在所述基板的上方，并且通过静电力吸附所述待吸附物；
导电部，设置在所述基板和/或所述绝缘层中，与所述待吸附物的背面的至少部分区域接触。
可选地，所述待吸附物包括晶圆，所述晶圆的背面存在凹陷区，所述凹陷区的厚度小于所述晶圆的外围边缘的厚度；所述静电吸盘吸附所述晶圆，并且所述静电吸盘的至少部分区域填充所述凹陷区，将所述晶圆放置在测试机台上进行测试时，所述晶圆的背面通过所述导电部与所述测试机台导通。
可选地，所述待吸附物包括晶圆，所述晶圆的背面呈现平面式，所述静电吸盘吸附所述晶圆，并且将所述晶圆放置在测试机台上进行测试时，所述晶圆的背面通过所述导电部与所述测试机台导通。
可选地，所述基板和所述绝缘层的直径相同，所述基板和所述绝缘层的直径介于188 mm～315mm，所述绝缘层的厚度介于50μm～280μm，所述基板和所述绝缘层的厚度之和介于250μm～720μm。
可选地，所述基板包括绝缘材料或半导体材料；所述导电部包括设置在所述基板和所述绝缘层中的至少一个导电孔以及填充在所述导电孔中的导电材料，所述导电部贯穿所述基板和所述绝缘层。
可选地，所述基板包括导体材料；所述导电部包括设置在所述绝缘层中的至少一个导电孔和填充在所述导电孔中的导电材料，所述导电孔贯穿所述绝缘层并且与所述基板导通。
可选地，所述导电孔的中心距离所述静电吸盘的边缘5000μm～10000μm，并且所述导电孔以同心圆的形式分布在所述静电吸盘中，所述导电孔的直径介于1450μm～1600 μm。
可选地，所述绝缘层的直径小于所述基板的直径，并且在所述基板的中间区域形成突出部，所述突出部填充所述凹陷区；所述基板包括绝缘材料或半导体材料，所述导电部包括设置在所述基板的边缘部分中的至少一个导电孔以及填充在所述导电孔中的导电材料，所述导电部贯穿所述基板的边缘部分。
可选地，所述绝缘层的直径介于188mm～290mm，厚度介于700μm～720μm；所述基板的直径介于198mm～302mm，厚度介于200μm～300μm。
可选地，所述基板包括多层结构，所述基板包括绝缘材料或半导体材料，所述基板中的部分层结构形成与所述绝缘层连接的第一基部，所述基板中的其余层结构形成位于所述第一基部下方的第二基部；
所述绝缘层和所述第一基部的直径相同且小于所述第二基部的直径，并且所述绝缘层和所述第一基部在所述第二基部的中间区域形成突出部；
所述导电部包括设置在所述第二基部的边缘部分中的至少一个导电孔以及填充在所述导电孔中的导电材料，所述导电部贯穿所述第二基部的边缘部分。
可选地，所述绝缘层和所述第一基部形成的突出部的直径介于188mm～290mm，厚度介于700μm～720μm，其中，所述绝缘层的厚度介于200μm～280μm；所述第二基部的直径介于198mm～302mm，厚度介于200μm～300μm。
可选地，所述基板包括多层结构，所述基板中的部分层结构形成与所述绝缘层连接的第一基部，所述基板中的其余层结构形成位于所述第一基部外侧的环状的第二基部，所述第二基部包含与所述待吸附物接触的部分，所述基板包括绝缘体或半导体材料；
其中，所述绝缘层和所述第一基部的直径相同且小于所述第二基部的直径，所述绝缘层和部分所述第一基部形成突出部，所述导电部包括设置在所述第二基部中的至少一个导电孔以及填充在所述导电孔中的导电材料，所述导电部贯穿所述第二基部。
可选地，所述绝缘层和部分所述第一基部形成的所述突出部的直径介于188mm～290 mm，厚度介于700μm～720μm，其中所述绝缘层的厚度介于200μm～280μm；所述第二基部的外径介于198mm～302mm，内径介于188mm～290mm，厚度介于200μm ～300μm，所述第一基部的另一部分与所述第二基部的厚度相等。
可选地，所述导电孔的中心距离所述静电吸盘的边缘900μm～1050μm，并且所述导电孔以同心圆的形式分布在所述静电吸盘中，所述导电孔的直径介于1450μm～1600 μm。
可选地，所述静电吸盘还包括静电吸附控制器、静电充电孔以及静电电极，
其中，所述静电吸附控制器通过所述静电充电孔向所述静电电极充电或者放电；
所述静电充电孔设置在所述基板和所述绝缘层中，并且部完全贯穿所述绝缘层；
所述静电电极均匀分布在所述绝缘层内，并且所述静电电极的分布对应于所述待吸附物的测试区域以外的区域。
根据本发明的第二方面，本发明提供一种静电吸盘，包括：
基板，用于承载待吸附物；
绝缘层，设置在所述基板的上方，并且通过静电力吸附所述待吸附物；
其中，所述基板包括与所述待吸附物的背面导通的导电部分。
可选地，所述待吸附物包括晶圆，所述晶圆的背面存在凹陷区，所述凹陷区的厚度小于所述晶圆的外围边缘的厚度；所述静电吸盘吸附所述晶圆，并且所述静电吸盘的至少部分区域填充所述凹陷区，将所述晶圆放置在测试机台上进行测试时，所述晶圆的背面通过所述导电部分与所述测试机台导通。
可选地，所述待吸附物包括晶圆，所述晶圆的背面呈现平面式，所述静电吸盘吸附所述晶圆，并且将所述晶圆放置在测试机台上进行测试时，所述晶圆的背面通过所述导电部分与所述测试机台导通。
可选地，所述绝缘层在所述基板的中间部分形成突出部，所述突出部填充在所述晶圆的所述凹陷区，所述绝缘层的直径介于188mm～290mm，厚度介于700μm～720μm；所述基板的直径介于198mm～302mm，厚度介于200μm～300μm。
可选地，所述基板包括多层结构，所述基板中的部分层结构形成与所述绝缘层连接的第一基部，所述基板中的其余层结构形成位于所述第一基部下方的第二基部，所述第一基部包括绝缘体或半导体材料，所述第二基部包括导体材料；
其中，所述绝缘层和所述第一基部的直径相同且小于所述第二基部的直径，所述绝缘层和所述第一基部形成突出部，所述突出部填充在所述晶圆的所述凹陷区，所述第二基部的边缘部分形成与所述晶圆导通的所述导电部分。
可选地，所述绝缘层和所述第一基部形成的所述突出部的直径介于188mm～290mm，厚度介于700μm～720μm，其中绝缘层的厚度介于200μm～280μm；所述第二基部的直径介于198mm～302mm，厚度介于200μm～300μm。
可选地，所述基板包括多层结构，所述基板中的部分层结构形成与所述绝缘层连接的第一基部，所述基板中的其余层结构形成位于所述第一基部外侧的环状的第二基部，所述第二基部包含于所述待吸附物接触的部分，所述第一基部包括绝缘体或半导体材料，所述第二基部包括导体材料；
其中，所述绝缘层和所述第一基部的直径相同且小于所述第二基部的直径，所述绝缘层和部分所述第一基部形成突出部，所述突出部填充在所述晶圆的所述凹陷区，所述第二基部形成与所述晶圆背面导通的导电环。
可选地，所述绝缘层和部分所述第一基部形成的所述突出部的直径介于188mm～290 mm，厚度介于700μm～720μm，其中所述绝缘层的厚度介于200μm～280μm；所述第二基部的外径介于198mm～302mm，内径介于188mm～290mm，厚度介于200μm～300 μm，所述第一基部的另一部分与所述第二基部的厚度相等。
可选地，述基板包括多层结构，所述基板中的部分层结构形成与所述绝缘层连接的第一基部，所述基板中的其余层结构形成位于所述第一基部外侧的环状的第二基部，所述第二基部包含与所述待吸附物接触的部分，所述第一基部包括绝缘体或半导体材料，所述第二基部包括导体材料；
其中，所述绝缘层和所述第一基部的直径相同且等于所述第二基部的内径，所述绝缘层和所述第一基部的厚度之和与所述第二基部的厚度相等，所述第二基部形成与所述晶圆背面导通的导电环。
可选地，所述绝缘层和所述第一基部的直径介于188mm～290mm，所述绝缘层和所述第一基部的厚度之和介于250μm～400μm，其中所述绝缘层的厚度介于50μm～100μ m；所述第二基部的外径介于200mm～315mm，内径介于188mm～290mm，厚度介于250μ m～400μm。
可选地，所述静电吸盘还包括静电吸附控制器、静电充电孔以及静电电极，
其中，所述静电吸附控制器通过所述静电充电孔向所述静电电极充电或者放电；
所述静电充电孔设置在所述基板和所述绝缘层中，并且部完全贯穿所述绝缘层；
所述静电电极均匀分布在所述绝缘层内，并且所述静电电极的分布对应于所述待吸附物的测试区域以外的区域。
根据本发明的第三方面，本发明提供了一种晶圆测试方法，包括以下步骤：
提供一晶圆，所述晶圆包括晶圆正面和晶圆背面；
使用本发明所述的静电吸盘吸附所述晶圆的背面；
将所述静电吸盘连同所述晶圆一同放置在晶圆测试机台的真空吸盘上；
对所述晶圆进行测试；
其中，所述静电吸盘的导电部将所述晶圆背面与所述真空吸盘导通。
可选地，通过所述静电吸盘的静电充电孔对所述静电吸盘充电，通过静电力吸附所述晶圆，所述真空吸盘通过真空吸附所述静电吸盘。
可选地，所述晶圆测试方法还包括以下步骤：
测试完成后，将所述静电吸盘和所述晶圆取下，并回收所述静电吸盘。
如上所述，本发明的静电吸盘及晶圆测试方法具有如下技术效果：
1、本发明的静电吸盘具有不同的形状，圆柱形的静电吸盘可以放置在Taiko晶圆背面的凹陷区，使得Taiko晶圆的背面整体呈平面式，这样Taiko晶圆可以直接放置在传统测试机台的平面式的真空吸盘上进行测试。另外，传统的non-Taiko晶圆的背面也可以放置与其尺寸相当的静电吸盘，放置静电吸盘的non-Taiko晶圆背面整体上仍然是平面式的，不影响其在传统机台上的测试。如此，免去了设备改造成本，提供了测试机台的通用性及利用率，由此降低了晶圆测试成本。
2、所述静电吸盘设置有导电部，所述导电部能够将晶圆背面和测试机台的真空吸盘进行导通，从而导通例如MOSFET这样的功率器件的晶圆背面的电极，实现对MOSFET的测试。
3、所述静电吸盘设置有静电充电孔及静电电极，从而能够在静电电极和晶圆背面之间产生静电力，通过静电力吸附晶圆，这样经减薄的晶圆不会因局部受力产生伤痕，能够更好地完成晶圆的传输及固定，降低破片率。
4、本发明中，静电吸盘内的静电电极具有特殊设计，使其避开晶圆的测试区域，这样在晶圆的测试部位就不会存在电极，也就能够避免晶圆测试施加针压时造成的晶圆破碎。
5.本发明的晶圆测试方法能够实现所述静电吸盘的重复利用，由此也能够降低晶圆测试成本。
附图说明
通过参考附图会更加清楚的理解本发明的特征和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中：
图1显示为经Taiko工艺处理后的晶圆的径向截面示意图。
图2显示为现有技术中测试图1所示的晶圆的卡盘的径向截面示意图。
图3显示为本发明实施例一提供的静电吸盘的示意图。
图4显示为图3所示的静电吸盘的俯视示意图。
图5显示为图3所示的静电吸盘用于Taiko晶圆测试时的示意图。
图6显示为图3所示的静电吸盘用于non-Taiko晶圆测试时的示意图。
图7显示为实施例二提供的静电吸盘的示意图。
图8显示为实施例三提供的静电吸盘的示意图。
图9现显示为图8所示静电吸盘的俯视示意图。
图10显示为图8所示的静电吸盘用于Taiko晶圆测试时的示意图。
图11显示为实施例四提供的静电吸盘的示意图。
图12显示为实施例五提供的静电吸盘的示意图。
图13显示为实施例六提供的静电吸盘的示意图。
图14显示为实施例七提供的静电吸盘的示意图。
图15显示为实施例八提供的静电吸盘的示意图。
图16显示为图15所示的静电吸盘的俯视示意图。
图17显示为实施例九提供的静电吸盘的示意图。
图18显示为图17所示的静电吸盘用于晶圆测试时的示意图。
图19显示为实施例十提供的晶圆测试方法的流程示意图。
附图标记
100 Taiko晶圆
101 晶圆正面
102 晶圆背面
103 晶圆背面的凹陷区
104 晶圆的外围边缘
100’ Non-Taiko晶圆
102’ 晶圆背面
200 真空吸盘
201 凸台
10 静电吸盘
11 基板
12 绝缘层
13 导电孔
14 静电充电孔
15 静电电极
20 静电吸盘
21 基板
22 绝缘层
23 导电孔
24 静电充电孔
25 静电电极
30 静电吸盘
31 基板
32 绝缘层
33 导电孔
34 静电充电孔
35 静电电极
301 突出部
302 边缘区域
40 静电吸盘
41 基板
42 绝缘层
43 导电孔
44 静电充电孔
45 静电电极
401 突出部
402 边缘区域
411 第一基部
412 第二基部
50 静电吸盘
51 基板
52 绝缘层
54 静电充电孔
55 静电电极
501 突出部
502 边缘区域
60 静电吸盘
61 基板
611 第一基部
612 第二基部
62 绝缘层
64 静电充电孔
65 静电电极
601 突出部
602 边缘区域
70 静电吸盘
711 第一基部
712 第二基部
72 绝缘层
73 导电孔
74 静电充电孔
75 静电电极
701 突出部
702 边缘区域
80 静电吸盘
811 第一基部
812 第二基部
82 绝缘层
84 静电充电孔
85 静电电极
801 突出部
802 边缘区域
90 静电吸盘
91 基板
911 第一基部
912 第二基部
92 绝缘层
94 静电充电孔
95 静电电极
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在集成电路中，半导体器件，尤其是功率器件是一个重要的应用领域。功率器件制造过程中，晶圆的背面工艺制程对器件电阻的降低及后续的封装都有重要影响。对于背面工艺制程的研磨工艺，现有技术中主要有Taiko工艺和传统的非Taiko(non-Taiko)研磨工艺。采用Taiko工艺对晶圆进行研磨时，将保留晶圆外围的边缘部分，只对晶圆内进行研磨薄型化。该工艺能够降低薄型晶圆的搬运风险，并且能够减少传统研磨工艺造成的晶圆翘曲现象，提高晶圆的强度。
然而，由于Taiko工艺处理后的晶圆(简称Taiko晶圆)背面存在凹陷区，而传统的non-Taiko研磨工艺处理后的晶圆(简称non-Taiko)背面为平面式，这就导致测试传统晶圆的探针台无法载放Taiko晶圆，反之能测试Taiko晶圆的探针台无法载放传统晶圆。
为了测试Taiko晶圆，目前常用的方法都是通过更改卡盘的样式来配合吸附放置Taiko 晶圆，例如将卡片设置为具有与Taiko晶圆背面的凹陷区对应的凸台。这种更改卡盘的方式涉及到设备改造，势必会增加测试成本，并且改造后无法零成本还原，因此无法兼容测试传统晶圆。由此导致晶圆测试机台的利用率降低，晶圆测试成本增加。
另外，现有技术中的静电吸盘主要用途有：在液晶面板制造中所使用的基板层压装置、离子掺杂装置等中使用静电吸盘来吸附/保持玻璃基板；或者在由半导体制造工艺所使用的蚀刻处理、化学气相沉积(CVD)进行的薄膜形成等等离子体处理装置、电子曝光装置、离子描画装置、离子注入装置等中使用静电吸盘来吸附/保持半导体晶片。
然而，现有技术中的静电吸盘没有导电设计，不能使用于功率器件，例如MOSFET的Taiko晶圆测试。其次，现有技术中的静电吸盘中的电极分布没有特定的设计分布规则，晶圆测试时易造成晶圆碎片；另外，现有技术中只有平板式静电吸盘、凹槽式静电吸盘，这些吸盘均无法用于Taiko。
实施例一
为了克服现有技术中的静电吸盘无法用于例如MOSFET的功率器件的晶圆测试，以及不同晶圆背面处理工艺导致的晶圆测试机台利用率低、测试成本增加等问题，本实施例提供一种静电吸盘，如图3所示，该静电吸盘10呈圆柱形，其包括基板11、绝缘层12以及导电部。图3所示的静电吸盘10中，绝缘层12可以选自陶瓷或塑料等绝缘材料；基板11 可以选自绝缘体、半导体等材料，例如可以是陶瓷。基于此，本实施例中的导电部包括设置在所述基板和所述绝缘层中的至少一个导电孔13，以及填充在所述导电孔13中的导电材料，并且所述导电孔贯穿所述基板11和所述绝缘层12。在本实施例的一优选实施例中，导电孔13的直径介于1450μm～1600μm，该导电材料可以选自金、银铜等组成的群组中的一种。出于经济因素的考虑，可以优选铜。
另外，参照附图4，由图4所示的静电吸盘10的俯视图可以看出，在本实施例中，静电吸盘10可以包括由8个导电孔13形成的导电部。这8个导电孔13均匀分布在同一圆周上，并且导电孔的中心距离基板11的边缘5000μm～10000μm。进一步地，由图3和图4 可以看出，静电吸盘10还包括静电充电孔14和静电电极15，静电充电孔14设置在所述基板11和所述绝缘层12中，并且贯穿所述基板11但是不贯穿所述绝缘层12，通过静电充孔 14向位于绝缘层12中的静电电极15充电或者放电。在本实施例的另一优选实施例中，静电电极15可以是均匀分布在绝缘层中的9个或者8个静电电极，并且要避开晶圆测试部位所对应的区域。由此测试部位的下方不会存在电极，在向晶圆的测试部位施加针压时，可以避免针压和静电力相互作用导致晶圆破碎。
参照图5和图6，分别示出了静电吸盘10用于MOSFET Taiko晶圆和non-Taiko晶圆测试的示意图。首先参照图5，Taiko晶圆100具有晶圆正面101及晶圆背面102，由于前述Taiko处理工艺的特殊性，晶圆背面102的中间区域具有凹陷区103。进行晶圆测试时，将静电吸盘放置在该凹陷区103中，使得晶圆背面102和静电吸盘10整体上呈现平面式。通过静电吸盘的静电吸附控制器(未图示)向静电吸盘10的静电电极15施加电压，在绝缘层12的上表面和凹陷区103的表面之间产生静电力，从而吸附晶圆100。通常Taiko晶圆具有8”和12”两种规格的晶圆，因此，静电吸盘10的基板11和绝缘层12的直径介于188 mm～190mm或者288mm～290mm，以适应凹陷区103的直径；所述绝缘层的厚度介于200 μm～280μm，为了适应所述凹陷区103的深度，所述基板和所述绝缘层的厚度之和介于700 μm～720μm。
将静电吸盘10吸附至晶圆背面102之后，将晶圆100连同静电吸盘10放置在真空吸盘200上。此时晶圆背面102的边缘及静电吸盘10的基板11的下表面与真空吸盘200接触，真空吸盘200通过真空与晶圆100和静电吸盘10吸附连接。由于静电吸盘10中设置有贯穿基板11和绝缘层12的导电孔13，导电孔13中填充有导电材料，因此，当静电吸盘 10、晶圆100和真空吸盘200真空吸附连接时，导电孔13中的导电材料将真空吸盘200与晶圆背面102导通。由此可以进行晶圆测试。测试完成后，取下晶圆100和静电吸盘10，并通过静电充电孔14为静电电极15去电，去除静电吸盘10和晶圆背面102之间的静电力，取下静电吸盘10，实现静电吸盘10的重复利用。
参照图6，non-Taiko晶圆100’同样具有晶圆正面101’及晶圆背面102’，在该晶圆100’中，晶圆背面102’整体上平面式的。此时，将静电吸盘10放置在晶圆背面102’即可。以与图5所示相同的方式向静电吸盘10的静电电极15施加电压，使得静电吸盘10和晶圆背面102’通过静电力连接。然后进行与图5相同的测试、回收静电吸盘10的步骤。同样地， non-Taiko晶圆也具有8”和12”两种规格的晶圆，对于8”的晶圆，静电吸盘10的基板11 和绝缘层12的直径介于200mm～215mm或者300mm～315mm；所述绝缘层的厚度介于50 μm～100μm，所述基板的厚度介于200μm～300μm。
本实施例中，静电吸盘可以放置在Taiko晶圆背面的凹陷区，使得Taiko晶圆的背面整体呈平面式，这样Taiko晶圆可以直接放置在传统测试机台的平面式的真空吸盘上进行测试。另外，传统的non-Taiko晶圆的背面也可以放置与其尺寸相当的静电吸盘，放置静电吸盘的non-Taiko晶圆背面整体上仍然是平面式的，不影响其在传统机台上的测试。如此，免去了设备改造成本，提供了测试机台的通用性及利用率，由此降低了晶圆测试成本。
另外，本实施例所述的静电吸盘还可以用于承载其他具有类似需求的待吸附物。
实施例二
本实施例提供了一种静电吸盘20，与实施例一提供的静电吸盘10的相同之处不再赘述，其不同之处在于：
本实施例中，静电吸盘20包括基板21、绝缘层22、导电部、静电充电孔24及静电电极25。基板21包括导体材料，该导体材料可以是金、银、铜等中的一种，出于经济考虑，优选为铜。由于该基板21包括导体材料，其可以导电，因此，在本实施例中，导电部包括基板21及设置在绝缘层22中的导电孔23和填充在导电孔23中的导电材料。该导电孔23 贯穿绝缘层22，通过所述导电材料实现基板21和晶圆背面的导通，进而实现与测试机台上真空吸盘的导通。
实施例三
如图8所示，本实施例提供了一种静电吸盘30，与实施例一提供的静电吸盘10的相同之处不再赘述，其不同之处在于：
在本实施例中，静电吸盘30整体上呈圆柱形，具体地包括基板31及由绝缘层32形成的突出部301，所述基板31位于所述绝缘层下方，并且形成静电吸盘的边缘部分302，该静电吸盘30同样包括静电充电孔34和静电电极35，静电充电孔34和静电电极35的设置与分布与实施例一中静电充电孔14和静电电极15的设置与分布相同，在此不再赘述。
另外参照附图9，在本实施例中，基板31包括绝缘体或半导体材料，例如可以是陶瓷等。因此在本实施例中，导电部包括导电孔33，该导电孔33设置在基板31形成的边缘区域302中，并且贯穿该边缘区域302，导电孔33中同样填充有导电材料。所述导电孔33的中心距离基板31的边缘900μm～1050μm，并且所述导电孔以同心圆的形式分布在所述静电吸盘中，所述导电孔的直径介于1450μm～1600μm。
如图10所示，示出了上述静电吸盘30用于MOSFET Taiko晶圆测试的示意图。静电吸盘30整体放置在晶圆100的背面，其中绝缘层32形成的突出部301整体位于晶圆背面 102的凹陷区103中，突出部301的形状、尺寸与凹陷区103的形状和尺寸相当。基板31 接触并支撑晶圆背面102的边缘部分。例如，在8”规格的Taiko晶圆中，突出部301的直径介于188mm～190mm，高度介于700μm～720μm，基板31的直径介于198mm～202mm，厚度介于200μm～300μm；在12”规格的晶圆中，突出部301的直径介于288mm～290mm，高度介于700μm～720μm，基板31的直径介于298mm～302mm，厚度介于200μm～300μm。
静电吸盘30与晶圆背面102通过静电力吸附连接在一起，并放置在测试机台的真空吸盘200上，真空吸盘200通过真空与晶圆背面102和静电吸盘300真空吸附连接。此时位于静电吸盘30的边缘区域302中的导电孔33及其中的导电材料导通真空吸盘200和晶圆背面102，由此可以进行MOSFET Taiko晶圆测试。测试完成后同样可以对静电吸盘30进行回收，实现重复利用。
实施例四
本实施例提供一种静电吸盘，如图11所示，本实施例的静电吸盘40同样包括基板41 及绝缘层42。该静电吸盘40同样包括静电充电孔44和静电电极45，静电充电孔44和静电电极45的设置与分布与实施例一中静电充电孔14和静电电极15的设置与分布相同，在此不再赘述。
本实施例与实施例一的不同之处在于，在本实施例中，所述基板41包括第一基部411 和第二基部412。本实施例中，静电吸盘40的基板41可以设置成两层或多层结构，其中部分层结构形成与所述绝缘层连接的第一基部411，其余层结构形成位于第一基部下方的第二基部412，第二基部412包含与待吸附物，例如晶圆，接触的部分。如图11所示，所述第一基部411与绝缘层42形成所述静电吸盘的中间突出部分401，所述第二基部412位于第一基部411的下方，并且在突出部401的外围形成静电吸盘的边缘部分402。在该实施例中，绝缘层42的厚度介于200μm～280μm，绝缘层42和第一基部411的厚度之和，即所述突出部401的高度，介于700μm～720μm。第二基部412的厚度介于200μm～300μm。
在本实施例中，第一基部411和第二基部412均包括绝缘体或半导体材料，例如均可以是陶瓷等。因此，在本实施例中，如图11所示，导电部包括设置在第二基部412形成的所述边缘区域402中的至少一个导电孔43，所述导电孔43的中心距离基板41的边缘900μ m～1050μm，并且所述导电孔以同心圆的形式分布在所述静电吸盘中，所述导电孔的直径介于1450μm～1600μm。所述导电孔43中填充有导电材料，例如铜等。该导电孔及其中的导电材料可以将晶圆背面及测试机台的真空吸盘导通，从而可以进行MOSFET Taiko晶圆测试。测试完成后同样可以对静电吸盘40进行回收，实现重复利用。
实施例五
本实施例提供一种静电吸盘，如图12所示，本实施例的静电吸盘50包括基板51及设置在所述基板51上方的绝缘层52，绝缘层52在所述基板51的中间部分形成突出部501，该静电吸盘50同样包括静电充电孔54和静电电极55，静电充电孔54和静电电极55的设置与分布与实施例一中静电充电孔14和静电电极15的设置与分布相同，在此不再赘述。
本实施例提供的静电吸盘50同样可用于实施例三所所描述的图10所示的晶圆100的测试，因此，本实施例的静电吸盘50与实施例三提供的静电吸盘30的相同之处不再赘述，与其不同之处在于：
如图12所示，本实施例中，基板51包括导体材料，例如可以是铜。因此在本实施例中，基板51的边缘部分502形成与晶圆导通的导电部分，该导电部分与晶圆背面的边缘接触并且可以实现晶圆背面与测试机台的真空吸盘的导通。
实施例六
本实施例提供一种静电吸盘，如图13所示，本实施例与实施例五的不同之处在于，该静电吸盘60同样包括包括基板61及绝缘层62。本实施例中，静电吸盘60的基板61可以设置成两层或多层结构，其中部分层结构形成与所述绝缘层连接的第一基部611，其余层结构形成位于第一基部下方的第二基部612，第二基部612包含与待吸附物，例如晶圆，接触的部分。
如图13所示，所述基板61设置成两层结构，其中上层结构形成第一基部611，下层结构形成第二基部612。第一基部611位于第二基部612的上方与绝缘层62接触。该静电吸盘60同样包括静电充电孔64和静电电极65，静电充电孔64和静电电极65的设置与分布与实施例一中静电充电孔14和静电电极15的设置与分布相同，在此不再赘述。
在本实施例中，第一基部611包括绝缘体或半导体材料，例如可以是陶瓷，第二基部 612包括导体材料，例如可以是铜等。该第一基部611与绝缘层62的直径相同却小于第二基部612的直径，绝缘层62和第一基部611在第二基部612的中间部分形成突出部601。第二基部612的边缘部分602形成与晶圆背面导通的导电部分。该边缘部分601接触并支撑晶圆背面，同时可以实现晶圆背面与测试机台的真空吸盘的导通，进而完成晶圆测试。
在本实施例的一优选实施例中，突出部的直径介于188mm～290mm，厚度介于700μm～720μm，其中，所述绝缘层的厚度介于200μm～280μm；所述第二基部的直径介于198 mm～302mm，厚度介于200μm～300μm。对于第一基部和第二基部的实际直径及厚度，可以根据需测试的晶圆的实际尺寸在上述范围内选择适合的尺寸值或尺寸范围。
本实施例提供的静电吸盘60同样可用于实施例三所描述的图10所示的晶圆100的测试，因此，例如，对于适用于8”规格的Taiko晶圆的静电吸盘60，突出部601的直径介于188mm～190mm，厚度介于700μm～720μm，其中绝缘层的厚度介于200μm～280μm；第二基部612的直径介于198mm～202mm，厚度介于200μm～300μm；对于适用于12”规格的晶圆的静电吸盘60，突出部601的直径介于288mm～290mm，厚度介于700μm～720μm，，其中绝缘层的厚度介于200μm～280μm；第二基部612的直径介于298mm～302mm，厚度介于200μm～300μm。
实施例七
本实施例提供一种静电吸盘，如图14所示，该静电吸盘70同样包括基板71及绝缘层 72，所述基板71包括两层或多层结构，所述基板中的部分层结构形成与所述绝缘层连接的第一基部711，所述基板中的其余层结构形成第二基部712，所述第二基部712包含与所述待吸附物接触的部分。该静电吸盘70同样包括静电充电孔74和静电电极75，静电充电孔 74和静电电极75的设置、分布与实施例一中静电充电孔14和静电电极15的设置、分布相同，在此不再赘述。
如图14所示，本实施例中，第一基部711位于绝缘层72的下方，并且第一基部711的一部分和绝缘层72形成突出部701。第二基部712以圆环的形式位于第一基部711的外围，形成静电吸盘70的边缘区域702。在本实施例中，绝缘层72的厚度介于200μm～280μm，形成的突出部701的直径介于188mm～290mm，高度介于700μm～720μm。第二基部712 的外径介于198mm～302mm，内径介于188mm～290mm，厚度介于200μm～300μm。在实际应用中，可以根据需要测试的晶圆的具体尺寸选择合适的尺寸值或尺寸范围。例如，在8”规格的晶圆中，第二基部712的外径介于198mm～202mm，内径介于188mm～190mm；在12”规格的晶圆中，第二基部，712的外径介于298mm～302mm，内径介于288mm～290 mm。所述第一基部711、第二基部712及绝缘层72的总厚度介于900μm～1020μm。
在本实施例中，圆环形式的第二基部712包括绝缘体或半导体材料，例如可以包括陶瓷等材料。因此，本实施例中，导电部包括设置在第二基部712中的导电孔73以及填充在导电孔中的导电材料。导电孔73贯穿所述第二基部712。所述导电孔73的中心距离第二基部712的边缘900μm～1050μm，并且所述导电孔以同心圆的形式分布在所述静电吸盘中，所述导电孔的直径介于1450μm～1600μm。在晶圆测试时，突出部701整体位于Taiko晶圆背面的凹陷区，第二基部712支撑晶圆并与晶圆背面接触，此时，导电孔73及其中的导电材料能够实现晶圆背面与测试机台的真空吸盘之间的导通，从而能够完成晶圆测试。
实施例八
本实施例提供一种静电吸盘，如图15和16所示，该静电吸盘80同样包括基板81及绝缘层82。该静电吸盘80同样包括静电充电孔84和静电电极85，静电充电孔84和静电电极85的设置与分布与实施例一中静电充电孔14和静电电极15的设置与分布相同，在此不再赘述。
与实施例七中的第一基部711、第二基部712及绝缘层72的设置相同，本实施例的静电吸盘80的基板81同样包括第一基部811、第二基部812，第一基部811位于绝缘层82 的下方，并且第一基部811的一部分和绝缘层82形成突出部801。第二基部812以圆环的形式位于第一基部811的外围，形成静电吸盘80的边缘区域802。其不同之处仅在于：在本实施例中，第二基部812包括导体材料，例如铜等。因此，在该实施例中，该圆环形的第二基部812形成导电环，接触并支撑晶圆，同时实现晶圆与测试机台的真空吸盘之间的导通，进而完成晶圆测试。
实施例九
本实施例提供一种静电吸盘，如图17所示，该静电吸盘90同样包括基板91和绝缘层 92。该静电吸盘90同样包括静电充电孔94和静电电极95，静电充电孔94和静电电极95的设置与分布与实施例一中静电充电孔14和静电电极15的设置与分布相同，在此不再赘述。
在本实施例的优选实施例中，基板91可以是两层或多层结构，所述基板中的部分层结构形成与所述绝缘层连接的第一基部911，所述基板中的其余层结构形成位于所述第一基部外侧的环状的第二基部912，所述第二基部包含与所述待吸附物接触的部分，所述第一基部包括绝缘体或半导体材料，所述第二基部包括导体材料，例如金属铜等。
如图17所示，绝缘层92和所述第一基部911的直径相同且等于所述第二基部912的内径，所述绝缘层92和所述第一基部911的厚度之和与所述第二基部912的厚度相等，所述第二基部912形成与所述晶圆背面导通的导电环。
所述绝缘层92和所述第一基部的直径介于188mm～290mm，所述绝缘层和部分所述第一基部的厚度之和介于250μm～400μm，其中所述绝缘层的厚度介于50μm～100μm；所述第二基部的外径介于198mm～302mm，内径介于188mm～290mm，厚度介于250μm～400 μm。对于绝缘层、第一基部和第二基部的实际直径及厚度，可以根据需测试的晶圆的实际尺寸在上述范围内选择适合的尺寸值或尺寸范围。
如图18所示，本实施例提供的静电吸盘90可以用于传统non-Taiko晶圆100’的测试。晶圆100’同样具有晶圆正面101’及晶圆背面102’，在该晶圆100’中，晶圆背面102’整体上平面式的。此时，将静电吸盘90放置在晶圆背面102’即可。以与实施例一中图5所示的相同的方式向静电吸盘90的静电电极95施加电压，使得静电吸盘90和晶圆背面102’通过静电力连接。然后进行与图5相同的测试、回收静电吸盘90的步骤。在本实施例中，例如，对于8”的晶圆，绝缘层92和所述第一基部911的直径介于188mm～190mm，所述绝缘层和所述第一基部的厚度之和介于250μm～400μm，其中所述绝缘层的厚度介于50μm～100 μm；所述第二基部的外径介于200mm～215mm，内径介于188mm～190mm，厚度介于250 μm～400μm。对于12”的晶圆，绝缘层92和所述第一基部911的直径介于288mm～290mm，所述绝缘层和所述第一基部的厚度之和介于250μm～400μm，其中所述绝缘层的厚度介于 50μm～100μm；所述第二基部的外径介于300mm～315mm，内径介于288mm～290mm，厚度介于250μm～400μm。
本实施例中，放置静电吸盘的non-Taiko晶圆背面整体上仍然是平面式的，不影响其在传统机台上的测试。如此，免去了设备改造成本，提供了测试机台的通用性及利用率，由此降低了晶圆测试成本。
实施例十
本实施例提供一种晶圆测试方法，如图19所示，该方法包括如下步骤：
提供一晶圆，所述晶圆包括晶圆正面和晶圆背面；
使用实施例一到八提供的任一静电吸盘吸附所述晶圆的背面；
将所述静电吸盘连同所述晶圆一同放置在晶圆测试机台的真空吸盘上；
对所述晶圆进行测试；
其中，所述静电吸盘的导电部将所述晶圆背面与所述真空吸盘导通。
例如，可以再次参照图5，进一步说明本实施例的上述方法。如图5所示，提供MOSFET Taiko晶圆100，该晶圆具有晶圆正面101及晶圆背面102，晶圆背面102具有凹陷区103，该凹陷区103的厚度小于其外侧的晶圆边缘的厚度。在晶圆背面放置图3所示的静电吸盘 10，静电吸盘10包括基板11、绝缘层12以及由至少一个导电孔13形成的导电部。静电吸盘10还包括静电充电孔14和静电电极15。将静电吸盘10放置在凹陷区103中，通过静电吸附控制器向静电电极15充电，在静电吸盘的绝缘层12的表面和凹陷区103的表面上产生静电吸附力，实现对晶圆100的静电吸附。然后晶圆100连同静电吸盘10一起放置在测试机台的真空吸盘200上，在真空吸盘的表面和晶圆背面102及静电吸盘10的基板的表面之间产生真空，实现对晶圆的真空吸附连接。此时，导电孔13及其内部填充的导电材料导通晶圆背面102和真空吸盘200，从而可以完成MOSFET Taiko晶圆的测试。
本实施例的晶圆测试方法还包括，测试完成后，去除真空吸盘和晶圆背面及静电吸盘的基板表面的真空，取下晶圆和静电吸盘，然后通过静电吸附控制器使得静电电极放电，去除静电吸盘和晶圆背面之间的静电力，取走静电吸盘。从而实现静电吸盘的重复利用。
实施例的晶圆测试方法能够实现所述静电吸盘的重复利用，由此也能够降低晶圆测试成本。
如上所述，本发明的静电吸盘及晶圆测试方法具有如下技术效果：
1、本发明的静电吸盘具有不同的形状，圆柱形的静电吸盘可以放置在Taiko晶圆背面的凹陷区，使得Taiko晶圆的背面整体呈平面式，这样Taiko晶圆可以直接放置在传统测试机台的平面式的真空吸盘上进行测试。另外，传统的non-Taiko晶圆的背面也可以放置与其尺寸相当的静电吸盘，放置静电吸盘的non-Taiko晶圆背面整体上仍然是平面式的，不影响其在传统机台上的测试。如此，免去了设备改造成本，提供了测试机台的通用性及利用率，由此降低了晶圆测试成本。
2、所述静电吸盘设置有导电部，所述导电部能够将晶圆背面和测试机台的真空吸盘进行导通，从而导通例如MOSFET这样的功率器件的晶圆背面的电极，实现对MOSFET的测试。
3、所述静电吸盘设置有静电充电孔及静电电极，从而能够在静电电极和晶圆背面之间产生静电力，通过静电力吸附晶圆，这样经减薄的晶圆不会因局部受力产生伤痕，能够更好地完成晶圆的传输及固定，降低破片率。
4、本发明中，静电吸盘内的静电电极具有特殊设计，使其避开晶圆的测试区域，这样在晶圆的测试部位就不会存在电极，也就能够避免晶圆测试施加针压时造成的晶圆破碎。
5.本发明的晶圆测试方法能够实现所述静电吸盘的重复利用，由此也能够降低晶圆测试成本。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明，本领域技术人员可以在不脱离本发明的精神和范围的情况下作出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。
Claims (16)
1.一种静电吸盘，其特征在于，所述静电吸盘用于吸附待吸附物，并且连同所述待吸附物一同放置在测试机台的真空吸盘上，以对所述待吸附物进行测试，测试完成后，所述静电吸盘与所述真空吸盘及所述待吸附物分离；所述静电吸盘包括：
基板，用于承载待吸附物；
绝缘层，设置在所述基板的上方，并且通过静电力吸附所述待吸附物；
导电部，设置在所述基板和/或所述绝缘层中，与所述待吸附物的背面的至少部分区域接触；
所述待吸附物包括晶圆，所述晶圆的背面存在凹陷区，所述凹陷区的厚度小于所述晶圆的外围边缘的厚度；所述静电吸盘吸附所述晶圆，并且所述静电吸盘的至少部分区域填充所述凹陷区，将所述晶圆放置在测试机台上进行测试时，所述晶圆的背面通过所述导电部与所述测试机台导通。
2.根据权利要求1所述的静电吸盘，其特征在于，所述基板包括绝缘材料或半导体材料；所述导电部包括设置在所述基板和所述绝缘层中的至少一个导电孔以及填充在所述导电孔中的导电材料，所述导电部贯穿所述基板和所述绝缘层。
3.根据权利要求1所述的静电吸盘，其特征在于，所述基板包括导体材料；所述导电部包括设置在所述绝缘层中的至少一个导电孔和填充在所述导电孔中的导电材料，所述导电孔贯穿所述绝缘层并且与所述基板导通。
4. 根据权利要求2或3所述的静电吸盘，其特征在于，所述导电孔的中心距离所述静电吸盘的边缘5000 μm ~10000 μm，并且所述导电孔以同心圆的形式分布在所述静电吸盘中，所述导电孔的直径介于1450 μm~1600 μm。
5.根据权利要求1所述的静电吸盘，其特征在于，所述绝缘层的直径小于所述基板的直径，并且在所述基板的中间区域形成突出部，所述突出部填充所述凹陷区；所述基板包括绝缘材料或半导体材料，所述导电部包括设置在所述基板的边缘部分中的至少一个导电孔以及填充在所述导电孔中的导电材料，所述导电部贯穿所述基板的边缘部分。
6. 根据权利要求5所述的静电吸盘，其特征在于，所述绝缘层的直径介于188 mm~290mm，厚度介于700 μm~720 μm；所述基板的直径介于198 mm~302 mm，厚度介于200 μm~300 μm。
7.根据权利要求1所述的静电吸盘，其特征在于，所述基板包括多层结构，所述基板包括绝缘材料或半导体材料，所述基板中的部分层结构形成与所述绝缘层连接的第一基部，所述基板中的其余层结构形成位于所述第一基部下方的第二基部；
所述绝缘层和所述第一基部的直径相同且小于所述第二基部的直径，并且所述绝缘层和所述第一基部在所述第二基部的中间区域形成突出部；
所述导电部包括设置在所述第二基部的边缘部分中的至少一个导电孔以及填充在所述导电孔中的导电材料，所述导电部贯穿所述第二基部的边缘部分。
8. 根据权利要求7所述的静电吸盘，其特征在于，所述绝缘层和所述第一基部形成的突出部的直径介于188 mm~290 mm，厚度介于700 μm~720 μm，其中，所述绝缘层的厚度介于200 μm~280 μm；所述第二基部的直径介于198 mm~302 mm，厚度介于200 μm~300 μm。
9.根据权利要求1所述的静电吸盘，其特征在于，所述基板包括多层结构，所述基板中的部分层结构形成与所述绝缘层连接的第一基部，所述基板中的其余层结构形成位于所述第一基部外侧的环状的第二基部，所述第二基部包含与所述待吸附物接触的部分，所述基板包括绝缘体或半导体材料；
其中，所述绝缘层和所述第一基部的直径相同且小于所述第二基部的直径，所述绝缘层和部分所述第一基部形成突出部，所述导电部包括设置在所述第二基部中的至少一个导电孔以及填充在所述导电孔中的导电材料，所述导电部贯穿所述第二基部。
10. 根据权利要求9所述的静电吸盘，其特征在于，所述绝缘层和部分所述第一基部形成的所述突出部的直径介于188 mm~290 mm，厚度介于700 μm ~720 μm，其中所述绝缘层的厚度介于200 μm ~280 μm；所述第二基部的外径介于198 mm~302 mm，内径介于188 mm~290mm，厚度介于200 μm ~300 μm，所述第一基部的另一部分与所述第二基部的厚度相等。
11. 根据权利要求5-10中任一项所述的静电吸盘，其特征在于，所述导电孔的中心距离所述静电吸盘的边缘900μ m ~1050 μm，并且所述导电孔以同心圆的形式分布在所述静电吸盘中，所述导电孔的直径介于1450 μm ~1600 μm。
12.根据权利要求1所述的静电吸盘，其特征在于，所述静电吸盘还包括静电吸附控制器、静电充电孔以及静电电极，
其中，所述静电吸附控制器通过所述静电充电孔向所述静电电极充电或者放电；
所述静电充电孔设置在所述基板和所述绝缘层中，并且部完全贯穿所述绝缘层；
所述静电电极均匀分布在所述绝缘层内，并且所述静电电极的分布对应于所述待吸附物的测试区域以外的区域。
13.根据权利要求1所述的静电吸盘，其特征在于，所述基板包括多层结构，所述基板包括绝缘材料或半导体材料，所述基板中的部分层结构形成与所述绝缘层连接的第一基部，所述基板中的其余层结构形成位于所述第一基部下方的第二基部；
所述绝缘层和所述第一基部的直径相同且小于所述第二基部的直径，并且所述绝缘层和所述第一基部在所述第二基部的中间区域形成突出部；
所述第二基部包括导体材料；并且所述第二基部的边缘部分形成与所述晶圆导通的所述导电部。
14.根据权利要求1所述的静电吸盘，其特征在于，所述基板包括多层结构，所述基板中的部分层结构形成与所述绝缘层连接的第一基部，所述基板中的其余层结构形成位于所述第一基部外侧的环状的第二基部，所述第二基部包含与所述待吸附物接触的部分，所述基板包括绝缘体或半导体材料；
其中，所述绝缘层和所述第一基部的直径相同且小于所述第二基部的直径，所述绝缘层和部分所述第一基部形成突出部，所述第一基部包括绝缘体或半导体材料，所述第二基部包括导体材料；并且所述导电部为所述第二基部形成的与所述晶圆背面导通的导电环。
15.一种晶圆测试方法，其特征在于，包括以下步骤：
提供一晶圆，所述晶圆包括晶圆正面和晶圆背面；
使用权利要求1-14中任一项所述的静电吸盘吸附所述晶圆的背面；
将所述静电吸盘连同所述晶圆一同放置在晶圆测试机台的真空吸盘上；
对所述晶圆进行测试；
测试完成后，将所述静电吸盘和所述晶圆取下，并回收所述静电吸盘；
其中，所述静电吸盘将所述晶圆背面与所述真空吸盘导通。
16.根据权利要求15所述的晶圆测试方法，其特征在于，通过所述静电吸盘的静电充电孔对所述静电吸盘充电，通过静电力吸附所述晶圆，所述真空吸盘通过真空吸附所述静电吸盘。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910142058.2A CN111613563B (zh) | 2019-02-26 | 2019-02-26 | 一种静电吸盘及晶圆测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910142058.2A CN111613563B (zh) | 2019-02-26 | 2019-02-26 | 一种静电吸盘及晶圆测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111613563A CN111613563A (zh) | 2020-09-01 |
| CN111613563B true CN111613563B (zh) | 2024-02-27 |
Family
ID=72201492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910142058.2A Active CN111613563B (zh) | 2019-02-26 | 2019-02-26 | 一种静电吸盘及晶圆测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111613563B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116945720B (zh) * | 2023-08-09 | 2024-01-09 | 南京航空航天大学 | 面向无感附着任务的胶膜复合式静电吸附装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003264223A (ja) * | 2002-03-08 | 2003-09-19 | Rasa Ind Ltd | 静電チャック部品および静電チャック装置およびその製造方法 |
| JP2004119739A (ja) * | 2002-09-26 | 2004-04-15 | Kyocera Corp | 静電チャック |
| JP2004259745A (ja) * | 2003-02-24 | 2004-09-16 | Hitachi High-Technologies Corp | プラズマ処理装置および静電チャックの製造方法 |
| CN101188207A (zh) * | 2006-08-10 | 2008-05-28 | 东京毅力科创株式会社 | 静电吸附电极、基板处理装置和静电吸附电极的制造方法 |
| JP2009117441A (ja) * | 2007-11-02 | 2009-05-28 | Creative Technology:Kk | ワーク保持装置 |
| CN103811396A (zh) * | 2014-01-24 | 2014-05-21 | 南通富士通微电子股份有限公司 | 圆片封装工艺用治具 |
-
2019
- 2019-02-26 CN CN201910142058.2A patent/CN111613563B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003264223A (ja) * | 2002-03-08 | 2003-09-19 | Rasa Ind Ltd | 静電チャック部品および静電チャック装置およびその製造方法 |
| JP2004119739A (ja) * | 2002-09-26 | 2004-04-15 | Kyocera Corp | 静電チャック |
| JP2004259745A (ja) * | 2003-02-24 | 2004-09-16 | Hitachi High-Technologies Corp | プラズマ処理装置および静電チャックの製造方法 |
| CN101188207A (zh) * | 2006-08-10 | 2008-05-28 | 东京毅力科创株式会社 | 静电吸附电极、基板处理装置和静电吸附电极的制造方法 |
| JP2009117441A (ja) * | 2007-11-02 | 2009-05-28 | Creative Technology:Kk | ワーク保持装置 |
| CN103811396A (zh) * | 2014-01-24 | 2014-05-21 | 南通富士通微电子股份有限公司 | 圆片封装工艺用治具 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111613563A (zh) | 2020-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6006972B2 (ja) | 静電チャック | |
| KR101415551B1 (ko) | 정전척, 이의 제조 방법 및 이를 포함하는 기판 처리 장치 | |
| US20120227886A1 (en) | Substrate Assembly Carrier Using Electrostatic Force | |
| US10236201B2 (en) | Wafer carrier for smaller wafers and wafer pieces | |
| US7495881B2 (en) | Chucking method and processing method using the same | |
| KR102166737B1 (ko) | 정전 척 및 반도체·액정 제조 장치 | |
| KR101975643B1 (ko) | 정전력 향상 반도체 본딩용 디바이스, 시스템, 및 방법 | |
| CN111613563B (zh) | 一种静电吸盘及晶圆测试方法 | |
| CN108701643B (zh) | 具有径向偏移接触指的电镀接触环 | |
| US20140323018A1 (en) | Polishing device for removing polishing byproducts | |
| CN105990123B (zh) | 晶圆减薄方法 | |
| KR20170063973A (ko) | 반도체 기판을 수용하기 위한 수용 장치 | |
| JP2004179364A (ja) | 静電チャック | |
| CN210006696U (zh) | 晶圆测试承载台 | |
| EP1796158B1 (en) | Semiconductor manufacturing apparatus | |
| KR100717694B1 (ko) | 분리층을 갖는 정전척 | |
| CN114823367A (zh) | 一种半导体功率器件的制造方法 | |
| CN108231655A (zh) | 静电吸附基底的方法 | |
| TW201838094A (zh) | 層疊半導體積體電路裝置 | |
| CN111613546B (zh) | 一种晶圆测试结构及晶圆测试方法 | |
| US6115232A (en) | Method for forming an ion implanted electrostatic chuck | |
| CN111463141B (zh) | 一种提高晶圆探针台利用率的方法 | |
| CN113496934A (zh) | 一种静电吸盘及晶圆测试方法 | |
| JP2004296817A (ja) | 半導体装置の製造方法 | |
| CN111613545B (zh) | 一种晶圆测试结构及晶圆测试方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |