CN111613254A - 一种基于柔性材料的堆叠模拟存储器 - Google Patents

一种基于柔性材料的堆叠模拟存储器 Download PDF

Info

Publication number
CN111613254A
CN111613254A CN202010281703.1A CN202010281703A CN111613254A CN 111613254 A CN111613254 A CN 111613254A CN 202010281703 A CN202010281703 A CN 202010281703A CN 111613254 A CN111613254 A CN 111613254A
Authority
CN
China
Prior art keywords
signals
storage unit
output
nmos tube
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010281703.1A
Other languages
English (en)
Other versions
CN111613254B (zh
Inventor
马顺利
余浩
任俊彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN202010281703.1A priority Critical patent/CN111613254B/zh
Publication of CN111613254A publication Critical patent/CN111613254A/zh
Application granted granted Critical
Publication of CN111613254B publication Critical patent/CN111613254B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明属于存储器技术领域，具体为一种基于柔性材料的堆叠模拟存储器。本发明堆叠模拟存储器由多个时序单元电路和存储单元电路堆叠而成；存储单元电路由NMOS管和电容组成，其栅极作为控制端，输出信号保存在电容极板和输出端上；时序单元电路由四个NMOS管构成，上面两个NMOS管的栅极作为控制端，下面第一个NMOS管的栅极为信号输入端，第二NMOS管的源极为信号的输出端，上面第一个NMOS管的源极连接下面第二个NMOS管的栅极；时序单元电路的输出端连接存储单元电路的控制端，各存储单元的输入端连接同一个输入信号，各存储单元电路的输出端输出不同模拟信号。本发明易于集成实现堆叠，存储密度高，可应用于可穿戴设备当中。

Description

一种基于柔性材料的堆叠模拟存储器
技术领域
本发明属于存储器技术领域，具体涉及一种基于柔性材料的堆叠模拟存储器。
背景技术
近年来，随着电子产品的快速发展，人们对于轻便超便携，低功耗及高密度快速存储设备的要求越来越高，其中，柔性材料因其轻便、低成本及良好的抗机械弯曲等优势性能在电子行业、传感器领域及太阳能薄膜电池行业得到了大量的研究与发展。除此之外，随机存取存储器是计算机数据存储的一种重要形式，主要用作主存储器（内存），具有超高的存取速度和写入耐久性，随着晶体管趋向于亚微米级，一系列的问题开始出现，包括制作工艺的困难和器件性能的限制如电子的运行难以控制等，基于晶体管的传统存储技术遇到了发展瓶颈。随着人工智能的快速发展，模拟存储器以其更加优异的性能受到了广泛关注。
模拟信号是指用连续变化的物理量所表达的信息，模拟信号的主要优点是其精确的分辨率。与数字信号相比，模拟信号的信息密度更高。由于不存在量化误差，它可以对自然界物理量的真实值进行尽可能逼近的描述。随着庞大数据集变得越来越大，加上对复杂AI应用的计算需求不断增长，对存储和处理所有这些数据的更快速、更可靠、更节能的方法的需求也随之增长。虽然摩尔定律的指数增长速度已经放缓，但人工智能时代的数据仍将呈指数级增长，这种趋势已经推动了器件、材料、结构和先进封装技术的创新。科学家们对于芯片的堆叠和异构集成的研究，也推动了存储器的发展，最终，存储可能成为人工智能计算的引擎。随着这些创新的展开，我们将看到性能、功耗和密度(面积/成本)方面的显著改善，所以应用于柔性材料的堆叠模拟存储器将拥有着非常广泛的应用前景。
发明内容
本发明的目的在于提出一种易于集成、且存储密度高的基于柔性材料的堆叠模拟存储器。
本发明提出的基于柔性材料的堆叠模拟存储器，用于存储模拟信号，所述存储器电路结构由多个时序单元电路和多个存储单元电路，堆叠而成；基于柔性材料制作；该存储器易于堆叠，实现高集成度，存储密度大，并且适用于柔性器件等多种应用场合。该柔性模拟存储器电路结构层次分明，有利于工艺上的实现。其中：
（1）所述存储单元电路由一个NMOS管和一个电容组成，该存储单元电路简称模拟随机存储器ARAM (Analog Random Access Memory)。其中NMOS管的栅极作为控制端，源漏极分别作为输入和输出端，输出端连接在电容上，电容用来存储信号；
（2）所述时序单元电路由四个NMOS管构成，其中，上面两个NMOS管的栅极连接控制信号，下面第一个NMOS管的栅极连接输入信号，第二个NMOS管的源极连接输出信号；
（3）时序单元电路的输出端分别连接对应的存储单元电路的控制端，各存储单元电路的输出端分别输出各自的信号，而统一的输入信号连接在各自存储单元电路的输入端上。
本发明提出的基于柔性材料的堆叠模拟存储器，通过施加在时序单元电路的控制信号VTC1和VTC2，可以控制各时序单元的输出，进行对存储单元电路进行调控，各存储单元电路共用一个输入信号Vin，输出信号依次为Vo1、Vo2、Vo3……Von。
本发明的优势在于易于集成实现堆叠，存储密度高，可应用于可穿戴设备当中。
附图说明
图1为基于柔性材料的堆叠模拟存储器单元电路示意图。
图2为基于柔性材料的堆叠模拟存储器立体结构示意图。
图3为基于柔性材料的堆叠模拟存储器电路示意图。
图4为300模块中时序单元电路示意图。
具体实施方式
下面结合附图对本发明基于柔性材料的堆叠模拟存储器进行详细说明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。
在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
图1示出本发明基于柔性材料的堆叠模拟存储器存储单元电路示意图。
如图1所示，本发明中的堆叠模拟存储器存储单元电路100主要由基于二维柔性材料所制作的晶体管和一个电容组成，该单元电路简称模拟随机存储器ARAM (AnalogRandom Access Memory)。ARAM有三个端口，一个控制端VC以及一个输入端口和一个输出端口。当加在栅极上的控制电压VC是高电平时，晶体管导通，输入信号传递到输出端口；当VC为低电平时，晶体管关断，输出信号为保存在电容上的信号值，从而实现信号的保持和存储。
图2示出本发明基于柔性材料的堆叠模拟存储器立体结构示意图。
本发明立体结构200示意图如图2所示，当将由基于二维柔性材料所制作的晶体管进行堆叠，从而实现立体的应用于柔性材料的堆叠模拟存储器。与传统的随机存储器相比，本发明更易实现堆叠，单位存储密度高。
图3示出本发明基于柔性材料的堆叠模拟存储器电路示意图。
如图3所示，基于柔性材料的堆叠模拟存储器电路结构300主要包括存储单元电路100和时序单元电路400。各时序单元由两个时序控制信号VTC1和VTC2来控制；VC既为第1个时序单元的输入信号，也是第1个ARAM单元（主要由晶体管M1和电容组成）的控制信号；而Vo1、Vo2、Vo3……Von分别为各ARAM单元的输出信号。从图3来看，各ARAM单元共用一个输入信号Vin，但输出节点各不相同，输出信号Vo1、Vo2、Vo3……Von的信号值依次存储在电容C1、C2、C3……Cn等当中。
图4示出本发明基于柔性材料的堆叠模拟存储器时序单元电路示意图。
如图4所示，本发明中的时序单元电路400主要由四个晶体管构成。输入信号加载在M3的栅极上，由M4管的源极输出输出信号。控制信号VC1和VC2分别来控制M1管和M2管的通断，从而实现对输入端信号Vin传递到输出端Vout的控制。
本发明为一种基于柔性材料的堆叠模拟存储器，其主要的优势在于对于柔性及可穿戴设备的潜在应用，相比较于传统硅基的存储器来说，本发明应用前景更加广泛，不仅更易实现堆叠从而实现高的存储密度，还能存储模拟信号。对于非易失性存储器、人工神经网络、逻辑操作和信号处理方面都有着广泛的应用潜能，在不脱离本发明的精神和范围内，任何本领域普通技术人员皆可根据本发明所揭示的内容做出许多变形和修改，都应视为本发明的保护范围。

Claims (2)

1.一种基于柔性材料的堆叠模拟存储器，用于存储模拟信号，其特征在于，由多个时序单元电路和多个存储单元电路堆叠而成，基于柔性材料制作；其中：
（1）所述存储单元电路由一个NMOS管和一个电容组成，其中NMOS管的栅极作为控制端，源漏极分别作为输入和输出端，输出端连接在电容上，电容用来存储信号；
（2）所述时序单元电路由四个NMOS管构成，其中，上面两个NMOS管的栅极连接控制信号，下面第一个NMOS管的栅极连接输入信号，第二个NMOS管的源极连接输出信号；
（3）时序单元电路的输出端分别连接对应的存储单元电路的控制端，各存储单元电路的输出端分别输出各自的信号，而统一的输入信号连接在各自存储单元电路的输入端上。
2.根据权利要求1所述的基于柔性材料的堆叠模拟存储器，其特征在于，通过施加在时序单元电路的控制信号VTC1和VTC2，以控制各时序单元的输出，进行对存储单元电路进行调控，各存储单元电路共用一个输入信号Vin，输出信号依次为Vo1、Vo2、Vo3……Von。
CN202010281703.1A 2020-04-11 2020-04-11 一种基于柔性材料的堆叠模拟存储器 Active CN111613254B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010281703.1A CN111613254B (zh) 2020-04-11 2020-04-11 一种基于柔性材料的堆叠模拟存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010281703.1A CN111613254B (zh) 2020-04-11 2020-04-11 一种基于柔性材料的堆叠模拟存储器

Publications (2)

Publication Number Publication Date
CN111613254A true CN111613254A (zh) 2020-09-01
CN111613254B CN111613254B (zh) 2023-09-05

Family

ID=72203729

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010281703.1A Active CN111613254B (zh) 2020-04-11 2020-04-11 一种基于柔性材料的堆叠模拟存储器

Country Status (1)

Country Link
CN (1) CN111613254B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003021603A1 (en) * 2001-08-31 2003-03-13 Renesas Technology Corp. Semiconductor integrated circuit, semiconductor non-volatile memory, memory card, and microcomputer
CN101783675A (zh) * 2010-03-09 2010-07-21 中国电子科技集团公司第二十四研究所 可控双输出自举电路
CN204515105U (zh) * 2015-04-16 2015-07-29 武汉光华芯科技有限公司 一种高性能的各向异性磁阻传感器集成芯片
CN105957552A (zh) * 2016-04-21 2016-09-21 华为技术有限公司 存储器
CN107464583A (zh) * 2016-06-03 2017-12-12 中芯国际集成电路制造(上海)有限公司 一种用于静态随机存取存储器的自定时电路及静态随机存取存储器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003021603A1 (en) * 2001-08-31 2003-03-13 Renesas Technology Corp. Semiconductor integrated circuit, semiconductor non-volatile memory, memory card, and microcomputer
CN101783675A (zh) * 2010-03-09 2010-07-21 中国电子科技集团公司第二十四研究所 可控双输出自举电路
CN204515105U (zh) * 2015-04-16 2015-07-29 武汉光华芯科技有限公司 一种高性能的各向异性磁阻传感器集成芯片
CN105957552A (zh) * 2016-04-21 2016-09-21 华为技术有限公司 存储器
CN107464583A (zh) * 2016-06-03 2017-12-12 中芯国际集成电路制造(上海)有限公司 一种用于静态随机存取存储器的自定时电路及静态随机存取存储器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JIE LIN等: "A scalable and reconfigurable 2.5D integrated multicore processor on silicon interposer" *
蒋健兵等: "一种应用于超高速ADC中6G/8GHz的高精度正交时钟产生电路" *

Also Published As

Publication number Publication date
CN111613254B (zh) 2023-09-05

Similar Documents

Publication Publication Date Title
Li et al. Low-voltage, cmos-free synaptic memory based on li x tio2 redox transistors
Haensch et al. The next generation of deep learning hardware: Analog computing
CN104124960B (zh) 一种非易失性布尔逻辑运算电路及其操作方法
US10802743B2 (en) Control plane organization for flexible digital data plane
Cao et al. Memristor-based neural networks: a bridge from device to artificial intelligence
CN203942512U (zh) 一种非易失性布尔逻辑运算电路
CN111291877B (zh) 基于铁电晶体管FeFET的侧抑制神经元电路
Ma et al. In-memory computing: The next-generation ai computing paradigm
Najmaei et al. Advancements in materials, devices, and integration schemes for a new generation of neuromorphic computers
US20230132411A1 (en) Devices, chips, and electronic equipment for computing-in-memory
Amrouch et al. Towards reliable in-memory computing: From emerging devices to post-von-neumann architectures
De et al. Roadmap for ferroelectric memory: Challenges and opportunities for imc applications
Wang et al. Research progress in architecture and application of RRAM with computing-in-memory
Si et al. Challenge and trend of SRAM based computation-in-memory circuits for AI edge devices
Zhu et al. CMOS-compatible neuromorphic devices for neuromorphic perception and computing: a review
CN114024546A (zh) 基于存算一体晶体管的布尔逻辑实现方法、单元及电路
CN111613254B (zh) 一种基于柔性材料的堆叠模拟存储器
CN108154226B (zh) 一种使用模拟计算的神经网络芯片
CN113903378B (zh) 一种基于铁电晶体管的延时调制方法
CN112199234A (zh) 一种基于忆阻器的神经网络容错方法
Chen et al. Emerging memristors and applications in reservoir computing
Wei et al. Emerging Memory-Based Chip Development for Neuromorphic Computing: Status, Challenges, and Perspectives
Wang et al. Complementary Digital and Analog Resistive Switching Based on AlO $ _ {\textit {x}} $ Monolayer Memristors for Mixed-Precision Neuromorphic Computing
Wu et al. A Three-valued Adder Circuit Implemented in ZnO Memristor with Multi-resistance States
Patel et al. Materials opportunities and challenges for low-energy computing: Devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant