CN111611629A - 一种芯片的物理指纹提取系统和方法 - Google Patents

一种芯片的物理指纹提取系统和方法 Download PDF

Info

Publication number
CN111611629A
CN111611629A CN202010586191.XA CN202010586191A CN111611629A CN 111611629 A CN111611629 A CN 111611629A CN 202010586191 A CN202010586191 A CN 202010586191A CN 111611629 A CN111611629 A CN 111611629A
Authority
CN
China
Prior art keywords
chip
frequency
excitation signal
physical
response signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010586191.XA
Other languages
English (en)
Inventor
钟杰
郑力
雷颜铭
刘晖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Mingxiang Information Technology Co ltd
Chengdu Science and Technology Development Center of CAEP
Original Assignee
Chengdu Mingxiang Information Technology Co ltd
Chengdu Science and Technology Development Center of CAEP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Mingxiang Information Technology Co ltd, Chengdu Science and Technology Development Center of CAEP filed Critical Chengdu Mingxiang Information Technology Co ltd
Priority to CN202010586191.XA priority Critical patent/CN111611629A/zh
Publication of CN111611629A publication Critical patent/CN111611629A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/76—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in application-specific integrated circuits [ASIC] or field-programmable devices, e.g. field-programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Collating Specific Patterns (AREA)
  • Image Input (AREA)

Abstract

本发明公开了一种芯片的物理指纹提取系统和方法，该系统包括输入映射变换模块、处理模块以及输出映射变换模块；输入映射变换模块，用于将外部激励信号A映射为激励信号B；处理模块，用于将激励信号B传输至芯片，并根据激励信号B得到芯片的响应信号B′；输出映射变换模块，用于将响应信号B′映射为响应信号A′，激励信号A和响应信号A′构成芯片的物理指纹。本发明的目的在于提供一种芯片物理指纹提取系统和方法，引入了输入/输出映射变换和计数值校正方法，通过改变物理指纹中激励bit和响应bit之间的线性关系，提高芯片物理指纹的随机性；通过对RO计数值进行补偿，提高芯片物理指纹的稳定性。

Description

一种芯片的物理指纹提取系统和方法
技术领域
本发明涉及信息安全技术领域，尤其涉及一种芯片的物理指纹提取系统和方法。
背景技术
通信设备在工业、商业、军事等领域的应用日益广泛，现有的安全可信技术依赖大计算量、高复杂度的认证鉴权方法，该类方法难以满足无人值守通信节点的轻量级、低功耗、高可靠信息安全要求。同时由于各类攻击手段层出不穷，传统认证技术对于移动终端的有效防护能力逐渐退化，因此迫切需要一种适用于无人值守通信设备的新型轻量级高可靠身份认证技术。借鉴生物指纹的概念，人们提出了硬件物理指纹/物理不可克隆函数(Physical UnclonableFunction，PUF)的概念，利用硬件在加工过程中由于工艺问题导致的随机性误差，实现硬件物理指纹特征的提取，可用于对无人值守设备的身份认证、数据加密等方面。
近年来，可编程逻辑器件中的FPGA已逐渐成为各类通信设备的核心组成部分，采用FPGA芯片设计实现物理指纹的提取具有设计成本低、灵活程度高、开发周期较短以及可重复配置等优点，具有更高的通用性与易实现性，已成为当前PUF设计的热点。目前，国内还未有体系化的物理指纹芯片产品，综合分析当前芯片物理指纹领域研究情况，主要存在以下技术问题：芯片加工过程中存在加工系统误差，由于系统误差的存在使得芯片物理指纹具有一定的规律性和可被预测性，尤其在同一批次的芯片中这种现象较为明显，如何提高物理指纹的随机性是物理指纹提取的关键技术问题；物理指纹技术通过提取硬件的特征信息生成物理指纹，以ROPUF为例，通过计数器值的比对生成物理指纹中的响应bit，由于工作电压、环境温度、器件老化等因素，计数器的值也存在波动，当计数器的波动区间大于差值区间时，响应bit有出现bit反转的可能，如何提高物理指纹的稳定性也是物理指纹芯片的关键技术问题。
发明内容
本发明的目的在于提供一种芯片的物理指纹提取系统和方法，在该物理指纹提取系统或该物理指纹提取方法中引入了输入/输出映射变换和计数值校正，通过改变物理指纹中激励bit和响应bit之间的线性关系，提高芯片物理指纹的随机性；以及通过对RO计数值进行补偿，提高芯片物理指纹的稳定性。
本发明通过下述技术方案实现：
一种芯片的物理指纹提取系统，包括输入映射变换模块、处理模块以及输出映射变换模块；
所述输入映射变换模块，用于将外部激励信号A映射为激励信号B；
所述处理模块，用于将所述激励信号B传输至所述芯片，并根据所述激励信号B得到所述芯片的响应信号B′；
所述输出映射变换模块，用于将所述响应信号B′映射为响应信号A′；其中，所述激励信号A和所述响应信号A′共同构成所述芯片的物理指纹。
进一步地，所述处理模块包括RO选择逻辑单元、RO阵列单元、计数通道单元以及比较对单元；
所述RO选择逻辑单元，用于将激励信号B拆分为若干个子激励信号C；
所述RO阵列单元，包括若干个RO电路，任意一个所述子激励信号C同时输入至两个RO电路中以生成不同的频率响应；
所述计数单元，用于记录所述不同频率响应的频率值；
所述比较对单元，用于对所述计数单元记录的频率值大小进行比较，并根据比较结果获取响应信号B′。
进一步地，所述计数单元包括若干个计数器，多个所述RO电路复用一个所述计数器。
进一步地，还包括计数值校正单元，所述计数值校正单元用于对所述计数单元的频率值进行频率补偿。
进一步地，所述频率补偿采用伪随机数补偿法。
进一步地，所述频率补偿满足：
Δf＝x(favg-fi)g(s2)
Δf为频率补偿值，x为0到1之间的伪随机数，favg为RO电路输出频率的平均值，f为RO电路的输出频率，s2为RO电路输出频率的方差，g(s2)是关于方差的经验函数。
一种芯片的物理指纹提取方法，包括以下步骤：
S1：获取外部激励信号A，并将所述激励信号A映射为所述芯片的激励信号B；
S2：根据所述激励信号B得到相应的响应信号B′；
S3：将所述响应信号B′映射为响应信号A′；其中所述激励信号A和所述响应信号A′构成所述芯片的物理指纹。
进一步地，所述S2具体包括：
S21：将激励信号B拆分为若干个子激励信号C；
S22：将任意一个所述子激励信号C同时输入至两个RO电路中，生成两个不同的频率响应；
S23：记录两个所述不同频率响应的频率值f1和频率值f2；
S24：对频率值f1和频率值f2的大小进行比较，并根据比较结果获取响应信号B′。
进一步地，步骤S23和步骤S24之间还包括步骤S231，所述步骤S231用于对频率值f1和频率值f2进行频率补偿。
进一步地，所述频率补偿满足：
Δf＝x(favg-fi)g(s2)
Δf为频率补偿值，x为0到1之间的伪随机数，favg为RO电路输出频率的平均值，f为RO电路的输出频率，s2为RO电路输出频率的方差，g(s2)是关于方差的经验函数。
为了解决现有芯片物理指纹提取方案中所面临的技术问题，在本方案中提出了一种芯片的物理指纹提取系统和方法，该系统或方法利用现有生产工艺无法实现两片FPGA芯片完全一致性的原理，在FPGA芯片上通过RO电路提取相关物理指纹并构建相应的指纹库。在芯片物理指纹提取方法中，提出了一种适用于芯片物理指纹提取的输入/输出映射方法，通过改变物理指纹中激励bit和响应bit之间的线性关系，提高芯片物理指纹的随机性；在所述芯片物理指纹提取实现方法中，提出了一种适用于芯片物理指纹提取的计数值校正方法，通过对RO计数值进行补偿，以提高芯片物理指纹的稳定性。
本发明与现有技术相比，具有如下的优点和有益效果：
(1)本发明在芯片物理指纹提取实现方法中，引入了输入/输出映射变换方法，通过改变物理指纹中激励bit和响应bit之间的线性关系，提高芯片物理指纹的随机性；
(2)本发明在芯片物理指纹提取实现方法中，引入了计数值校正方法，通过对RO计数值进行补偿，提高芯片物理指纹的稳定性。
附图说明
此处所说明的附图用来提供对本发明实施例的进一步理解，构成本申请的一部分，并不构成对本发明实施例的限定。在附图中：
图1是基于RO的可信芯片指纹模块实现架构示意图；
图2是基于RO的可信芯片指纹应用流程示意图；
图3是本发明中具体实施例的输入映射关系示意图；
图4是本发明中的具体实施例对RO电路与计数器的分组示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。
实施例
一种芯片的物理指纹提取系统，包括输入映射变换模块、处理模块以及输出映射变换模块；
输入映射变换模块，用于将外部激励信号A映射为激励信号B；
在本实施例中，输入映射模块与接口模块连接。其中，接口模块支持RS232、RS422等串行通信方式，以实现物理指纹芯片对多种通信终端的适配。
处理模块，用于将激励信号B传输至FPGA芯片，并根据激励信号B得到FPGA芯片的响应信号B′；
输出映射变换模块，用于将响应信号B′映射为响应信号A′；其中激励信号A和响应信号A共同构成FPGA芯片的物理指纹。
在本实施例中，输入映射变换模块和输出映射变换模块用于实现指纹生成内部模块数据与外部通信数据的映射变换，输入映射变换模块和输出映射变换模块的执行能够有效改变指纹中激励信号与响应信号的线性关系，提高芯片物理指纹的随机性，提高各种环境下通信设备网络的安全性。另外，输入映射变换模块和输出映射变换模块之间的变换关系是可配置的。
如图3所示，假设这是FPGA芯片的物理分布，由于在FPGA芯片的加工过程中存在系统误差，这种系统误差通常是固定的，比如：FPGA芯片中间的氧化层会比FPGA芯片两边的氧化层厚，就会导致位于FPGA芯片中间部分的RO电路测出来的频率总是比FPGA芯片两边的RO电路测出的频率低，对于常规的寻址方式00000000代表左边第1排第1个，00000001代表左边第1排第2个，依次类推，攻击者就能很容易猜到选择的RO电路的实际物理位置。因此，在本实施例中，通过改变指纹中激励信号与响应信号的线性关系，以对这种常规的寻址方式进行了变换，使得攻击者在监听到我们的寻址信息00001100时，无法猜到选择的RO电路到底是在FPGA芯片上的哪个物理位置，提高了FPGA芯片物理指纹的随机性，从而提高各种环境下通信设备网络的安全性。
进一步地，在本实施例中，如图1所示，处理模块包括RO选择逻辑单元、RO阵列单元、计数通道单元以及比较对单元；
RO选择逻辑单元，用于将激励信号B拆分为若干个子激励信号C；
RO选择逻辑单元的作用是对激励信号B进行拆分，以使得在RO电路一定的情况下可以获得更高位的指纹。
在本实施例中，以64bit的输入为例进行说明。传统的PUF指纹提取过程中，任意一个64bit的2进制的输入00100111…0111就代表芯片上一个物理位置RO(资源点)的选取。那么芯片上需要有264个资源点，此时输出为1bit。若需要输出64bit，就需要有64x264个资源点。在方案中，将64bit的输入00100111…0111从左至右依次拆分为8组8bit的数组，第一组00100111对芯片物理位置进行选择时，对应的资源点为28，此时输出为1bit，生成8bit的输出就需要8x28资源。对第2组到第8组进行同样的处理，就得到8组8bit的输入和8组8bit输出。对这8组8bit的输入分别组合就成为了64bit的输入和64bit的输出，需要的资源点为8x8x28。由此可以看到，通过RO选择逻辑单元，使得我们可以用更少的资源实现高bit位指纹，指纹位数越高安全性越好。
RO阵列单元，包括若干个RO电路，任意一个子激励信号C同时输入至两个RO电路中以生成不同的频率响应；
计数单元，包括若干个计数器，任意一个计数器与多个RO电路连接，用于记录不同频率响应的频率值；
比较对单元，用于对计数单元记录的频率值大小进行比较，并根据比较结果获取响应信号B′。
在本实施例中，以8bit输入来对RO阵列单元、计数单元、比较对单元进行说明：
如图1所示的RO阵列单元，RO阵列中的每个环都是在芯片FPGA上构建的实际RO电路，对于8bit的输入00100111，需要构建2x28个RO电路，其中A组有28个RO电路，B组有28个RO电路。任意一个8bit输入选择某一个A组的RO电路和B组的某一个RO电路进行频率比较，通过计数器A读取A组RO电路的频率，计数器B来读取B组RO电路的频率。设置比较对规则，若A组的频率大于B组的频率输出1，反之输出0(也可以设置为：若A组的频率大于B组的频率输出0，反之输出1)。值得说明的是，比较对的设置规则并不唯一，可以依据实际情况进行设置。
进一步地，还包括计数值校正单元，计数值校正单元用于对计数单元的频率值进行频率补偿。在本实施例中，频率补偿采用伪随机数补偿法，且频率补偿满足：
Δf＝x(favg-fi)g(s2)
Δf为频率补偿值，x为0到1之间的伪随机数，favg为RO电路输出频率的平均值，f为RO电路的输出频率，s2为RO电路输出频率的方差，g(s2)是关于方差的经验函数。
在比较对单元进行频率比对时，A组RO电路的频率值与B组RO电路的频率值比较接近，在实际使用过程中，由于FPGA芯片受到温度、振动或其他因素的影响，会使得指纹响应(输出)某些位出现的反转，从而导致在比较对单元的比对结果出现翻转。
因此，在本实施例中，通过设置计数值校正单元，将A组和B组之间的频率差值拉大，以使得FPGA芯片在受到温度、振动或其他因素的影响时，不会对最终结果造成影响，从而提高芯片物理指纹的稳定性。
一种芯片的物理指纹提取方法，包括以下步骤：
S1：获取外部激励信号A，并将激励信号A映射为芯片的激励信号B；
S2：根据激励信号B得到相应的响应信号B′；
S3：将响应信号B′映射为响应信号A′；其中激励信号A和响应信号A′构成芯片的物理指纹。
进一步地，S2具体包括：
S21：将激励信号B拆分为若干个子激励信号C，；
S22：将任意一个激励信号C同时输入至任意两个RO电路中；
S23：记录两个RO电路的频率值f1和频率值f2；
S24：对频率值f1和频率值f2的大小进行比较，并根据比较结果获取响应信号B′。
进一步地，步骤S23和步骤S24之间还包括步骤S231，步骤S231用于对频率值f1和频率值f2进行频率补偿。
进一步地，频率补偿满足：
Δf＝x(favg-fi)g(s2)
Δf为频率补偿值，x为0到1之间的伪随机数，favg为RO电路输出频率的平均值，f为RO电路的输出频率，s2为RO电路输出频率的方差，g(s2)是关于方差的经验函数。
下面以具体的实施例进行说明：
在本实施例中以128bit指纹进行说明，指纹包括64bit位激励和64bit位响应。如图2所示，可信芯片制备后，经过配置文件的录入和指纹采集流程，可应用于对无人值守设备的身份认证或信息安全传输，其中指纹采集过程和指纹应用过程具有一致性，本具体实施例中将以指纹应用场景为例进行详细的叙述。
芯片物理指纹管理服务器从指纹库中随机选取一条未使用过的指纹，提取指纹中的64bit激励并传输给RO选择逻辑单元，RO选择逻辑单元对收到的64bit激励，按照8bit为一组进行分组映射，建立如图3所示的映射变换方式，生成映射后的新64bit激励。例如，8bit原始激励000101XX，通过映射变换后成为010001XX。
本具体实施例中，通过地址译码功能，将64bit激励与8路RO电路比较对选择进行匹配。每路RO电路比较对选择数据形式为(AAAAAABB)2，AAAAAA代表IP核寻址，BB代表IP核内比较对选择。
如图4所示，在本具体实施例中，一个IP核的基本电路结构包含了4个RO电路和1个计数器，也代表4个RO电路复用1个计数器。
本具体实施例中，采用列平均数的伪随机数补偿方法。随机抽取同一批次的100个芯片，对列平均RO电路的频率值及方差进行测试记录，其中第i列的RO频率均值记为fi，方差记为s2，抽样RO电路的频率平均值为favg，按照下式对RO电路进行频率补偿。
对于第i列的RO，补偿频率Δf满足以下关系。
PRNx＝xi，0＜x＜1
Δf＝xi(favg-fi)g(s2)
上式中，xi为0到1之间的伪随机数，g(s2)是关于方差的经验函数，其中，值得说明的是，该经验函数无具体的函数表达式，在本实施例中，该经验函数是根据同一批次芯片的整体物理特性进行推导而得出的，然后通过查表的方式获取g(s2)的具体值，也可以用其它的方式获得。
本具体实施例中，频率的补偿通过对计数器值的补偿来实现，只补偿整数值，计数器的补偿值与计数时钟周期相关。
对补偿后的计数器值进行比较，具体实施例中对底层的RO电路进行分组，A组计数器值大于B组的计数器值，则输出1，否则输出0。
本具体实施例中，利用一条指纹的64bit激励生成64bit的响应值，通过输出映射变换后传递给接口模块，并通过RS232接口发送给芯片物理指纹认证服务器。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种芯片的物理指纹提取系统，其特征在于，包括输入映射变换模块、处理模块以及输出映射变换模块；
所述输入映射变换模块，用于将外部激励信号A映射为激励信号B；
所述处理模块，用于将所述激励信号B传输至所述芯片，并根据所述激励信号B得到所述芯片的响应信号B′；
所述输出映射变换模块，用于将所述响应信号B′映射为响应信号A′；其中，所述激励信号A和所述响应信号A′构成所述芯片的物理指纹。
2.根据权利要求1所述的一种芯片的物理指纹提取系统，其特征在于，所述处理模块包括RO选择逻辑单元、RO阵列单元、计数通道单元以及比较对单元；
所述RO选择逻辑单元，用于将激励信号B拆分为若干个子激励信号C；
所述RO阵列单元，包括若干个RO电路，任意一个所述子激励信号C同时输入至两个RO电路中以生成不同的频率响应；
所述计数单元，用于记录所述不同频率响应的频率值；
所述比较对单元，用于对所述计数单元记录的频率值大小进行比较，并根据比较结果获取响应信号B′。
3.根据权利要求2所述的一种芯片的物理指纹提取系统，其特征在于，所述计数单元包括若干个计数器，多个所述RO电路复用一个所述计数器。
4.根据权利要求3所述的一种芯片的物理指纹提取系统，其特征在于，还包括计数值校正单元，所述计数值校正单元用于对所述计数单元的频率值进行频率补偿。
5.根据权利要求4所述的一种芯片的物理指纹提取系统，其特征在于，所述频率补偿采用伪随机数补偿法。
6.根据权利要求5所述的一种芯片的物理指纹提取系统，其特征在于，所述频率补偿满足：
Δf＝x(favg-f)g(s2)
Δf为频率补偿值，x为0到1之间的伪随机数，favg为RO电路输出频率的平均值，f为RO电路的输出频率，s2为RO电路输出频率的方差，g(s2)是关于方差的经验函数。
7.一种芯片的物理指纹提取方法，其特征在于，包括以下步骤：
S1：获取外部激励信号A，并将所述激励信号A映射为所述芯片的激励信号B；
S2：根据所述激励信号B得到相应的响应信号B′；
S3：将所述响应信号B′映射为响应信号A′；其中，所述激励信号A和所述响应信号A′构成所述芯片的物理指纹。
8.根据权利要求7所述的一种芯片的物理指纹提取方法，其特征在于，所述S2具体包括：
S21：将激励信号B拆分为若干个子激励信号C；
S22：将任意一个所述子激励信号C同时输入至两个RO电路中，生成两个不同的频率响应；
S23：记录两个所述不同频率响应的频率值f1和频率值f2；
S24：对频率值f1和频率值f2的大小进行比较，并根据比较结果获取响应信号B′。
9.根据权利要求8所述的一种芯片的物理指纹提取方法，其特征在于，步骤S23和步骤S24之间还包括步骤S231，所述步骤S231用于对频率值f1和频率值f2进行频率补偿。
10.根据权利要求9所述的一种芯片的物理指纹提取方法，其特征在于，所述频率补偿满足：
Δf＝x(favg-fi)g(s2)
Δf为频率补偿值，x为0到1之间的伪随机数，favg为RO电路输出频率的平均值，f为RO电路的输出频率，s2为RO电路输出频率的方差，g(s2)是关于方差的经验函数。
CN202010586191.XA 2020-06-24 2020-06-24 一种芯片的物理指纹提取系统和方法 Pending CN111611629A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010586191.XA CN111611629A (zh) 2020-06-24 2020-06-24 一种芯片的物理指纹提取系统和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010586191.XA CN111611629A (zh) 2020-06-24 2020-06-24 一种芯片的物理指纹提取系统和方法

Publications (1)

Publication Number Publication Date
CN111611629A true CN111611629A (zh) 2020-09-01

Family

ID=72196422

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010586191.XA Pending CN111611629A (zh) 2020-06-24 2020-06-24 一种芯片的物理指纹提取系统和方法

Country Status (1)

Country Link
CN (1) CN111611629A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112115449A (zh) * 2020-09-25 2020-12-22 中物院成都科学技术发展中心 一种芯片物理指纹可靠性评估方法、装置、设备及介质
CN113505401A (zh) * 2021-07-13 2021-10-15 湖北工业大学 一种可提取芯片和电路板物理指纹的混合puf电路及提取方法
CN116301724A (zh) * 2023-03-16 2023-06-23 济南新语软件科技有限公司 一种不重复伪随机数的生成方法、装置、设备及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140201851A1 (en) * 2013-01-16 2014-07-17 Qualcomm Incorporated Method and apparatus for using dynamic voltage and frequency scaling with circuit-delay based integrated circuit identification
CN105809065A (zh) * 2016-03-09 2016-07-27 中国科学院计算技术研究所 模糊输入输出的强物理不可克隆函数
CN105978889A (zh) * 2016-06-20 2016-09-28 北京集创北方科技股份有限公司 生物特征加密方法及装置
CN108540109A (zh) * 2018-04-11 2018-09-14 中国电子科技集团公司第五十八研究所 基于环形振荡器的物理指纹生成电路及方法
CN111027050A (zh) * 2019-12-25 2020-04-17 中国科学院声学研究所 一种基于puf的海底观测网水下设备可信认证系统及方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140201851A1 (en) * 2013-01-16 2014-07-17 Qualcomm Incorporated Method and apparatus for using dynamic voltage and frequency scaling with circuit-delay based integrated circuit identification
CN105809065A (zh) * 2016-03-09 2016-07-27 中国科学院计算技术研究所 模糊输入输出的强物理不可克隆函数
CN105978889A (zh) * 2016-06-20 2016-09-28 北京集创北方科技股份有限公司 生物特征加密方法及装置
CN108540109A (zh) * 2018-04-11 2018-09-14 中国电子科技集团公司第五十八研究所 基于环形振荡器的物理指纹生成电路及方法
CN111027050A (zh) * 2019-12-25 2020-04-17 中国科学院声学研究所 一种基于puf的海底观测网水下设备可信认证系统及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
钟杰 等: "基于环形振荡器的物理指纹认证设计研究", 《通信技术》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112115449A (zh) * 2020-09-25 2020-12-22 中物院成都科学技术发展中心 一种芯片物理指纹可靠性评估方法、装置、设备及介质
CN113505401A (zh) * 2021-07-13 2021-10-15 湖北工业大学 一种可提取芯片和电路板物理指纹的混合puf电路及提取方法
CN113505401B (zh) * 2021-07-13 2022-04-26 湖北工业大学 一种可提取芯片和电路板物理指纹的混合puf电路及提取方法
CN116301724A (zh) * 2023-03-16 2023-06-23 济南新语软件科技有限公司 一种不重复伪随机数的生成方法、装置、设备及存储介质
CN116301724B (zh) * 2023-03-16 2023-09-26 济南新语软件科技有限公司 一种不重复伪随机数的生成方法、装置、设备及存储介质

Similar Documents

Publication Publication Date Title
CN111611629A (zh) 一种芯片的物理指纹提取系统和方法
EP3403209B1 (en) A privacy-preserving, mutual puf-based authentication protocol
JP5333669B2 (ja) 個体別情報生成装置及び個体別情報生成方法
CN108768619B (zh) 一种基于环形振荡器的强puf电路的工作方法
Lee et al. A unified approach for compression and authentication of smart meter reading in AMI
Gong et al. Fast and scalable counterfeits estimation for large-scale RFID systems
He et al. Reliable and efficient PUF‐based cryptographic key generator using bit self‐tests
Lee et al. A novel cross-layer authentication protocol for the Internet of Things
EP3343832A1 (en) Physical unclonable function circuit structure
CN110750233B (zh) 一种基于逻辑门非对称自治布尔网络的随机数发生器
Li et al. Information-theoretic secure key sharing for wide-area mobile applications
Cao et al. A fully digital physical unclonable function based temperature sensor for secure remote sensing
CN101727308B (zh) 集成电路中真随机数的产生方法
CN116992499A (zh) 一种基于fpga的轻量级m_sr puf电路及系统
Guan et al. Analysis of asynchronous frequency hopping multiple‐access network performance based on the frequency hopping sequences
Zhang et al. Wireless body area network identity authentication protocol based on physical unclonable function
CN111027050A (zh) 一种基于puf的海底观测网水下设备可信认证系统及方法
Li et al. Research and design of a high-security configurable RO-PUF based on FPGA
CN113946882B (zh) 基于施密特触发器的超低功耗弱物理不可克隆函数电路
Huth et al. On the energy cost of channel based key agreement
Jimenez et al. Photonic physical unclonable function based on symmetric microring resonator arrays
Wang et al. Authentication against Man-in-the-Middle Attack with a Time-variant Reconfigurable Dual-LFSR-based Arbiter PUF
CN218829962U (zh) 一种多用户mdi-qkd系统
CN111970107B (zh) 共享秘密生成
CN117478605B (zh) 一种负载均衡方法、集中器、电表及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200901

RJ01 Rejection of invention patent application after publication