CN111600593A - 多通道数字隔离芯片的实现方法及实现系统 - Google Patents
多通道数字隔离芯片的实现方法及实现系统 Download PDFInfo
- Publication number
- CN111600593A CN111600593A CN202010426933.2A CN202010426933A CN111600593A CN 111600593 A CN111600593 A CN 111600593A CN 202010426933 A CN202010426933 A CN 202010426933A CN 111600593 A CN111600593 A CN 111600593A
- Authority
- CN
- China
- Prior art keywords
- isolator
- signal
- channel
- encoder
- decoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017545—Coupling arrangements; Impedance matching circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017545—Coupling arrangements; Impedance matching circuits
- H03K19/017572—Coupling arrangements; Impedance matching circuits using opto-electronic devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/01759—Coupling arrangements; Interface arrangements with a bidirectional operation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Dc Digital Transmission (AREA)
Abstract
本发明提供一种多通道数字隔离芯片的实现方法和实现系统,所述方法包括:在隔离器两端增加相互匹配设置的编、解码器,根据系统传输信号通道的数量配置隔离器的数量;根据系统传输信号通道的数量以及隔离器的数量配置编码器的编码码型数目;其中,n<m,Cn>2m,m≥2,m表示系统传输信号通道的数量,n表示隔离器的数量,C表示编码器采用的编码码型数目;数据传输过程中,发送端发送多通道信号源数据,对多通道信号源数据进行编码形成编码信号后发送至隔离器;接收端接收编码信号,并对其进行解码重建恢复为原始的多通道信号后进行输出。本发明通过减少数字隔离器的数量,进而减小数字隔离芯片的尺寸面积。
Description
技术领域
本发明属于隔离技术设计领域,主要涉及一种多通道数字隔离芯片的实现方法和实现系统。
背景技术
数字隔离芯片是一种在电气隔离的两个电压域之间进行数字信号传输的芯片,它可以为设备提供电气绝缘,能够隔离地回路以及隔离噪声,提高接口的抗干扰能力。随着系统对高数据率高吞吐量,半双工/全双工通信,多通道并行传输等方面性能要求的提升,对多通道数字隔离芯片的需求也越来越复杂。
结合图1所示,现有技术提供的、用于实现双向多通道数字隔离芯片的常规方法;在图1所示示例中,根据系统所需通道数目来复制扩展堆积独立的单通道数字隔离器,同时根据系统所需传输方向来确定每个单通道数字隔离器的传输方向;在该具体示例中,按箭头指示方向,若输入为000,即DIN_A[2]、DIN_A[1]、DIN_A[0]在某一时刻同时发送低电平,则输入端发送的低电平信号同步通过三个隔离器,即隔离器1、隔离器2、隔离器3同步传输至输出端,之后由输出端的DOUT_B[2]、DOUT_B[1]、DOUT_B[0]同步接收输出。
如上图1所示的现有技术中提供的用于实现双向多通道数字隔离芯片的常规方法中,简单的多通道集成方式会显著增加数字隔离芯片的尺寸面积,并且这种影响会随着通道数目的增加而越来越明显,导致芯片成本过高,最终影响到系统的总体积和总成本;另一方面,每个隔离通道都在独立进行信号传输工作,在没有优化的情况下也会显著增加系统总功耗,影响系统传输性能和可靠性。
发明内容
为解决上述技术问题,本发明的目的在于提供一种多通道数字隔离芯片的实现方法和实现系统。
为了实现上述发明目的之一,本发明一实施方式提供一种多通道数字隔离芯片的实现方法,所述方法包括:在隔离器两端增加相互匹配设置的编、解码器;
根据系统传输信号通道的数量确定隔离器的数量;
根据所述系统传输信号通道的数量以及隔离器的数量确定编码器的编码码型数目;
其中,n<m,Cn>2m,m≥2,m表示系统传输信号通道的数量,n表示隔离器的数量,C表示编码器采用的编码码型数目;
数据传输过程中,发送端接收到多通道信号源数据后,对多通道信号源数据进行编码形成编码信号后发送至隔离器;接收端接收编码信号,并对其进行解码重建恢复为原始的多通道信号后进行输出。
作为本发明一实施方式的进一步改进,数据传输之前,所述方法还包括:
计算n个隔离器同步接收n个编码的排列组合,n个编码归属于C个编码码型中的至少一种;
构建每一种多通道信号源数据与所述排列组合的唯一映射关系;
数据传输过程中,发送端接收到多通道信号源数据后,按照所述映射关系生成编码信号,每一编码信号包括与隔离器具有唯一映射关系的n个编码,并按照映射关系,将获得的编码信号对应发送至具有映射关系的隔离器进行同步传输。
作为本发明一实施方式的进一步改进,所述方法具体包括:
在隔离通道的一端增加第一编码器和第二解码器,在隔离通道的另一端增加对应第一编码器设置的第一解码器,以及对应第二解码器设置的第二编码器;同时,构建的每一隔离器均支持双向传输;
当接收到传输方向切换信号时,第一编、解码器和第二编、解码器互换,并采用时分复用技术复用每一隔离器实现双向数据传输。
作为本发明一实施方式的进一步改进,构建所述编码码型数目C为满足Cn>2m时的最小整数值。
作为本发明一实施方式的进一步改进,确定编码码型为脉冲宽度编码、脉冲数编码、曼彻斯特编码中的一种;
确定所述隔离器的种类为电容式隔离器,变压器隔离器、光耦隔离器、磁耦隔离器中的一种。
为了实现上述发明目的另一,本发明一实施方式提供一种多通道数字隔离芯片的实现系统,所述系统包括:
构建模块,用于在隔离器两端增加相互匹配设置的编、解码器;根据系统传输信号通道的数量确定隔离器的数量;根据所述系统传输信号通道的数量以及隔离器的数量确定编码器的编码码型数目;其中,n<m,Cn>2m,m≥2,m表示系统传输信号通道的数量,n表示隔离器的数量,C表示编码器采用的编码码型数目;
传输模块,用于在数据传输过程中,通过编码器接收多通道信号源数据,并通过编码器对多通道信号源数据进行编码形成编码信号后发送至隔离器;通过解码器接收编码信号,并对接收到的编码信号进行解码重建恢复为原始的多通道信号后进行输出。
作为本发明一实施方式的进一步改进,所述构建模块还用于:在数据传输之前,计算n个隔离器同步接收n个编码的排列组合,n个编码归属于C个编码码型中的至少一种;
构建每一种多通道信号源数据与所述排列组合的唯一映射关系;
所述传输模块还用于:在数据传输过程中,通过编码器接收到多通道信号源数据后,按照所述映射关系生成编码信号,每一编码信号包括与隔离器具有唯一映射关系的n个编码,并按照映射关系,将获得的编码信号对应发送至具有映射关系的隔离器进行同步传输。
作为本发明一实施方式的进一步改进,所述构建模块具体用于:
在隔离通道的一端增加第一编码器和第二解码器,在隔离通道的另一端增加对应第一编码器设置的第一解码器,以及对应第二解码器设置的第二编码器;同时,构建的每一隔离器均支持双向传输;
所述传输模块还用于:当接收到传输方向切换信号时,使第一编、解码器和第二编、解码器互换,并采用时分复用技术复用每一隔离器实现双向数据传输。
作为本发明一实施方式的进一步改进,所述构建模块还用于:构建所述编码码型数目C为满足Cn>2m时的最小整数值。
作为本发明一实施方式的进一步改进,所述构建模块还用于:所述构建模块还用于:确定所述编码码型为脉冲宽度编码、脉冲数编码、曼彻斯特编码中的一种;
确定所述隔离器的种类为电容式隔离器,变压器隔离器、光耦隔离器、磁耦隔离器中的一种。
与现有技术相比,本发明的有益效果是:本发明的多通道数字隔离芯片的实现方法和实现系统,通过在隔离器两端增加相互匹配设置的编码器和解码器资源,从而减少数字隔离器的数量,进而减小数字隔离芯片的尺寸面积,降低数字隔离芯片成本和功耗。
附图说明
图1是本发明背景技术提供的数字隔离芯片的框架示意图;
图2A、图2B分别是本发明一实施方式提供的多通道数字隔离芯片的实现方法的流程示意图;
图3A是本发明提供的编码码型为脉冲宽度编码的示意图;
图3B是本发明提供的编码码型为脉冲数编码的示意图;
图3C是本发明提供的编码码型为曼彻斯特编码的示意图;
图4是本发明一具体示例的多通道数字隔离芯片框架示意图;
图5是本发明一具体示例中形成的映射关系列表;
图6是基于图3的多通道数字隔离芯片进行数据传输时序的具体示例;
图7是本发明一实施方式提供的多通道数字隔离芯片的实现系统的模块示意图。
具体实施方式
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明,本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
如图2A、图2B所示,本发明一实施方式提供的多通道数字隔离芯片的实现方法,所述方法包括:在隔离器两端增加相互匹配设置的编、解码器;
根据系统传输信号通道的数量确定隔离器的数量;
根据所述系统传输信号通道的数量以及隔离器的数量确定编码器的编码码型数目;
其中,n<m,Cn>2m,m≥2,m表示系统传输信号通道的数量,n表示隔离器的数量,C表示编码器采用的编码码型数目;
数据传输过程中,发送端接收到多通道信号源数据后,对多通道信号源数据进行编码形成编码信号后发送至隔离器;接收端接收编码信号,并对其进行解码重建恢复为原始的多通道信号后进行输出。
本发明较佳实施方式中,所述方法还包括:在隔离通道的一端增加第一编码器和第二解码器,在隔离通道的另一端增加对应第一编码器设置的第一解码器,以及对应第二解码器设置的第二编码器;同时,构建的每一隔离器均支持双向传输;当接收到传输方向切换信号时,第一编、解码器和第二编、解码器互换,并采用时分复用技术复用每一隔离器实现双向数据传输。
如上,所述编码器包括分处于隔离器两侧的第一编码器和第二编码器;所述解码器包括:分处于隔离器两侧的第一解码器和第二解码器;每一编码器中预置编码电路,负责对多通道信号源数据进行编码形成编码信号后通过隔离器发送;其对端的解码器中预置解码电路,负责对隔离器传输的编码信号进行解码,并对其进行解码重建恢复为原始的多通道信号源数据,如此,隔离通道两端的编、解码器成对出现,且在该方案中,由于在隔离器一端分别设置第一编码器和另一组编码器的第二解码器;在隔离器的另一端设置对应第一编码器的第一解码器,以及和第二解码器对应的第二编码器,如此,可在系统需要时,实时对传输方向进行切换,复用每一隔离器实现双向数据传输。
本发明可实现方式中,隔离器的种类具有多种选择,例如:电容式隔离器,变压器隔离器、光耦隔离器、磁耦隔离器等,在此不做过多赘述。
本发明较佳实施方式中,数据传输之前,所述方法还包括:计算n个隔离器同步接收n个编码的排列组合,n个编码归属于C个编码码型中的至少一种;构建每一种多通道信号源数据与所述排列组合的唯一映射关系。
本发明具体实施方式中,n个隔离器同步接收n个编码的排列组合的总数量为Cn。数据传输过程中,发送端发送多通道信号源数据后,按照所述映射关系生成对应的编码信号,并按照映射关系,将获得的编码信号对应发送至具有映射关系的隔离器进行同步传输。
需要说明的是,每一多通道信号源数据发送至编码器后,会被编码形成编码信号,每一编码信号包括的编码的数量与隔离器的数量相同,且在传递过程中,所有隔离器同步运行并传输相同数量的编码,在该具体示例中,每一多通道信号源数据发送过程中,每个隔离器均发送一个编码至解码器。
本发明可实现方式中,所述编码码型有多种实现形式;在输出传输之前,所述方法还包括:为系统构建具体的编码码型;本发明具体示例中,提供3种具体的编码码型,其依次为脉冲宽度编码、脉冲数编码、曼彻斯特编码,在实际应用中,可以选择任一种作为系统传输的编码码型,在此不做更多赘述。
本发明一具体示例中,结合图3A、3B、3C所示,在三个示例中,构建编码码型的种类均为3个,分别为code_0,code_1,code_2;相应的,具体如图3A所示,对于脉冲宽度编码,code_2代表的是高电平占空比大的信号,code_1代表的是低电平占空比大的信号,code_0代表的是直流低电平信号;如图3B所示,对于脉冲数编码code_2代表连续2个脉冲,code_1代表单独1个脉冲,code_0代表直流低电平信号;如图3C所示,对于曼彻斯特编码,code_2代表曼彻斯特编码“10”码型,code_1代表曼彻斯特编码“01”码型,code_0代表曼彻斯特编码“00”码型;可以理解的是,任一种编码方式由于包括多种编码码型,如此,通过具有不同编码码型的编码与多个同步运行的隔离器的组合,可组合出至多Cn种排列组合,进而可区分不同的多通道信号源数据。
本发明较佳实施方式中,构建所述编码码型数目C为满足Cn>2m时的最小整数值;可以理解的是,满足公式Cn>2m时,C的取值可以有无限多个,C的取值越大,多通道信号源数据与所述排列组合之间存在的映射关系越多,然而,多通道信号源数据所需的排列组合的数量是固定的,如此,当C值越大时,对于编码器的设计要求复杂度也越大。
为了便于理解本发明,结合图4所示,本发明一具体示例中,构建m=3,为了满足n<m,则n的取值可以为1或2,在本发明具体示例中,构建n=2;进一步的,根据n<m,Cn>2m计算C,则C可选择的数值为≥3,在本发明具体示例中,构建C=3,即:系统传输信号通道的数量构建为3条,隔离器的数量确定为2个,分别为隔离器1和隔离器2;编码器采用的编码码型的种类为3种,分别为code_0,code_1,code_2。在该具体示例中,如箭头所示方向,为了便于描述,将箭头自左向右指向指定为正向,从右往左指向指定为反向;当数据正向传递时,DIN_A[0]、DIN_A[1]、DIN_A[2]同步传递以高低电平为表现形式的多通道信号源数据,该多通道信号数据经过编码器1时,按照预设的映射关系生成编码信号,进一步的,编码信号中的编码按照预设的映射关系选择其对应的多个隔离器进行同步传输至解码器1,当解码器1收到编码信号后,采用匹配的解码方法来重建恢复原始的多通道信号源数据并按照箭头指向同步发送至DOUT_B[0]、DOUT_B[1]、DOUT_B[2]。当数据反向传递时,其与正向的传递及解析数据流程相同,即数据依次从DIN_B[0]、DIN_B[1]、DIN_B[2]经过编码器2、隔离器、解码器2后,传递至DOUT_A[0]、DOUT_A[1]、DOUT_A[2]输出,其具体过程可以参照正向的数据传递过程,在此不做进一步的赘述。
如图4的具体示例中,为了便于描述,将高电平信号以“1”表示,将低电平信号以“0”表示;如此,结合图5所示,为对应图4所示的三通道信号/双通道隔离所能实现的编码方式的映射关系列表。在该列表中,第一列表示多通道信号源数据;由于系统通道的数量为3条,如此,在任一时刻下,3个通道同步传输的电平组合方式仅为列表中列出的8种;以列表第二行为例,“000”表示在当前时刻下,DIN_A[0]、DIN_A[1]、DIN_A[2]同步传递的多通道信号源数据均为低电平。
在图4、图5所示示例中,每一多通道信号源数据传输过程中,编码器生成的编码信号中包含的编码的数量与所述隔离器的数量相同;具体的,按照该规则生成的排列组合的数量为Cn,在具体示例中,由于编码码型为3种,隔离器为2个,如此,其不同的排列组合实际32=9种,进一步的,在9种排列组合中选择8个,并对应8种多通道信号源数据构建一一的映射关系。该具体示例中,仍然以图5第二行为例,其表示输入的多通道信号源数据为“000”,其输入到编码器1后,生成的编码信号中包括code_0和code_1两个编码,其中,code_0经隔离器1传递,code_1经隔离器2传递,解码过程,采用匹配的解码方法来重建恢复原始的多通道信号源数据“000”,并通过DOUT_B[0]、DOUT_B[1]、DOUT_B[2]同步输出。
结合图6所示,数据信号由DIN_A端口向DOUT_B端口传输,此时图4中的隔离通道左侧的编码器1,隔离通道右侧的解码器1工作。根据图5中的映射关系,多通道信号源数据“110”被编码为隔离器1通道的2个脉冲和隔离器2通道的1个脉冲。这些编码经过一定的通道传输延时后被右侧解码器1完整接收,并解码恢复为原始多通道信号源数据“110”;根据系统需求经过特定的一段时间之后,数据信号转变为由DIN_B端口向DOUT_A端口传输,此时图4中隔离通道右侧的编码器2,隔离通道左侧的解码器2工作;根据图5中的映射关系,多通道信号源数据“111”被编码为隔离器1通道的2个脉冲和隔离器2通道的2个脉冲;这些编码经过一定的通道传输延时后被左侧解码器2完整接收,并解码恢复为原始的多通道信号源数据“111”。以上,通过时分复用的方式、利用尽可能少的通道数目来实现双向的数字隔离信号传输。
结合图7所示,本发明一实施方式提供一种多通道数字隔离芯片的实现系统的模块示意图,所述系统包括:构建模块100以及传输模块200。
构建模块100用于在隔离器两端增加相互匹配设置的编、解码器;根据系统传输信号通道的数量确定隔离器的数量;根据所述系统传输信号通道的数量以及隔离器的数量确定编码器的编码码型数目;其中,n<m,Cn>2m,m≥2,m表示系统传输信号通道的数量,n表示隔离器的数量,C表示编码器采用的编码码型数目;传输模块200用于在数据传输过程中,通过编码器接收多通道信号源数据,并通过编码器对多通道信号源数据进行编码形成编码信号后发送至隔离器;通过解码器接收编码信号,并对接收到的编码信号进行解码重建恢复为原始的多通道信号后进行输出。
较佳的,所述构建模块100还用于:在数据传输之前,计算n个隔离器同步接收n个编码的排列组合,n个编码归属于C个编码码型中的至少一种;构建每一种多通道信号源数据与所述排列组合的唯一映射关系;传输模块200还用于在数据传输过程中,通过编码器接收到多通道信号源数据后,按照所述映射关系生成编码信号,每一编码信号包括与隔离器具有唯一映射关系的n个编码,并按照映射关系,将获得的编码信号对应发送至具有映射关系的隔离器进行同步传输。
较佳的,所述构建模块100具体用于:在隔离器的一端增加第一编码器和第二解码器,在隔离通道的另一端增加对应第一编码器设置的第一解码器,以及对应第二解码器设置的第二编码器;同时,构建每一隔离器均支持双向传输;所述传输模块200还用于:当接收到传输方向切换信号时,使第一编、解码器和第二编、解码器互换,并采用时分复用技术复用每一隔离器实现双向数据传输。
较佳的,所述构建模块100还用于:构建所述编码码型数目C为满足Cn>2m时的最小整数值。
较佳的,所述构建模块100还用于:确定编码码型为脉冲宽度编码、脉冲数编码、曼彻斯特编码中的一种;以及确定所述隔离器的种类为电容式隔离器,变压器隔离器、光耦隔离器、磁耦隔离器中的一种。
综上所述,本发明的多通道数字隔离芯片的实现方法和实现系统,通过在隔离器两端增加编码器和解码器资源,从而减少数字隔离器使用数量;借助每个隔离器均可以实现双向传输,从而达到时分复用的目的,进而进一步减少数字隔离器使用数量,同时减小数字隔离芯片的尺寸面积,降低数字隔离芯片成本和功耗。
所属领域的技术人员可以清楚地了解到,为描述的方便和简洁,上述描述的系统和模块的具体工作过程,可以参考前述方法实施方式中的对应过程,在此不再赘述。
以上所描述的系统实施方式仅仅是示意性的,其中所述作为分离部件说明的模块可以是或者也可以不是物理上分开的,作为模块显示的部件是逻辑模块,即可以位于芯片逻辑中的一个模块中,或者也可以分布到芯片内的多个数据处理模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施方式方案的目的。本领域普通技术人员在不付出创造性劳动的情况下,即可以理解并实施。
应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施方式中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明,它们并非用以限制本发明的保护范围,凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。
Claims (10)
1.一种多通道数字隔离芯片的实现方法,其特征在于,包括:
在隔离器两端增加相互匹配设置的编、解码器;
根据系统传输信号通道的数量确定隔离器的数量;
根据所述系统传输信号通道的数量以及隔离器的数量确定编码器的编码码型数目;
其中,n<m,Cn>2m,m≥2,m表示系统传输信号通道的数量,n表示隔离器的数量,C表示编码器采用的编码码型数目;
数据传输过程中,发送端接收到多通道信号源数据后,对多通道信号源数据进行编码形成编码信号后发送至隔离器;接收端接收编码信号,并对其进行解码重建恢复为原始的多通道信号后进行输出。
2.根据权利要求1所述的多通道数字隔离芯片的实现方法,数据传输之前,所述方法还包括:
计算n个隔离器同步接收n个编码的排列组合,n个编码归属于C个编码码型中的至少一种;
构建每一种多通道信号源数据与所述排列组合的唯一映射关系;
数据传输过程中,发送端接收到多通道信号源数据后,按照所述映射关系生成编码信号,每一编码信号包括与隔离器具有唯一映射关系的n个编码,并按照映射关系,将获得的编码信号对应发送至具有映射关系的隔离器进行同步传输。
3.根据权利要求1所述的多通道数字隔离芯片的实现方法,其特征在于,所述方法具体包括:
在隔离通道的一端增加第一编码器和第二解码器,在隔离通道的另一端增加对应第一编码器设置的第一解码器,以及对应第二解码器设置的第二编码器;同时,构建的每一隔离器均支持双向传输;
当接收到传输方向切换信号时,第一编、解码器和第二编、解码器互换,并采用时分复用技术复用每一隔离器实现双向数据传输。
4.根据权利要求1所述的多通道数字隔离芯片的实现方法,其特征在于,构建所述编码码型数目C为满足Cn>2m时的最小整数值。
5.根据权利要求1所述的多通道数字隔离芯片的实现方法,其特征在于,所示方法还包括:确定编码码型为脉冲宽度编码、脉冲数编码、曼彻斯特编码中的一种;
确定所述隔离器的种类为电容式隔离器,变压器隔离器、光耦隔离器、磁耦隔离器中的一种。
6.一种多通道数字隔离芯片的实现系统,其特征在于,所述系统包括:
构建模块,用于在隔离器两端增加相互匹配设置的编、解码器;根据系统传输信号通道的数量确定隔离器的数量;根据所述系统传输信号通道的数量以及隔离器的数量确定编码器的编码码型数目;其中,n<m,Cn>2m,m≥2,m表示系统传输信号通道的数量,n表示隔离器的数量,C表示编码器采用的编码码型数目;
传输模块,用于在数据传输过程中,通过编码器接收多通道信号源数据,并通过编码器对多通道信号源数据进行编码形成编码信号后发送至隔离器;通过解码器接收编码信号,并对接收到的编码信号进行解码重建恢复为原始的多通道信号后进行输出。
7.根据权利要求6所述的多通道数字隔离芯片的实现系统,其特征在于,
所述构建模块还用于:在数据传输之前,计算n个隔离器同步接收n个编码的排列组合,n个编码归属于C个编码码型中的至少一种;
构建每一种多通道信号源数据与所述排列组合的唯一映射关系;
所述传输模块还用于:在数据传输过程中,通过编码器接收到多通道信号源数据后,按照所述映射关系生成编码信号,每一编码信号包括与隔离器具有唯一映射关系的n个编码,并按照映射关系,将获得的编码信号对应发送至具有映射关系的隔离器进行同步传输。
8.根据权利要求6所述的多通道数字隔离芯片的实现系统,其特征在于,所述构建模块具体用于:
在隔离通道的一端增加第一编码器和第二解码器,在隔离通道的另一端增加对应第一编码器设置的第一解码器,以及对应第二解码器设置的第二编码器;同时,构建的每一隔离器均支持双向传输;
所述传输模块还用于:当接收到传输方向切换信号时,使第一编、解码器和第二编、解码器互换,并采用时分复用技术复用每一隔离器实现双向数据传输。
9.根据权利要求6所述的多通道数字隔离芯片的实现系统,其特征在于,所述构建模块还用于:构建所述编码码型数目C为满足Cn>2m时的最小整数值。
10.根据权利要求6所述的多通道数字隔离芯片的实现系统,其特征在于,所述构建模块还用于:确定所述编码码型为脉冲宽度编码、脉冲数编码、曼彻斯特编码中的一种;
确定所述隔离器的种类为电容式隔离器,变压器隔离器、光耦隔离器、磁耦隔离器中的一种。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010426933.2A CN111600593B (zh) | 2020-05-19 | 2020-05-19 | 多通道数字隔离芯片的实现方法及实现系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010426933.2A CN111600593B (zh) | 2020-05-19 | 2020-05-19 | 多通道数字隔离芯片的实现方法及实现系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111600593A true CN111600593A (zh) | 2020-08-28 |
CN111600593B CN111600593B (zh) | 2021-06-01 |
Family
ID=72190488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010426933.2A Active CN111600593B (zh) | 2020-05-19 | 2020-05-19 | 多通道数字隔离芯片的实现方法及实现系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111600593B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115037419A (zh) * | 2022-08-11 | 2022-09-09 | 德州鲲程电子科技有限公司 | 用于芯片测试过程中的不定长编码数据串行传输的方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090028173A1 (en) * | 2007-07-26 | 2009-01-29 | David Bliss | MDIO integrated bidirectional digital isolator |
CN103703451A (zh) * | 2011-05-25 | 2014-04-02 | 斯兰纳私人集团有限公司 | 具有usb2.0高速模式和自动速度检测的usb隔离器集成电路 |
CN104054066A (zh) * | 2011-11-11 | 2014-09-17 | 密克罗奇普技术公司 | 具有双线接口的模拟前端装置 |
CN108599810A (zh) * | 2018-04-03 | 2018-09-28 | 电子科技大学 | 一种用于跨地传输信号的系统 |
-
2020
- 2020-05-19 CN CN202010426933.2A patent/CN111600593B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090028173A1 (en) * | 2007-07-26 | 2009-01-29 | David Bliss | MDIO integrated bidirectional digital isolator |
CN103703451A (zh) * | 2011-05-25 | 2014-04-02 | 斯兰纳私人集团有限公司 | 具有usb2.0高速模式和自动速度检测的usb隔离器集成电路 |
CN104054066A (zh) * | 2011-11-11 | 2014-09-17 | 密克罗奇普技术公司 | 具有双线接口的模拟前端装置 |
CN108599810A (zh) * | 2018-04-03 | 2018-09-28 | 电子科技大学 | 一种用于跨地传输信号的系统 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115037419A (zh) * | 2022-08-11 | 2022-09-09 | 德州鲲程电子科技有限公司 | 用于芯片测试过程中的不定长编码数据串行传输的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN111600593B (zh) | 2021-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5200979A (en) | High speed telecommunication system using a novel line code | |
US8139653B2 (en) | Multi-channel galvanic isolator utilizing a single transmission channel | |
CN108667553B (zh) | 编码方法、解码方法、装置和系统 | |
CN108463977A (zh) | 带内嵌时钟的正交差分向量信令码 | |
CN108737021B (zh) | Polar码传输方法及装置 | |
ATE417423T1 (de) | Verkettete raum-zeit-kodierung | |
JP2538524B2 (ja) | 信号復号方法および装置 | |
CN108737683A (zh) | 一种基于二维码的多输入多输出单向数据传输方法及系统 | |
WO2014126333A1 (en) | Transmitter, relay, receiver, and cooperative communication system using network compress-and-forward scheme | |
CN111600593B (zh) | 多通道数字隔离芯片的实现方法及实现系统 | |
Chaaban et al. | The capacity region of the linear shift deterministic Y-channel | |
US5048062A (en) | Transmitting commands over a serial link | |
CN1237705C (zh) | 功率元件与调节单元间可靠电隔离的电驱动驱动控制装置 | |
Zhong et al. | Partial decode-forward coding schemes for the Gaussian two-way relay channel | |
JPH04262650A (ja) | ブロックコードでコード化されたメインチャネルと付加チャネルとを有する伝送装置 | |
CN112073051B (zh) | 数字隔离芯片 | |
CN201467138U (zh) | 一种基于动态信道估计的双模式通信控制器 | |
CN103731241A (zh) | 提高通信系统频谱效率的编码系统及方法 | |
CN104935381A (zh) | 一种多路以太网电口转光口单向传输装置 | |
CN113348780B (zh) | 一种适用于卫星通信的低信噪比下短突发传输方法 | |
Rajan et al. | On four-group ML decodable distributed space time codes for cooperative communication | |
Rajan et al. | Noncoherent low-decoding-complexity space-time codes for wireless relay networks | |
Oggier et al. | A coding scheme for wireless networks with multiple antenna nodes and no channel information | |
CN1792049B (zh) | 用含一个以上脉冲的码元有效调制数据的系统与方法 | |
Pradhan et al. | On the optimality of block orthogonal transforms for multiple description coding of Gaussian vector sources |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |