CN104054066A - 具有双线接口的模拟前端装置 - Google Patents
具有双线接口的模拟前端装置 Download PDFInfo
- Publication number
- CN104054066A CN104054066A CN201280066412.4A CN201280066412A CN104054066A CN 104054066 A CN104054066 A CN 104054066A CN 201280066412 A CN201280066412 A CN 201280066412A CN 104054066 A CN104054066 A CN 104054066A
- Authority
- CN
- China
- Prior art keywords
- afe
- frame
- pin
- operator scheme
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001360 synchronised effect Effects 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 28
- 125000006850 spacer group Chemical group 0.000 claims description 10
- 238000005070 sampling Methods 0.000 claims description 9
- 230000005540 biological transmission Effects 0.000 claims description 6
- 238000004088 simulation Methods 0.000 claims description 5
- 238000012795 verification Methods 0.000 claims description 4
- 238000007667 floating Methods 0.000 claims description 3
- 238000013461 design Methods 0.000 claims description 2
- 230000002457 bidirectional effect Effects 0.000 abstract description 2
- 238000002955 isolation Methods 0.000 description 13
- 238000004891 communication Methods 0.000 description 12
- 239000013078 crystal Substances 0.000 description 8
- 230000006870 function Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 101000598781 Homo sapiens Oxidative stress-responsive serine-rich protein 1 Proteins 0.000 description 3
- 101000613717 Homo sapiens Protein odd-skipped-related 1 Proteins 0.000 description 3
- 101001098464 Homo sapiens Serine/threonine-protein kinase OSR1 Proteins 0.000 description 3
- 102100037143 Serine/threonine-protein kinase OSR1 Human genes 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000006641 stabilisation Effects 0.000 description 3
- 238000011105 stabilization Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 241001269238 Data Species 0.000 description 1
- 101100162020 Mesorhizobium japonicum (strain LMG 29417 / CECT 9101 / MAFF 303099) adc3 gene Proteins 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009432 framing Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 239000003607 modifier Substances 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000010181 polygamy Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000008672 reprogramming Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
- G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Semiconductor Integrated Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
一种模拟前端AFE装置具有：至少一个可编程模/数转换器ADC；以及串行接口，其可切换以在双向串行接口模式中和单向双线串行接口模式中操作，其中所述单向双线串行接口模式仅使用时钟输入和数据输出信号线，其中所述ADC在所述单向双线串行接口模式中与供应到所述时钟输入的时钟同步地操作。
Description
对相关申请案的交叉参考
本申请案主张2011年11月11日申请的名为“具有双线接口的模拟前端装置(ANALOG FRONT END DEVICE WITH TWO-WIRE INTERFACE)”的美国临时申请案第61/558,536号的权利，所述临时申请案的全文并入本文中。
技术领域
本发明涉及模拟前端装置。
背景技术
需要用于智能计量的多相分路功率/能量计量前端装置，从而考虑对减少隔离器成本和通过处置用于隔离式和非隔离式分离装置的分离前端而诱发的成本的需要。
发明内容
根据各种实施例，一种模拟前端(AFE)装置可包括：至少一个可编程模/数转换器(ADC)；以及串行接口，其可切换以在双向串行接口模式中和在单向双线串行接口模式中操作，其中所述单向双线串行接口模式仅使用时钟输入和数据输出信号线，其中所述ADC在所述单向双线串行接口模式中与供应到所述时钟输入的时钟同步地操作。
根据另外实施例，当所述串行接口在所述单向双线串行接口模式中被配置时，所述数据输出信号线处的数据输出可以帧为基础。根据另外实施例，所述ADC可包括内部电压参考、内部时钟产生和内部增益放大器中的至少一个。根据另外实施例，所述AFE装置可进一步包括PLL，所述PLL用于产生快于提供于所述双线串行接口上的时钟信号的内部时钟信号。根据另外实施例，所述可编程ADC可为受到由所述双线串行接口提供的所述时钟信号驱动的Σ-Δ转换器(sigma-delta converter)。根据另外实施例，所述AFE装置可经设计成当所述时钟输入处的时钟信号在已定义逻辑电平下保持达某一时间或浮动时自动地重设。根据另外实施例，所述AFE可布置于包括外部引脚的外壳内，且其中所述外部引脚中的一些经配置以由施加到所述外部引脚中的一些的相应信号来编程所述操作模式和所述ADC。根据另外实施例，所述信号可选自电力供应器和接地或任何其它固定DC电压电平，或由浮动节点检测器选择。根据另外实施例，过采样率可由所述外部引脚中的至少一个编程。根据另外实施例，引脚可被提供用于编程所述串行接口的所述操作模式。根据另外实施例，增益可由所述引脚中的至少一个编程。根据另外实施例，两个引脚可被提供用于编程所述增益。根据另外实施例，帧可包括帧寄存器值和帧数据，且其中帧在数据就绪信号由所述ADC产生之后发射通过所述串行接口。根据另外实施例，所述帧可包括所述AFE装置的参数设定。根据另外实施例，所述帧可在连续数据就绪信号之间被重复n次。根据另外实施例，所述帧中每一者可并入待从另一帧辨识的帧计数。根据另外实施例，所述帧可含有检验和及/或CRC校验和，使得可验证和保证数据发射的完整性。根据另外实施例，可所述校验和及/或CRC校验和可被放置在所述帧结束处。根据另外实施例，所述AFE装置可包括多个多功能引脚，且一个外部引脚可经配置以设定所述装置的操作模式，其中在第一模式中，所述装置用所述双线串行接口而操作且使用外部引脚来编程所述AFE装置，且在第二模式中，所述装置用标准输入/输出串行数字接口而操作来编程所述AFE装置。根据另外实施例，在初始化阶段中，所述AFE装置可使用单线协议或UART接口以编程部件，且接着，所述部件自动地返回到所述双线模式中。
根据另一实施例，提供一种操作模拟前端(AFE)装置的方法，所述AFE装置包括：模/数转换器；以及串行接口，其可在第一操作模式与第二操作模式之间切换，所述方法可包括如下步骤：借助于外部引脚来选择所述第一操作模式或所述第二操作模式，其中在所述第一操作模式中，所述串行接口在双向串行接口模式中操作，且在所述第二操作模式中，所述串行接口在单向双线串行接口模式中操作，其中所述单向双线串行接口模式仅使用时钟输入和数据输出信号线；借助于外部引脚来编程所述模/数转换器(ADC)；以及通过所述串行接口发射所述ADC获取的数字值，其中当选择所述第二操作模式时，所述ADC与供应到所述时钟输入的时钟同步地操作。
根据所述方法的另外实施例，所述方法可进一步包括当选择所述第二操作模式时在所述数据输出信号线处输出以帧为基础的数据。根据所述方法的另外实施例，帧可包括帧寄存器值，继之以所述ADC数字值。根据所述方法的另外实施例，所述AFE装置可包括增益放大器，且所述方法进一步包括当选择所述第二操作模式时借助于外部引脚来编程所述增益放大器。根据所述方法的另外实施例，所述帧可包括所述AFE装置的参数设定。根据所述方法的另外实施例，可在所述ADC的连续数据就绪信号期间输出若干帧。
根据又一实施例，提供一种用于在第一操作模式和第二操作模式中操作模拟前端装置的方法，其中所述模拟前端装置包括：可编程模/数转换器(ADC)；可编程增益放大器；以及串行接口，其布置于具有多个多功能引脚的外壳中，所述方法包括：提供一个外部引脚以选择所述第一操作模式或所述第二操作模式；其中在所述第一操作模式中，所述多功能引脚经控制以为所述AFE装置提供双向串行接口，且其中在所述第二操作模式中，所述多功能引脚经控制以通过所述多功能引脚中的至少一个提供减少引脚的单向串行接口和所述AFE装置的可编程性。
根据所述以上方法的另外实施例，当在所述第二模式中时，所述串行接口可作为单向串行接口而操作，所述单向串行接口接收时钟信号且输出帧，所述帧包括帧寄存器值，继之以由所述ADC获取的数字值，且其中所述经接收时钟信号用以操作所述ADC。根据所述以上方法的另外实施例，可在所述ADC的连续数据就绪信号期间输出若干帧。根据所述以上方法的另外实施例，所述帧可包括所述AFE装置的参数设定。
根据又一实施例，一种系统可包括如上文所描述的多个AFE装置且进一步包括：微控制器单元；用于每一AFE的一数字隔离装置，其中数字隔离装置包含用于从所述AFE发射数据信号且从所述微控制器单元接收时钟信号的一组双向数字隔离单元，其中所述微控制器包括用于每一AFE的分离串行输入。
根据所述以上系统的另外实施例，所述微控制器的单时钟输出可通过所述数字隔离装置而与每一AFE耦接。根据所述以上系统的另外实施例，所述微控制器可包括用于每一AFE的专用时钟输出。根据所述以上系统的另外实施例，每一数字隔离装置可包括在所述数字隔离装置的微控制器连接侧上的芯片选择输入，其中所述芯片选择输入与所述微控制器的相应端口输出耦接。
附图说明
图1展示具有隔离式传感器的常规系统；
图2展示具有非隔离式传感器的常规系统；
图3A和3B展示单独模拟前端装置的不同实施例；
图3C结合微控制器而展示根据图3A或图3B的实施例；
图4A和4B展示根据各种实施例的外部和内部信号以及双线接口的各种信号的时序；
图5和6展示根据各种实施例的系统布置；
图7展示用于模拟前端装置的外壳的实施例；
图8展示三线接口的实施例；
图9展示可能帧结构；以及
图10和11展示根据各种实施例的数据输出时序图。
具体实施方式
根据各种实施例，模拟前端装置允许在针对模拟前端几乎无成本差异的情况下处置隔离式应用。各种实施例可通过将通信信道的数目减少至2个单向信道(一个用于时钟，一个用于数据输出)来降低数字隔离式多相系统的成本。
根据各种实施例的用于隔离式计量应用和非隔离式计量应用两者的双模式计量模拟前端准许使用待用于隔离式计量应用和非隔离式计量应用中的同一电路，且提供用于隔离式应用的专用模式和串行接口通信。
能量/功率计量模拟前端需要与线电压(110V或220V)的隔离。其它应用也可在测量来自不同电压供应域的电压或电流时需要此类隔离。常常通过使用比如与图1所示的主计量表印刷电路板110耦接的电流互感器或罗哥斯基(Rogowski)线圈的隔离式传感器120、130、140来解决此隔离问题。参考符号150展示此系统100中的隔离障壁。因此，图1结合计量装置110而展示隔离式传感器120、130、140。通过传感器而使相位隔离。此情形可用如下各者而实现：极普遍但昂贵且具有相位和篡改问题的电流互感器；较不昂贵、极具线性但具有高谐波问题的罗哥斯基线圈；或(例如)需要ASIC且具有许多机械和EMI问题的霍耳(Hall)效应传感器。
这些传感器120、130、140使计量装置(模拟前端)110与线电压隔离，且具有可由这些装置感测的电压或电流输出。然而，如上文所提及，这些传感器常常昂贵或需要许多后端处理来克服一些非线性或准确度问题。用于功率计量的最流行的电流传感器为简单分路电阻器(常常为在100微欧姆范围内的极小值)，这是由于其成本、线性、大小、可用性而使其最流行。分路电阻器的问题为：在此装置上不存在隔离。对于单相功率计量，可将驻留有模拟前端的主板参考到线电压以避免隔离需要。然而，此情形对于多相计量不成立，其中需要使每一相位彼此隔离，且其中驻留于每一相位上的所有模拟前端需要在其自身之间传达计量信息或将计量信息传达到主处理器或微控制器单元(MCU)。在此状况下，系统200包括驻留于每一隔离式相位上的与相应传感器210、230、250耦接的计量模拟前端215、235、255。此前端215、235、255通过如图2所示的若干数字隔离器(220、225；240、245；和260、265)用数字通信线与其它相位或主处理器或MCU110通信。
图2结合计量装置110而展示非隔离式传感器210、230、350。对于每一传感器，通过必须经配置以允许完全地支持AFE与主处理器110之间的相应数字接口的数字隔离器(220、235；240、245；和260、265)而使相位隔离。因此，如果使用SPI接口，那么四个分离数字隔离器是必要的。传感器可为成本极低、极具线性、不具有相位问题的分路器，且唯一问题为功率消耗和隔离。然而，如图所示，每一传感器需要一关联模拟前端装置215、235和255，以及支持相应AFE数字接口的数字隔离器。
对于非隔离式应用(其中传感器已经被隔离)，模拟前端常常使用标准2/3/4线通信协议与MCU通信。此串行接口可根据(例如)I2C或SPI或UART协议来实施。此标准接口提供合宜的灵活性和数据速率。然而，当涉及比如多相分路计量应用等隔离式应用时，需要模拟前端以尽可能地简化通信协议以便最大限度地减少通信所需要的数字隔离器的数目。对于低成本解决方案需要最小数目个隔离器，且因此，需要开发特定接口以解决此需要，但仍保证足够的灵活性、安全性、数据速率以正确地操作。根据各种实施例，如果需要保证相位之间的同步，那么单向隔离器的最小数目可为每相位两个。另外，必须针对例如SPI和I2C或uART等稳固且安全的数据发射协议来提供时钟信号。
根据各种实施例，描述可作为标准SPI接口或作为专用于多相应用的双线(2个单向线)而工作的协议和接口。双线接口包含时钟输入和数据输出。时钟与数据同步。时钟用于模拟前端的主控时钟和串行通信接口两者以使数据输出同步。对于多相应用可共用此时钟，从而确保所有相位之间的适当同步且因此始终保证所有相位之间的适当角度。根据各种实施例，数据输出可呈帧格式，其中每一帧以等于某一数目个主控时钟循环的某一周期而出现。帧式数据含有同步字(此同步字可大于或小于一个字节、1位信号或多位串行帧)、含有前端的配置的字节(同样，此字节可为1位或多位串行帧，而非仅仅一个字节)，和用于由模拟前端产生的输出数据的额外字节(例如，在双ADC模拟前端中每ADC3个字节)。输出数据以固定数据速率被刷新，且串行数据输出引脚发送与由模拟前端产生的数据同步的帧，帧也与由模拟前端接收的主控时钟同步。此解决方案中所使用的隔离器的数目为二(一个用于时钟输入，一个用于数据输出)，但通信信道的数目为一(其等效于一个双向线)。此接口所需要的引脚的数目为二，这是因为数字隔离器时常具有用于数据发射的单向信道。
根据各种实施例，可在数据通信开始时放置同步字，以便能够使用此同步字作为中断触发器且作为用于主控微控制器单元(MCU)的辨识型样。MCU可辨识此字(或位序列)且在数据被辨识时启用数据检索。此字也可在应用中用作多个相位之间的同步的检查。根据实施例，如果时钟的数目在两次发射之间恒定，那么此同步型样准许理解、检测和校正可能由于发射损失而出现的任何同步问题(由于数字隔离的性质而比常规应用更频繁)。
同步损失可通过MCU中的软件后处理复原，或也可在主控时钟独立地产生于每一相位上时复原。在此状况下，对于每一相位通常将同步地产生主控时钟，且在相位中的一者中的不良通信的状况下，使用者可通过发送比其它相位上所发送的时钟多或少的时钟来重新调整此相位的主控时钟。此技术在MCU上需要额外引脚和PWM产生器。用于重新同步之后处理仅需要一个内插器且可在无必要额外引脚的情况下以固件而进行。用于处置同步损失的另一较简单技术是当检测到损失或未对准时通过监视计时器而完全地重设模拟前端。此技术暗示针对重新对准的较大延迟，这是因为模拟前端必须用与完全重设相关联的所有供电时序或稳定时间予以重新初始化。
根据各种实施例，标准接口和专用双线单向接口可组合于唯一芯片中，使得可利用多相应用和单相应用两者而对单相应用上的灵活性无限定，同时保证多相上的足够灵活性以满足大部分应用的需要且将单向数字隔离式信道的需要最小化直到对于每一相位为两个。
双单向线接口可利用存在于模拟前端中的规则串行接口且与规则串行接口的时钟和数据I/O共用。其不要求实施额外引脚。其仅仅需要能够在两个协议之间切换的选择引脚或程序。根据另外实施例，下文将描述用以在无额外引脚的情况下实现此切换而再使用现有引脚以实现此切换的方式。
在根据实施例的模拟前端中，如果装置具有晶体振荡器，那么两个引脚对于此功能是必要的。外部时钟可由规则数字接口(比如，SPI、uART或I2C)选择，规则数字接口绕过晶体振荡器(且将其置于关机模式中)，且选择晶体振荡器的引脚中的一者(OSC1)作为数字主控时钟输入。另一引脚(OSC2)不用于外部时钟模式中。在此状况下，此引脚可用以选择具有硬逻辑连接的接口类型(标准或双线单向)。如果晶体振荡器的默认模式为关机模式，那么可在供电时进行此选择。在双线单向模式的状况下，晶体振荡器总是被停用，且主控时钟由接口的时钟输入提供。此情形为在不需要任何额外引脚的情况下确保相位之间的适当同步和相位角所需要(如果使用每相位一个晶体，那么归因于由每一晶体产生的每一主控时钟的频率差和相位差而在每一相位之间将已不存在同步)。
因此，可取决于应用而进行此选择，且可利用其它选择方法，例如(但不限于)：
-额外逻辑输入引脚；
-锁存在供电时逻辑引脚的状态；
-读取存储器中的位；
-具有具有小状态机的初始化阶段，小状态机正使用标准接口且在此阶段结束时自动地切换到双线接口，等等。
因为仅有输入为来自主控CPU或MCU的主控时钟输入，所以根据实施例，模拟前端装置必须能够在不与用于专用双线单向模式的MCU通信的情况下被配置。在此事件中，根据各种实施例，预计三种可能方式：1)在装置开机(比如，外部EEPROM上的自动开机)时读取内部或外部存储器；2)将处于双线模式的现有数字引脚重新配置为硬逻辑输入引脚以提供不同可能配置且实现所要灵活性；3)在初始化阶段期间使用单线协议(例如，使用主控时钟输入作为UART接口的TX引脚)且接着在初始化结束时回复到双线协议。根据实施例，当处于双线接口模式时未使用的所有现有数字引脚经重新配置为硬逻辑输入以选择模拟前端中的不同配置。
外部EEPROM解决方案可提供大得多的灵活性且此解决方案具有减少引脚计数，但对系统增加显著成本(常常等效于或超越额外数字隔离信道的成本)，此情形因此致使其使用不切实际(就此而言，将较简单的是将串行数据输入添加到协议且使用主MCU类型的存储器以存储配置)。再使用现有引脚的本解决方案极具成本效益且提供充分灵活性来处置大多数应用。当需要许多配置位来编程模拟前端时，单线协议(较佳地，UART)解决方案正变得更有效。然而，此解决方案需要能够定址此协议的额外内部电路。
另外，这个新双线接口可与具有启用功能以便进一步节省主控MCU中的引脚的隔离器一起使用。在可能地用帧计数器的情况下，输出处的帧和数据可在单一数据的每发射时被产生多次，使得多相输出数据可被串行地产生且由主控MCU串行地检索。在此状况下，主控MCU将分离地且串行地依次选择每一隔离器，且检索对应数据且此后接着切换到另一相位。此情形准许对所有隔离器的数据输出进行多工。因为主控时钟需要同步，所以对于所有相位可使用仅一个引脚以产生主控时钟。因此，总体上，如果使用具有启用的隔离器，那么对于任何数目个相位，每相位仅两个引脚加上一个启用引脚对于处理此接口是必要的。在此状况下，可通过MCU中之后处理和内插来处置同步损失。
如图2所示的装置中的标准SPI接口将需要(例如)每信道4个数字隔离式线，此情形可过于昂贵。每信道的隔离器的最小数目对于单向接口为二，且包括时钟输入和数据输出。时钟输入由于所有相位之间的同步的要求而为必要的。要求装置制造商具有用于非隔离式传感器的特定部件可存在成本问题(库存、认证、……)。此外，非隔离式传感器变得更流行(CT成本变高)。
根据各种实施例，可设计具有标准SPI接口和双单向线接口两者的AFE装置。根据各种实施例，从SPI接口开始且简化SPI接口可解决如上文所提及的某些问题：例如，如果装置允许固定所有内部设定，那么可去除SDI引脚，这是因为来自主控装置的通信是不必要的。在此操作模式中，SDO仅仅每隔X数目个时钟周期性地输出ADC数据。因此，对于此模式，可去除或以其它方式使用数据就绪引脚DR和芯片选择CS引脚，这是因为命令是不必要的，仅仅周期性帧输出是必要的。此情形提供使外部引脚设定到VDD或GND以硬式编码设定来改变装置的配置的可能性。因此，现有数字I/O引脚可在此接口模式中经重新配置为逻辑输入。可用硬逻辑输入来进行接口选择。
数字I/O引脚也可经重新配置为多电平逻辑输入，这些电平可能由可仅在供电时或在初始化阶段中被启用的ADC检测和辨识。可用每一引脚上的电阻分压器或用浮动节点检测器(其准许具有不同于逻辑0或逻辑1的另一状态)来实施多个电平。此实施例将准许具有每引脚更多配置。
图3展示单独模拟前端装置300的实施例，模拟前端装置300可在两个模式中的一者下操作且可经设计成在某种程度上与(例如)具有标准4线SPI接口的某些现有模拟前端装置进行引脚到引脚兼容。取决于由引脚MODE设定的操作模式，装置用标准SPI接口或双单向线接口而操作。图3所示的实施例具有具有多功能引脚的经修改引脚布局。因此，这些引脚可取决于操作模式而具有不同功能性。例如，振荡器引脚OSC1也可用作时钟输入引脚或增益设定引脚GAIN0。振荡器引脚OSC2也可用作模式引脚MODE。数据就绪引脚DR可作为引脚GAIN1而用于增益设定。重设引脚可用作过采样配置引脚OSR0。SPI接口引脚SDI可用作另一过采样配置引脚OSR1，且芯片选择引脚可用作设定提升的引脚BOOST。剩余引脚可与用于常规模拟前端装置的引脚相同。因此，多功能引脚用以定义当在双单向线模式中操作时装置的过采样率、增益和提升功能。
图3b展示出其它引脚布局对于允许两个不同操作模式是可能的。根据图3B所示的模拟前端装置350的实施例，使用者可借助于允许装置在两个不同模式设定下操作的OSC2引脚逻辑选择来选取标准SPI或双线。例如，当引脚14(OSC2)被设定到逻辑“0”时，则装置作为具有SPI接口的标准前端装置而操作。如果引脚14被设定到逻辑“1”，那么装置以与图3A所示的装置相似的方式而操作。在模式“0”下的SPI接口(SDO/SCK/SDI/CSN)通过引脚1而提供包含重设功能的完全4线SPI接口。例如，此模式可用于隔离式传感器。在模式“1”下的双线接口(SDO/SCK)需要包括(例如)两个单向路径的仅一个双向数字隔离器。此模式经特定地设计成用于比如多相分路计量表(shuntmeter)的非隔离式传感器应用。
根据图3B所示的特定实施例，OSC2引脚可用以在通过仅引脚15的外部时钟输入被选择时检测接口模式(双线或四线)，其可为默认模式。因此，引脚1、15、16、17、20取决于根据此实施例的所选取接口而具有双功能性。
图3C展示借助于两个数字隔离器而与微控制器360耦接的如图3A或图3B所示的模拟前端装置300/350的实施例。可看出，需要使用一个驱动方向的仅一个线。SDO从模拟前端装置300/350发射到MCU360，且MCU360将时钟信号发射到模拟前端装置300/350。
图4A展示当模拟前端装置的操作模式从SPI模式切换到双单向线模式时的根据一实施例的某些信号。根据又一实施例，模拟前端装置可在时钟信号在已定义逻辑电平下保持达某一时间或浮动时自动地重设。此情形在无任何必要额外引脚的情况下在双线接口内提供重设功能性。根据又一实施例，当装置由监视计时器重设时，例如，如果时钟信号在时钟输入处保持足够长时间的逻辑高，那么部件可在存在使用单线协议以编程部件的供电初始化阶段的状况下回复到初始化阶段。基本上，监视计时器重设具有与通电重设的优先级相同的优先级，因此，可能有必要重新编程将希望在发生重设的状况下切换回到初始化阶段的部件。如果部件在初始化阶段中的开始时操作以用单线协议(比如，仅使用UART接口的TX)来适当地配置部件，那么其应能够在监视计时器被处理时在此第一阶段中回复。
图4B展示根据各种实施例的内部信号和双线接口的各种信号的时序。可使帧取决于针对较高安全性的硬逻辑输入(OSR/GAIN/BOOST)设定(16位帧)或固定(8位帧)。此处，每一信道上的数据的宽度为24个位。取决于帧位大小，对所有数据进行时钟输出对于2个信道花费56或64个MCLK周期。可每隔4xOSR(最小256个MCLK周期)出现数据就绪。此情形可延伸到较高数目个信道和硬逻辑输入。
图5展示根据各种实施例的具有3个装置的系统500。提供三个模拟前端装置510、520、530，每一相位一个模拟前端装置。仅两个数字隔离器(515、517；525、527；和535、537)是必要的，其中时钟信号连接到主控MCU540的单时钟输出，且三个分离数据输入引脚由主控MCU540提供以连接到隔离式数据线。图6展示系统600，其中为关联MCU610中的每一双线接口提供分离时钟信号。
图7再次展示关联系统700，其中微控制器710使用其SPI接口以耦接三个装置，其中双线接口实施于每一模拟前端装置720、730、740中。此处，提供数字双程隔离器750、760和770，其中每一隔离器进一步包括可受到MCU710控制的芯片选择输入。其它周边装置可实施于如图7所示的系统700中。图7也展示用于每一相位中的每一AFE720、730、740的电容性电力供应器单元的布置。
图8展示能够解码(例如)用于图3A或图3B所示的装置或经设计成在多个操作模式中操作的任何其它装置的模式设定的内部电路800的实施例，其中振荡器输入引脚中的一者用于模式选择。为了能够共用两个振荡器引脚的完全功能，可将电路800设计成使用解码在供电时引脚OSC2的状态(例如，上拉或下拉条件或任何其它适当信号)的接口模式选择器。
在各种应用中，MCU与AFE装置之间的连接的最小数目对于减小所需要的隔离障壁的数目且最终降低系统成本是必要的。此为提供双线接口的原因，其中在引脚SCK/MCLK和SDO上分别仅具有CLOCK和DATA。时钟由处于此模式的MCU在外部提供以便能够与MCU同步。在双线模式中决不启用晶体振荡器。CLOCK引脚(SCK/MCLK)适合于两个目的：取决于实施方案而将MCLK连续地提供到ADC两者或单一ADC；和提供用于输出数据的串行时钟。SCK/MCLK上的时钟必须以固定频率连续地运行以用于适当操作。在此模式中，SCK和MCLK两者相等且同步，此情形也有助于减少失真。在此模式中的接口不具有串行输入。其仅仅具有总是始终驱动SDO引脚的串行输出。在此模式中，SDO决不处于高阻抗。在每一内部数据就绪(其以DRCLK速率而发生)时，在预定义帧中的SDO上对数据进行时钟输出。帧含有64个位且针对每一数据就绪被重复4次。针对后继数据就绪在最后帧的最后位与第一帧的第一位之间，SDO维持于逻辑LOW，这是因为数字隔离器在逻辑低输入状态下通常消耗较少电流。每一帧含有2个识别和同步字节，继之以后跟第一首先是信道0(24个位)和和最后最后是信道1(24个位)的ADC数据。在此模式中可停用16位ADC宽度。在第一时钟周期(此处，ADC输出处于默认(0x000000h状态)时也提供4个帧，此情形充当作为开始转换和进一步有助于同步的确认和进一步同步的协助。另外，为了提供更多灵活性，已重新映射数字引脚中的五个数字引脚(OSC1、RESET、CS、DR、SDI)以变成成为数字输入引脚且，其现在可在通过简单逻辑状态被施加到这些引脚的简单逻辑状态的情况下控制部件的少许一些设定(见章节10.2)。对于低功率应用，这些引脚需要具有经良好定义的逻辑状态。在此双线接口模式中可一直启用MDAT0/1引脚，使得以便容易地可用同一芯片容易地实现需要位串流输出和隔离障壁的另外应用。如果未使用，那么这些引脚需要保持浮动。在典型功率计量3相分路应用中，CH0应用作当前信道，这是因为：根据一实施例，可仅在信道0上控制增益(最高可达低分路值应用所需要的32倍)。出于所有信道之间的进一步安全性，隔离器可与每一引脚的分离芯片选择信号CS一起使用。此情形准许在部件之一不同步或尚未适当地接收由MCU提供的所有时钟边缘的状况下在一或多个周期期间遮蔽时钟。
图9展示取决于过采样率的可能帧结构900和950。帧式数据集可在每一数据就绪之间重复4次。这样对于也需要中性测量的3相计量表，便可使用MCU上的单SDI引脚从最多4个模拟前端装置搜集数据，前提是每一隔离器具有芯片选择或芯片启用引脚且每一芯片选择由MCU正确驱动。根据实施例，每一帧可并入需从另一帧辨识的帧计数。根据又一实施例，帧也可在帧末端含有校验和及/或CRC校验和，从而可验证和保证数据发射的完整性。
帧式数据是由如下各者组成：16位帧寄存器910，继之以信道数据的两个24位，首先是信道0，继之以信道1。根据此实施例的帧寄存器的长度为2个字节，第一字节含有OSR、PGA和BOOST设定。此第一字节进一步含有2个位以给出关于使用者正对哪一帧进行时钟输出(出自4个所重复帧)的信息。此信息可用以提取关于哪一芯片当前在具有一个SDI的系统和具有芯片选择的隔离器中被读取的信息。帧寄存器1410的第二字节可为简单0xA5代码以在试图使与微控制器的通信同步时进一步给出信赖。
图10展示关于通过引脚OSR0和OSR1的过采样设定的数据输出时序图1000。根据此实施例，可通过引脚OSR0和OSR1而进行四个不同设定，例如，OSR＝64、OSR＝128、OSR＝256和OSR＝512。此处，帧在每数据就绪(每OSR一次数据就绪)时被重复四次，以使用1个输出引脚来实现高达4相多工数据应用。FRM0/1/2/3对于每一数据就绪相同，仅两个计数器位(cnt0/1)变化以报告帧计数。可看出，模拟前端装置输出第一帧，在第一帧中用于信道的数据被设定到零，此指示重设条件，在所述重设条件下假定在时间t0时发生重设。接着，对于接下来的两个数据就绪事件，施加稳定时间，在稳定时间期间仍不可得到新数据且因此不发生帧输出。在时间t3时，装置是完全地操作的且可连续地输出帧，其中取决于过采样，可如图10所示而发生之间的相应时间间隙，这是归因于前缘输出数据总是以相同速度独立于过采样率而发射的事实。图11展示根据又一实施例的时序图。此处，不输出初始“零”帧。实情为，SDO线从高阻抗转到逻辑“0”，此指示开始。图11也展示可能时钟关系和模式选择信号。
Claims (34)
1.一种模拟前端AFE装置，其包括：
至少一个可编程模/数转换器ADC；
串行接口，其可切换以在双向串行接口模式中和单向双线串行接口模式中操作，其中所述单向双线串行接口模式仅使用时钟输入和数据输出信号线，其中所述ADC在所述单向双线串行接口模式中与供应到所述时钟输入的时钟同步地操作。
2.根据权利要求1所述的AFE装置，其中当所述串行接口被配置在所述单向双线串行接口模式中时，所述数据输出信号线处的数据输出以帧为基础。
3.根据权利要求1所述的AFE装置，其中所述ADC包括内部电压参考、内部时钟产生和内部增益放大器中的至少一个。
4.根据权利要求1所述的AFE装置，其进一步包括PLL，所述PLL用于产生快于提供于所述双线串行接口上的时钟信号的内部时钟信号。
5.根据权利要求1所述的AFE装置，其中所述可编程ADC为由所述双线串行接口提供的所述时钟信号驱动的Σ-Δ转换器。
6.根据权利要求1所述的AFE装置，其中所述AFE装置经设计以当所述时钟输入处的时钟信号在已定义逻辑电平下保持某一时间或浮动时自动重设。
7.根据权利要求1所述的AFE装置，其中所述AFE被布置于包括外部引脚的外壳内，且其中所述外部引脚中的一些经配置以通过施加到所述外部引脚中的一些的相应信号来编程所述操作模式和所述ADC。
8.根据权利要求7所述的AFE装置，其中所述信号选自电力供应器和接地或任何其它固定DC电压电平，或由浮动节点检测器选择。
9.根据权利要求7所述的AFE装置，其中过采样率可通过所述外部引脚中的至少一个来编程。
10.根据权利要求7所述的AFE装置，其中引脚被提供用于编程所述串行接口的所述操作模式。
11.根据权利要求7所述的AFE装置，其中增益可由所述引脚中的至少一个来编程。
12.根据权利要求11所述的AFE装置，其中两个引脚被提供用于编程所述增益。
13.根据权利要求2所述的AFE装置，其中帧包括帧寄存器值和帧数据，且其中帧是在所述ADC产生数据就绪信号之后通过所述串行接口发射。
14.根据权利要求13所述的AFE装置，其中所述帧包括所述AFE装置的参数设定。
15.根据权利要求13所述的AFE装置，其中所述帧在连续数据就绪信号之间被重复n次。
16.根据权利要求15所述的AFE装置，其中所述帧的每一者并入需从另一帧辨识的帧计数。
17.根据权利要求2所述的AFE装置，其中所述帧含有校验和及/或CRC校验和，使得可验证和保证数据发射的完整性。
18.根据权利要求17所述的AFE装置，其中所述校验和及/或CRC校验和被放置在所述帧末端。
19.根据权利要求1所述的AFE装置，其中所述AFE装置包括多个多功能引脚，且一个外部引脚经配置以设定所述装置的操作模式，其中在第一模式中，所述装置用所述双线串行接口操作且使用外部引脚来编程所述AFE装置，且在第二模式中，所述装置用标准输入/输出串行数字接口操作来编程所述AFE装置。
20.根据权利要求1所述的AFE装置，其中在初始化阶段中，所述AFE装置使用单线协议或UART接口以编程部件，且接着，所述部件自动返回所述双线模式中。
21.一种操作模拟前端AFE装置的方法，所述AFE装置包括：模/数转换器；以及串行接口，其可在第一操作模式与第二操作模式之间切换，所述方法包括：
通过外部引脚来选择所述第一操作模式或所述第二操作模式，其中在所述第一操作模式中，所述串行接口在双向串行接口模式中操作，且在所述第二操作模式中，所述串行接口在单向双线串行接口模式中操作，其中所述单向双线串行接口模式仅使用时钟输入和数据输出信号线；
通过外部引脚来编程所述模/数转换器ADC；以及
通过所述串行接口发射由所述ADC获取的数字值，其中当选择所述第二操作模式时，所述ADC与供应到所述时钟输入的时钟同步地操作。
22.根据权利要求21所述的方法，其进一步包括当选择所述第二操作模式时，在所述数据输出信号线处输出以帧为基础的数据。
23.根据权利要求22所述的方法，其中帧包括帧寄存器值，后跟所述ADC数字值。
24.根据权利要求21所述的方法，其中所述AFE装置包括增益放大器，且所述方法进一步包括当选择所述第二操作模式时通过外部引脚来编程所述增益放大器。
25.根据权利要求23所述的方法，其中所述帧包括所述AFE装置的参数设定。
26.根据权利要求22所述的方法，其中在所述ADC的连续数据就绪信号期间输出若干帧。
27.一种用于在第一操作模式和第二操作模式中操作模拟前端装置的方法，其中所述模拟前端装置包括：可编程模/数转换器ADC；可编程增益放大器；以及串行接口，其被布置于具有多个多功能引脚的外壳中，所述方法包括：
提供一个外部引脚以选择所述第一操作模式或所述第二操作模式；
其中在所述第一操作模式中，所述多功能引脚经控制以为所述AFE装置提供双向串行接口，且
其中在所述第二操作模式中，所述多功能引脚经控制以通过所述多功能引脚中的至少一个提供减少引脚的单向串行接口和所述AFE装置的可编程性。
28.根据权利要求27所述的方法，其中当在所述第二模式中时，所述串行接口作为单向串行接口而操作，所述单向串行接口接收时钟信号且输出帧，所述帧包括帧寄存器值，后跟由所述ADC获取的数字值，且其中所述经接收时钟信号用以操作所述ADC。
29.根据权利要求28所述的方法，其中在所述ADC的连续数据就绪信号期间输出若干帧。
30.根据权利要求28所述的方法，其中所述帧包括所述AFE装置的参数设定。
31.一种系统，其包括多个根据权利要求1所述的AFE装置且进一步包括：
微控制器单元；
用于每一AFE的数字隔离装置，其中数字隔离装置包含用于从所述AFE发射数据信号且从所述微控制器单元接收时钟信号的一组双向数字隔离单元，其中所述微控制器包括用于每一AFE的分离串行输入。
32.根据权利要求31所述的系统，其中所述微控制器的单时钟输出通过所述数字隔离装置而与每一AFE耦接。
33.根据权利要求31所述的系统，其中所述微控制器包括用于每一AFE的专用时钟输出。
34.根据权利要求31所述的系统，其中每一数字隔离装置包括在所述数字隔离装置的微控制器连接侧上的芯片选择输入，其中所述芯片选择输入与所述微控制器的相应端口输出耦接。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201161558536P | 2011-11-11 | 2011-11-11 | |
| US61/558,536 | 2011-11-11 | ||
| US13/671,903 US8742968B2 (en) | 2011-11-11 | 2012-11-08 | Analog front end device with two-wire interface |
| US13/671,903 | 2012-11-08 | ||
| PCT/US2012/064432 WO2013071092A1 (en) | 2011-11-11 | 2012-11-09 | Analog front end device with two-wire interface |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104054066A true CN104054066A (zh) | 2014-09-17 |
| CN104054066B CN104054066B (zh) | 2017-09-01 |
Family
ID=48279989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201280066412.4A Active CN104054066B (zh) | 2011-11-11 | 2012-11-09 | 具有双线接口的模拟前端装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8742968B2 (zh) |
| EP (1) | EP2776933B1 (zh) |
| KR (1) | KR20140101772A (zh) |
| CN (1) | CN104054066B (zh) |
| ES (1) | ES2574844T3 (zh) |
| TW (1) | TWI569649B (zh) |
| WO (1) | WO2013071092A1 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104283627A (zh) * | 2013-07-08 | 2015-01-14 | 美国亚德诺半导体公司 | 双线通信协议引擎 |
| CN107148577A (zh) * | 2014-12-25 | 2017-09-08 | 德克萨斯仪器股份有限公司 | 双向电能表 |
| CN111600593A (zh) * | 2020-05-19 | 2020-08-28 | 苏州纳芯微电子股份有限公司 | 多通道数字隔离芯片的实现方法及实现系统 |
| CN111788775A (zh) * | 2018-03-28 | 2020-10-16 | 德克萨斯仪器股份有限公司 | 浮动输入检测 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2832237A1 (en) * | 2013-11-07 | 2015-05-07 | Circuitmeter Inc. | Isolation interface for an electricity meter and electricity metering system |
| CN104092476B (zh) * | 2014-05-27 | 2017-06-13 | 西安中兴新软件有限责任公司 | 一种兼容电路及终端 |
| US9513319B1 (en) | 2014-11-25 | 2016-12-06 | Cypress Semiconductor Corporation | Systems, methods, and devices for energy and power metering |
| US9880895B2 (en) | 2015-06-19 | 2018-01-30 | Qualcomm Incorporated | Serial interface with bit-level acknowledgement and error correction |
| US9514066B1 (en) * | 2015-09-09 | 2016-12-06 | Motorola Solutions, Inc. | Reconfigurable interface and method of configuring a reconfigurable interface |
| CN105629831A (zh) * | 2015-12-27 | 2016-06-01 | 哈尔滨米米米业科技有限公司 | 一种并行数据采集系统 |
| CN105677612B (zh) * | 2016-01-14 | 2018-05-04 | 电子科技大学 | 一种基于协议分析的数字串行总线信号产生方法 |
| IL244746B (en) * | 2016-03-24 | 2021-03-25 | Pulsenmore Ltd | A complete system for linking sensors to smart devices |
| DE102016122421A1 (de) * | 2016-11-22 | 2018-05-24 | Robert Bosch Gmbh | Verfahren und Vorrichtung zum seriellen Übertragen von Daten zwischen zwei Kommunikationspartnern ohne Synchronisationstaktübertragung |
| US10228399B2 (en) | 2017-01-12 | 2019-03-12 | Simmonds Precision Products, Inc. | Configurable smart sensor systems |
| CN106919114A (zh) * | 2017-04-17 | 2017-07-04 | 南京理工大学 | 一种基于arm和spi总线的双通道数据采集装置 |
| US10677621B1 (en) * | 2017-09-20 | 2020-06-09 | Continental Control Systems Llc | Sensor apparatus for two-wire sensor measurement and information read-out system |
| US10509104B1 (en) | 2018-08-13 | 2019-12-17 | Analog Devices Global Unlimited Company | Apparatus and methods for synchronization of radar chips |
| US11206040B2 (en) * | 2020-05-05 | 2021-12-21 | Analog Devices International Unlimited Company | Serial interface for oversampled and non-oversampled ADCs |
| CN113098521A (zh) * | 2021-04-16 | 2021-07-09 | 哈尔滨理工大学 | 通道数可扩展的中频信号采集电路、关键模块与采集方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5796361A (en) * | 1996-09-25 | 1998-08-18 | Exar Corporation | CCD signal digitizing integrated circuit |
| US6456219B1 (en) * | 2000-02-22 | 2002-09-24 | Texas Instruments Incorporated | Analog-to-digital converter including two-wire interface circuit |
| CN101316307A (zh) * | 2007-05-28 | 2008-12-03 | 株式会社理光 | 图像读取装置和图像读取方法 |
| CN101482580A (zh) * | 2008-01-08 | 2009-07-15 | 弥亚微电子（上海）有限公司 | 电能计量方法和装置 |
| CN102119488A (zh) * | 2008-10-09 | 2011-07-06 | 密克罗奇普技术公司 | 用以支持电感式感测的可编程集成电路装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19730158A1 (de) * | 1997-07-14 | 1999-02-18 | Endress Hauser Gmbh Co | Meßanordnung |
| US6681332B1 (en) * | 2000-03-13 | 2004-01-20 | Analog Devices, Inc. | System and method to place a device in power down modes/states and restore back to first mode/state within user-controlled time window |
| US6642879B2 (en) * | 2001-07-16 | 2003-11-04 | Cirrus Logic, Inc. | Method and system for powering down an analog-to-digital converter into a sleep mode |
| US6831583B1 (en) * | 2002-11-05 | 2004-12-14 | Analog Devices, Inc. | Integrated circuit comprising a microprocessor and an analogue to digital converter which is selectively operable under the control of the microprocessor and independently of the microprocessor, and a method for operating the integrated circuit |
| KR100508746B1 (ko) * | 2003-07-23 | 2005-08-17 | 삼성전자주식회사 | 아날로그 프론트 엔드 회로 및 그 직류오프셋 조정방법 |
| US7533106B2 (en) * | 2005-09-09 | 2009-05-12 | Quickfilter Technologies, Inc. | Data structures and circuit for multi-channel data transfers using a serial peripheral interface |
| TWI329999B (en) * | 2006-07-02 | 2010-09-01 | Realtek Semiconductor Corp | Analog front-end circuit for digital displaying apparatus and control method thereof |
| TWI355198B (en) * | 2006-09-25 | 2011-12-21 | Realtek Semiconductor Corp | An analog front end device |
| CN200987194Y (zh) * | 2006-12-21 | 2007-12-05 | 深圳市同洲电子股份有限公司 | 双向plc适配器及具有此适配器的数字电视信号回传系统 |
| US9402062B2 (en) * | 2007-07-18 | 2016-07-26 | Mediatek Inc. | Digital television chip, system and method thereof |
| US7633420B2 (en) * | 2008-05-07 | 2009-12-15 | Honeywell International Inc. | Pressure sensor with improved rate-of-change compatible data output |
| US7994958B2 (en) * | 2008-10-23 | 2011-08-09 | Microchip Technology Incorporated | Multi-level feed-back digital-to-analog converter using a chopper voltage reference for a switched capacitor sigma-delta analog-to-digital converter |
| US8022669B2 (en) * | 2009-01-06 | 2011-09-20 | O2Micro International Limited | Battery management system |
-
2012
- 2012-11-08 US US13/671,903 patent/US8742968B2/en active Active
- 2012-11-09 WO PCT/US2012/064432 patent/WO2013071092A1/en active Application Filing
- 2012-11-09 ES ES12795181.2T patent/ES2574844T3/es active Active
- 2012-11-09 CN CN201280066412.4A patent/CN104054066B/zh active Active
- 2012-11-09 EP EP12795181.2A patent/EP2776933B1/en active Active
- 2012-11-09 KR KR1020147015814A patent/KR20140101772A/ko active IP Right Grant
- 2012-11-09 TW TW101141907A patent/TWI569649B/zh active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5796361A (en) * | 1996-09-25 | 1998-08-18 | Exar Corporation | CCD signal digitizing integrated circuit |
| US6456219B1 (en) * | 2000-02-22 | 2002-09-24 | Texas Instruments Incorporated | Analog-to-digital converter including two-wire interface circuit |
| CN101316307A (zh) * | 2007-05-28 | 2008-12-03 | 株式会社理光 | 图像读取装置和图像读取方法 |
| CN101482580A (zh) * | 2008-01-08 | 2009-07-15 | 弥亚微电子（上海）有限公司 | 电能计量方法和装置 |
| CN102119488A (zh) * | 2008-10-09 | 2011-07-06 | 密克罗奇普技术公司 | 用以支持电感式感测的可编程集成电路装置 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104283627A (zh) * | 2013-07-08 | 2015-01-14 | 美国亚德诺半导体公司 | 双线通信协议引擎 |
| CN107148577A (zh) * | 2014-12-25 | 2017-09-08 | 德克萨斯仪器股份有限公司 | 双向电能表 |
| US10488448B2 (en) | 2014-12-25 | 2019-11-26 | Texas Instruments Incorporated | Bi-directional electric energy meter |
| US10901016B2 (en) | 2014-12-25 | 2021-01-26 | Texas Instruments Incorporated | Bi-directional electric energy meter |
| US11609252B2 (en) | 2014-12-25 | 2023-03-21 | Texas Instruments Incorporated | Bi-directional electric energy meter |
| CN111788775A (zh) * | 2018-03-28 | 2020-10-16 | 德克萨斯仪器股份有限公司 | 浮动输入检测 |
| CN111788775B (zh) * | 2018-03-28 | 2024-05-14 | 德克萨斯仪器股份有限公司 | 浮动输入检测 |
| CN111600593A (zh) * | 2020-05-19 | 2020-08-28 | 苏州纳芯微电子股份有限公司 | 多通道数字隔离芯片的实现方法及实现系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI569649B (zh) | 2017-02-01 |
| KR20140101772A (ko) | 2014-08-20 |
| TW201325231A (zh) | 2013-06-16 |
| US8742968B2 (en) | 2014-06-03 |
| EP2776933B1 (en) | 2016-04-06 |
| EP2776933A1 (en) | 2014-09-17 |
| WO2013071092A1 (en) | 2013-05-16 |
| CN104054066B (zh) | 2017-09-01 |
| US20130120032A1 (en) | 2013-05-16 |
| ES2574844T3 (es) | 2016-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104054066A (zh) | 具有双线接口的模拟前端装置 | |
| CN101460891B (zh) | 无线相机闪光同步器和相机同步方法 | |
| US7673084B2 (en) | Bus system and methods of operation using a combined data and synchronization line to communicate between bus master and slaves | |
| US8493991B2 (en) | Serial bus transmission system | |
| CN105242752B (zh) | 一种背板及背板的硬件地址取址方法 | |
| CN106370210B (zh) | 供测量数据采集之用的方法和装置 | |
| CN101089838A (zh) | 一种实现i2c读写时序的方法 | |
| CN101646986A (zh) | 基于usb的同步和定时系统 | |
| CN106374925B (zh) | 供测量数据采集之用的方法和装置 | |
| US9910819B2 (en) | Two-wire serial interface and protocol | |
| CN105607688B (zh) | 用于时钟信号产生的集成电路、方法及系统 | |
| CN206757602U (zh) | 一种基于SoC支持多个SPI接口标准组的装置 | |
| CN109308275A (zh) | 一种正交编码脉冲的转换系统及方法 | |
| CN110161466B (zh) | 半导体芯片、雷达系统、驱控装置和驱控方法 | |
| Dudak et al. | ARM‐Based Universal 1‐Wire Module Solution | |
| CN102255682A (zh) | 精确时间协议时钟转换为irig-b码的方法和装置 | |
| US10547268B2 (en) | Serializer-deserializer for motor drive circuit | |
| CN114342311A (zh) | 用于同步串行数据传输的装置和方法 | |
| CN105388345A (zh) | 一种内部相位自动校准的示波器 | |
| CN205091569U (zh) | 一种数据采集电路、控制系统及车辆 | |
| CN103378860A (zh) | 支持多种模数转换器接口的系统 | |
| KR101287674B1 (ko) | 직렬 통신 장치 | |
| CN220752671U (zh) | 一种戒指鼠标控制电路 | |
| CN114578725B (zh) | 一种数据采集系统及采集方法 | |
| CN114443541A (zh) | 安全隔离与信息交互系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |