CN111597498A - 一种基于大点数fft电路的频谱获取方法 - Google Patents
一种基于大点数fft电路的频谱获取方法 Download PDFInfo
- Publication number
- CN111597498A CN111597498A CN202010419504.2A CN202010419504A CN111597498A CN 111597498 A CN111597498 A CN 111597498A CN 202010419504 A CN202010419504 A CN 202010419504A CN 111597498 A CN111597498 A CN 111597498A
- Authority
- CN
- China
- Prior art keywords
- delay
- fft
- frequency spectrum
- odd
- fft circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
- G06F17/141—Discrete Fourier transforms
- G06F17/142—Fast Fourier transforms, e.g. using a Cooley-Tukey type algorithm
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Theoretical Computer Science (AREA)
- Discrete Mathematics (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Abstract
本发明公开了一种基于大点数FFT电路的频谱获取方法,离散周期信号经过奇偶分为两路信号,通过FFT电路并得到相应的结果,对FFT电路输出的结果进行一系列的分路、延迟、实部虚部转换、复数乘法以及加减法操作,最终得出该周期信号的频谱图;本发明对离散周期信号进行分路处理,极大的降低了数字电路对于时钟的要求,同时有效的减少了FFT变换对于资源的需求,在实际工程应用中对于资源与时序紧凑的场合有着极大的优势。
Description
技术领域
本发明属于数字信号处理技术领域,更为具体地讲,涉及一种基于大点数FFT电路的频谱获取方法。
背景技术
离散傅里叶变换(DFT)是数字信号处理中非常有用的一种变换,它是频域也离散化的一种傅里叶变换。在时域与频域均离散化的情况下,极大的方便了计算机对时、频两个域的计算。由于直接计算DFT变换的计算复杂度太高,消耗资源较多,所以通常选择使用计算复杂度较低的快速傅里叶变换。
快速傅里叶变换(FFT)相对DFT算法在很大程度上优化了信号处理时的计算复杂度,但在实际的工程上,仍存在资源消耗太大的问题,比如在某些实际电路中,输入的实部与虚部的复数乘法均消耗了资源,然而自然界中只存在实数信号,故虚部的乘法资源被无故浪费。
目前采样率的不断提升,数据传输速率也在不断加快,处理器往往不能满足实时计算的需求,并且由于硬件存储器端口吞吐率的限制,大多数FFT计算都采取了串行处理的方法,在处理大点数FFT运算时,由于计算量的增加,所需要的总周期数大幅度增加,在处理器时钟频率有限条件下,不适合大吞吐量架构的设计。
发明内容
本发明的目的在于克服现有技术的不足,提供一种基于大点数FFT电路的频谱获取方法,依据快速傅里叶变换的规则,实现N点数的快速傅里叶变换,进而获取输入信号的频谱。
为实现上述发明目的,本发明一种基于大点数FFT电路的频谱获取方法,其特征在于,包括以下步骤:
(1)、将离散周期信号为:x(n)=x(n+rN)输入至大点数FFT电路,其中,N为离散周期信号的周期长度,N=2L,L为正整数;r为任意整数;n为非负整数,且n小于N;
(2)、对x(n)进行奇偶分解
(4)、将频谱值Y(k)分为两路,一路在前N/2个时钟周期内将Y(k)送入RAM,并且在后N/2个时钟周期内通过对RAM寻址,取出Y(N/2-k),并对其求共轭得到Y*(N/2-k);另一路直接送入相应的延时器,通过延时器对Y(k)进行延时处理,使延时后的Y(k)delay与Y*(N/2-k)对齐;
(5)、将Y(k)delay与Y*(N/2-k)送入加法器,加法器的输出值除2,从而得到X(k)even;
同时将Y(k)delay与Y*(N/2-k)送入减法器,减法器的输出值除2,再将其结果的虚部与实部互换,然后求共轭得到X(k)odd;
(6)、计算x(n)的频谱
本发明的发明目的是这样实现的:
本发明一种基于大点数FFT电路的频谱获取方法,离散周期信号经过奇偶分为两路信号,通过FFT电路并得到相应的结果,对FFT电路输出的结果进行一系列的分路、延迟、实部虚部转换、复数乘法以及加减法操作,最终得出该周期信号的频谱图;本发明对离散周期信号进行分路处理,极大的降低了数字电路对于时钟的要求,同时有效的减少了FFT变换对于资源的需求,在实际工程应用中对于资源与时序紧凑的场合有着极大的优势。
同时,本发明一种基于大点数FFT电路的频谱获取方法还具有以下有益效果:
(1)、本发明有效的将串行信号有效变为奇偶两路并行,减少数字电路FFT模块相应的时序压力;
(2)、本发明与现有FFT算法消耗资源相比,减少了资源消耗,更加适用于数字电路资源与时序相对紧张的场合。
附图说明
图1是本发明一种基于大点数FFT电路的频谱获取方法流程图;
图2是通过本发明实现1024点FFT的结果图;
图3是利用matlab直接实现1024点FFT的结果图。
具体实施方式
下面结合附图对本发明的具体实施方式进行描述,以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是,在以下的描述中,当已知功能和设计的详细描述也许会淡化本发明的主要内容时,这些描述在这里将被忽略。
实施例
图1是本发明一种基于大点数FFT电路的频谱获取方法流程图。
在本实施例中,如图1所示,本发明一种基于大点数FFT电路的频谱获取方法,包括以下步骤:
S1、将离散周期信号为:x(n)=x(n+rN)输入至大点数FFT电路,其中,N为离散周期信号的周期长度,N=2L,L为正整数;r为任意整数;n为非负整数,且n小于N;
S2、对x(n)进行奇偶分解
S4、将频谱值Y(k)分为两路,一路在前N/2个时钟周期内将Y(k)送入RAM,并且在后N/2个时钟周期内通过对RAM寻址,取出Y(N/2-k),并对其求共轭得到Y*(N/2-k);另一路直接送入相应的延时器,通过延时器对Y(k)进行延时处理,使延时后的Y(k)delay与Y*(N/2-k)对齐;
S5、将Y(k)delay与Y*(N/2-k)送入加法器,加法器的输出值除2,从而得到X(k)even;
同时将Y(k)delay与Y*(N/2-k)送入减法器,减法器的输出值除2,再将其结果的虚部与实部互换,然后求共轭得到X(k)odd;
S6、计算x(n)的频谱
本发明与现有FFT算法消耗资源相比,减少了资源消耗,那么,FFT算法消耗资源的对比具体如下:
对于现有N点FFT(N=2L):
消耗复数加法资源:NL=Nlog2N
对于本发明的N点FFT:
本发明比现有FFT节省的复数乘法资源为:
本发明比现有FFT复数乘法资源节省百分比:
当点数N越大时,本发明比现有FFT节约复数乘法资源百分比越高,极限是50%。
本发明比现有FFT节省的复数加法资源:
当点数N越大时,本发明比现有FFT算法节约复数加法资源百分比越高,极限是50%。
在本实施例中,以130MHz余弦信号为例,设ADC采样率为300MSPS,采样位数为10位,电路系统时钟300MHz,FFT电路最大时钟频率不超过250MHz,且FFT电路点数为512,目的是实现1024点FFT。
将频率130MHz,位宽10bit的余弦信号数字化后通过深度为1024、位宽为10bit的异步FIFO分为奇偶两路,分别送入FFT IP核的实部与虚部,此时FFT电路工作在150MHz时钟频率下。FFT输出为40bit的复数信号,将其分为两路,一路输入深度为512的RAM,第一位不变,其余倒位序输出并且求出共轭,另一路通过一定的延时与RAM的输出值对齐,将两路信号对应相加除以2,得到余弦信号偶数项FFT,将两路信号对应相减除以2j,得到余弦信号奇数项FFT。通过Matlab生成长度为512,实部与虚部位宽均为20bit的旋转因子并将其存入ROM,通过ROM读出与余弦信号奇数项FFT复乘,输出位宽与输入位宽相同,同时余弦信号偶数项FFT延迟相应的周期。将两路输出信号对应相加,得到余弦信号前512点FFT,将两路输出信号对应相减,得到余弦信号后512点FFT,为保证计算结果的可视性与简洁性,将其分别求模的平方,从而得到正确的功率谱,输出结果如图2所示,系统时钟周期为6.667ns,abs_valid信号在11604.166ns为1,说明abs_front与abs_back在该时刻有效,abs_front信号在14564.166ns得到最大幅值,故前512点FFT对应幅值尖峰为(14564.166-11604.166)/6.667=444,由于信号在11604.166ns算第一点,故前512点幅值尖峰应该在第445点出现;abs_back信号在12057.499ns取得最大幅值,故后512点FFT对应幅值尖峰为512+(12057.499-11604.166)/6.667=580,由于信号在11604.166ns算第一点,故后512点幅值尖峰应该在第581点出现,,与matlab直接对该信号做FFT的图3结果相同,同时图2与图3对应点数的幅值也能对齐。通过该方法可有效降低系统的时钟频率,缓解由于ADC采样率过高对系统带来的时序压力,并且能够在有限的资源下完成更大点数的FFT。因此,该方法对FFT结构与资源均进行了优化。
尽管上面对本发明说明性的具体实施方式进行了描述,以便于本技术领域的技术人员理解本发明,但应该清楚,本发明不限于具体实施方式的范围,对本技术领域的普通技术人员来讲,只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内,这些变化是显而易见的,一切利用本发明构思的发明创造均在保护之列。
Claims (1)
1.一种基于大点数FFT电路的频谱获取方法,其特征在于,包括以下步骤:
(1)、将离散周期信号为:x(n)=x(n+rN)输入至大点数FFT电路,其中,N为离散周期信号的周期长度,N=2L,L为正整数;r为任意整数;n为非负整数,且n小于N;
(2)、对x(n)进行奇偶分解
(4)、将频谱值Y(k)分为两路,一路在前N/2个时钟周期内将Y(k)送入RAM,并且在后N/2个时钟周期内通过对RAM寻址,取出Y(N/2-k),并对其求共轭得到Y*(N/2-k);另一路直接送入相应的延时器,通过延时器对Y(k)进行延时处理,使延时后的Y(k)delay与Y*(N/2-k)对齐;
(5)、将Y(k)delay与Y*(N/2-k)送入加法器,加法器的输出值除2,从而得到X(k)even;
同时将Y(k)delay与Y*(N/2-k)送入减法器,减法器的输出值除2,再将其结果的虚部与实部互换,然后求共轭得到X(k)odd;
(6)、计算x(n)的频谱
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010419504.2A CN111597498B (zh) | 2020-05-18 | 2020-05-18 | 一种基于大点数fft电路的频谱获取方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010419504.2A CN111597498B (zh) | 2020-05-18 | 2020-05-18 | 一种基于大点数fft电路的频谱获取方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111597498A true CN111597498A (zh) | 2020-08-28 |
CN111597498B CN111597498B (zh) | 2023-04-18 |
Family
ID=72183527
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010419504.2A Active CN111597498B (zh) | 2020-05-18 | 2020-05-18 | 一种基于大点数fft电路的频谱获取方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111597498B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112948754A (zh) * | 2021-01-26 | 2021-06-11 | 中国人民解放军海军航空大学 | 简化的通信信号快速Fourier变换与逆快速Fourier变换方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102073621A (zh) * | 2011-01-19 | 2011-05-25 | 东南大学 | 一种应用于fft/ifft的基4蝶形单元电路及其处理方法 |
CN102831895A (zh) * | 2012-08-29 | 2012-12-19 | 山东大学 | 一种用现场可编程门阵列实现mfcc参数提取的方法 |
CN108650048A (zh) * | 2018-04-03 | 2018-10-12 | 广州大学 | 一种高精度数字阵列多通道延时补偿方法 |
CN109274623A (zh) * | 2018-10-31 | 2019-01-25 | 电子科技大学 | 一种基于大点数fft修正载波频偏的实现方法 |
CN110297199A (zh) * | 2019-07-05 | 2019-10-01 | 中国地质大学(武汉) | 一种基于全相位fft的铯光泵磁力仪频率测量方法及系统 |
CN110837002A (zh) * | 2019-10-29 | 2020-02-25 | 电子科技大学 | 一种频谱扫描测量装置及时域波形获取方法 |
-
2020
- 2020-05-18 CN CN202010419504.2A patent/CN111597498B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102073621A (zh) * | 2011-01-19 | 2011-05-25 | 东南大学 | 一种应用于fft/ifft的基4蝶形单元电路及其处理方法 |
CN102831895A (zh) * | 2012-08-29 | 2012-12-19 | 山东大学 | 一种用现场可编程门阵列实现mfcc参数提取的方法 |
CN108650048A (zh) * | 2018-04-03 | 2018-10-12 | 广州大学 | 一种高精度数字阵列多通道延时补偿方法 |
CN109274623A (zh) * | 2018-10-31 | 2019-01-25 | 电子科技大学 | 一种基于大点数fft修正载波频偏的实现方法 |
CN110297199A (zh) * | 2019-07-05 | 2019-10-01 | 中国地质大学(武汉) | 一种基于全相位fft的铯光泵磁力仪频率测量方法及系统 |
CN110837002A (zh) * | 2019-10-29 | 2020-02-25 | 电子科技大学 | 一种频谱扫描测量装置及时域波形获取方法 |
Non-Patent Citations (4)
Title |
---|
BO GAO 等: "An Effective Method to Reduce FPGA Resource Consumption for If Module of Hyperspectral Microwave Radiometer" * |
GUIDO R. MOCKEN 等: "FFT-split-operator code for solving the Dirac equation in 2+1 dimensions" * |
徐利平;谢锡海;曹志谦;郑小燕;: "伪码引信的数字多相滤波和频域脉冲压缩" * |
王康: "应用于MIMO-OFDM系统的高性能FFT/IFFT处理器的设计及实现" * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112948754A (zh) * | 2021-01-26 | 2021-06-11 | 中国人民解放军海军航空大学 | 简化的通信信号快速Fourier变换与逆快速Fourier变换方法 |
Also Published As
Publication number | Publication date |
---|---|
CN111597498B (zh) | 2023-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Septimus et al. | Compressive sampling hardware reconstruction | |
CN111597498B (zh) | 一种基于大点数fft电路的频谱获取方法 | |
CN111983308B (zh) | Adc频谱测试中存在非相干采样和谐波失真的信号恢复方法 | |
Liu et al. | The hopping discrete fractional Fourier transform | |
CN105911350B (zh) | 频率自适应递归svft谐波序分量实时检测方法及系统 | |
CN116388759A (zh) | 一种数字信号杂散检测及校正电路及方法 | |
Sankaran et al. | Design and Implementation of 1024 Point Pipelined Radix 4 FFT Processor on FPGA for Biomedical Signal Processing Applications | |
CN110297199B (zh) | 一种基于全相位fft的铯光泵磁力仪频率测量方法及系统 | |
CN101546560B (zh) | 音频编解码装置及编解码方法 | |
Fite et al. | Speed-Optimized Implementation of Fast Chirplet Decomposition Algorithm on FPGA-SoC | |
Yu et al. | Research and Optimization of Frequency Measurement Algorithms Based on Monobit Receiver | |
Leclère et al. | Implementing super-efficient FFTs in Altera FPGAs | |
CN101394383B (zh) | 时频域信号转换方法及装置 | |
CN110808935B (zh) | 线性调频信号自相关运算的精确高效实现方法及装置 | |
CN113964848B (zh) | 一种apf控制系统的无功电流提取模块 | |
US20230237121A1 (en) | Method for accelerating fast fourier transform based on field programmable gate array | |
Dai | Parallel 16‐point FFT Based on Real‐time Spectrum Analysis System and Its FPGA Implementation | |
CN107454030B (zh) | 一种电力线宽带载波半并行发射机及其实现方法 | |
Liu et al. | Optimizing residue number system on fpga | |
Fang et al. | A novel SPA countermeasure for SM2 Hardware Implementation with FPGA | |
Jing et al. | A configurable FFT processor | |
Bharathi et al. | Designing 64-Bit LUT based FFT Structure for High-Speed DSP Applications | |
Priya et al. | Area and power efficient vlsi architecture for dct | |
Juang et al. | A Cost-efficient Hardware Accelerator Design for 2D Sliding Discrete Fourier Transform | |
Kumar et al. | SAM: Segment-Based Approximate Multiplier Design for Efficient Digital Signal Processing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |