CN111597498A - 一种基于大点数fft电路的频谱获取方法 - Google Patents

Abstract

本发明公开了一种基于大点数FFT电路的频谱获取方法，离散周期信号经过奇偶分为两路信号，通过FFT电路并得到相应的结果，对FFT电路输出的结果进行一系列的分路、延迟、实部虚部转换、复数乘法以及加减法操作，最终得出该周期信号的频谱图；本发明对离散周期信号进行分路处理，极大的降低了数字电路对于时钟的要求，同时有效的减少了FFT变换对于资源的需求，在实际工程应用中对于资源与时序紧凑的场合有着极大的优势。

Description

一种基于大点数FFT电路的频谱获取方法

技术领域

本发明属于数字信号处理技术领域，更为具体地讲，涉及一种基于大点数FFT电路的频谱获取方法。

背景技术

离散傅里叶变换(DFT)是数字信号处理中非常有用的一种变换，它是频域也离散化的一种傅里叶变换。在时域与频域均离散化的情况下，极大的方便了计算机对时、频两个域的计算。由于直接计算DFT变换的计算复杂度太高，消耗资源较多，所以通常选择使用计算复杂度较低的快速傅里叶变换。

快速傅里叶变换(FFT)相对DFT算法在很大程度上优化了信号处理时的计算复杂度，但在实际的工程上，仍存在资源消耗太大的问题，比如在某些实际电路中，输入的实部与虚部的复数乘法均消耗了资源，然而自然界中只存在实数信号，故虚部的乘法资源被无故浪费。

目前采样率的不断提升，数据传输速率也在不断加快，处理器往往不能满足实时计算的需求，并且由于硬件存储器端口吞吐率的限制，大多数FFT计算都采取了串行处理的方法，在处理大点数FFT运算时，由于计算量的增加，所需要的总周期数大幅度增加，在处理器时钟频率有限条件下，不适合大吞吐量架构的设计。

发明内容

本发明的目的在于克服现有技术的不足，提供一种基于大点数FFT电路的频谱获取方法，依据快速傅里叶变换的规则，实现N点数的快速傅里叶变换，进而获取输入信号的频谱。

为实现上述发明目的，本发明一种基于大点数FFT电路的频谱获取方法，其特征在于，包括以下步骤：

(1)、将离散周期信号为：x(n)＝x(n+rN)输入至大点数FFT电路，其中，N为离散周期信号的周期长度，N＝2^L，L为正整数；r为任意整数；n为非负整数，且n小于N；

(2)、对x(n)进行奇偶分解

将x(n)通过异步FIFO，将其分解为x(2m)与x(2m+1)两路信号，其中，

(3)、将已经分解的x(2m)与x(2m+1)以y(m)＝x(2m)+jx(2m+1)的格式进行N/2点的FFT变换，并输出相应频谱值Y(k)，

(4)、将频谱值Y(k)分为两路，一路在前N/2个时钟周期内将Y(k)送入RAM，并且在后N/2个时钟周期内通过对RAM寻址，取出Y(N/2-k)，并对其求共轭得到Y^*(N/2-k)；另一路直接送入相应的延时器，通过延时器对Y(k)进行延时处理，使延时后的Y(k)_delay与Y^*(N/2-k)对齐；

(5)、将Y(k)_delay与Y^*(N/2-k)送入加法器，加法器的输出值除2，从而得到X(k)_even；

同时将Y(k)_delay与Y^*(N/2-k)送入减法器，减法器的输出值除2，再将其结果的虚部与实部互换，然后求共轭得到X(k)_odd；

(6)、计算x(n)的频谱

(6.1)、将X(k)_odd与旋转因子

相乘，输出

同时通过计数器确定X(k)_odd与

相乘的延时；

(6.2)、将X(k)_odd按照步骤(6.1)确定的延迟进行延时处理，使延时后的X(k)_{even_delay}与

对齐；

(6.3)、将对齐后的X(k)_{even_delay}与

的对应点相加，得到前

点x(n)频谱X(k)；

将对齐后的X(k)_{even_delay}与

的对应点相减，得到后

点x(n)频谱

(6.4)、将X(k)和

进行合并，得到x(n)的频谱。

本发明的发明目的是这样实现的：

本发明一种基于大点数FFT电路的频谱获取方法，离散周期信号经过奇偶分为两路信号，通过FFT电路并得到相应的结果，对FFT电路输出的结果进行一系列的分路、延迟、实部虚部转换、复数乘法以及加减法操作，最终得出该周期信号的频谱图；本发明对离散周期信号进行分路处理，极大的降低了数字电路对于时钟的要求，同时有效的减少了FFT变换对于资源的需求，在实际工程应用中对于资源与时序紧凑的场合有着极大的优势。

同时，本发明一种基于大点数FFT电路的频谱获取方法还具有以下有益效果：

(1)、本发明有效的将串行信号有效变为奇偶两路并行，减少数字电路FFT模块相应的时序压力；

(2)、本发明与现有FFT算法消耗资源相比，减少了资源消耗，更加适用于数字电路资源与时序相对紧张的场合。

附图说明

图1是本发明一种基于大点数FFT电路的频谱获取方法流程图；

图2是通过本发明实现1024点FFT的结果图；

图3是利用matlab直接实现1024点FFT的结果图。

具体实施方式

下面结合附图对本发明的具体实施方式进行描述，以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是，在以下的描述中，当已知功能和设计的详细描述也许会淡化本发明的主要内容时，这些描述在这里将被忽略。

实施例

图1是本发明一种基于大点数FFT电路的频谱获取方法流程图。

在本实施例中，如图1所示，本发明一种基于大点数FFT电路的频谱获取方法，包括以下步骤：

S1、将离散周期信号为：x(n)＝x(n+rN)输入至大点数FFT电路，其中，N为离散周期信号的周期长度，N＝2^L，L为正整数；r为任意整数；n为非负整数，且n小于N；

S2、对x(n)进行奇偶分解

将x(n)通过异步FIFO，将其分解为x(2m)与x(2m+1)两路信号，其中，

这样通过将一路信号x(n)变为两路信号x(2m)与x(2m+1)，从而为后续的FFT计算减小了时序压力。

S3、将已经分解的x(2m)与x(2m+1)以y(m)＝x(2m)+jx(2m+1)的格式进行N/2点的FFT变换，并输出相应频谱值Y(k)，

S4、将频谱值Y(k)分为两路，一路在前N/2个时钟周期内将Y(k)送入RAM，并且在后N/2个时钟周期内通过对RAM寻址，取出Y(N/2-k)，并对其求共轭得到Y^*(N/2-k)；另一路直接送入相应的延时器，通过延时器对Y(k)进行延时处理，使延时后的Y(k)_delay与Y^*(N/2-k)对齐；

S5、将Y(k)_delay与Y^*(N/2-k)送入加法器，加法器的输出值除2，从而得到X(k)_even；

同时将Y(k)_delay与Y^*(N/2-k)送入减法器，减法器的输出值除2，再将其结果的虚部与实部互换，然后求共轭得到X(k)_odd；

S6、计算x(n)的频谱

S6.1、将X(k)_odd与预先存到ROM里的旋转因子

相乘，输出

同时通过计数器确定X(k)_odd与

相乘的延时；

S6.2、将X(k)_odd按照步骤S6.1确定的延迟进行延时处理，使延时后的X(k)_{even_delay}与

对齐；

S6.3、将对齐后的X(k)_{even_delay}与

的对应点相加，得到前

点x(n)频谱X(k)；

将对齐后的X(k)_{even_delay}与

的对应点相减，得到后

点x(n)频谱

S6.4、将X(k)和

进行合并，得到x(n)的频谱。

本发明与现有FFT算法消耗资源相比，减少了资源消耗，那么，FFT算法消耗资源的对比具体如下：

对于现有N点FFT(N＝2^L):

消耗复数乘法资源：

消耗复数加法资源：NL＝Nlog₂N

对于本发明的N点FFT：

消耗复数乘法资源：

消耗复数加法资源：

本发明比现有FFT节省的复数乘法资源为：

当N>8时不等式成立

本发明比现有FFT复数乘法资源节省百分比：

当点数N越大时，本发明比现有FFT节约复数乘法资源百分比越高，极限是50％。

本发明比现有FFT节省的复数加法资源：

当N>32时不等式成立本发明比现有FFT复数加法资源节省百分比：

当点数N越大时，本发明比现有FFT算法节约复数加法资源百分比越高，极限是50％。

在本实施例中，以130MHz余弦信号为例，设ADC采样率为300MSPS，采样位数为10位，电路系统时钟300MHz，FFT电路最大时钟频率不超过250MHz，且FFT电路点数为512，目的是实现1024点FFT。

将频率130MHz，位宽10bit的余弦信号数字化后通过深度为1024、位宽为10bit的异步FIFO分为奇偶两路，分别送入FFT IP核的实部与虚部,此时FFT电路工作在150MHz时钟频率下。FFT输出为40bit的复数信号，将其分为两路，一路输入深度为512的RAM，第一位不变，其余倒位序输出并且求出共轭，另一路通过一定的延时与RAM的输出值对齐，将两路信号对应相加除以2，得到余弦信号偶数项FFT，将两路信号对应相减除以2j，得到余弦信号奇数项FFT。通过Matlab生成长度为512，实部与虚部位宽均为20bit的旋转因子

并将其存入ROM，通过ROM读出与余弦信号奇数项FFT复乘，输出位宽与输入位宽相同，同时余弦信号偶数项FFT延迟相应的周期。将两路输出信号对应相加，得到余弦信号前512点FFT，将两路输出信号对应相减，得到余弦信号后512点FFT，为保证计算结果的可视性与简洁性，将其分别求模的平方，从而得到正确的功率谱，输出结果如图2所示，系统时钟周期为6.667ns，abs_valid信号在11604.166ns为1，说明abs_front与abs_back在该时刻有效，abs_front信号在14564.166ns得到最大幅值，故前512点FFT对应幅值尖峰为(14564.166-11604.166)/6.667＝444,由于信号在11604.166ns算第一点，故前512点幅值尖峰应该在第445点出现；abs_back信号在12057.499ns取得最大幅值，故后512点FFT对应幅值尖峰为512+(12057.499-11604.166)/6.667＝580，由于信号在11604.166ns算第一点，故后512点幅值尖峰应该在第581点出现，，与matlab直接对该信号做FFT的图3结果相同，同时图2与图3对应点数的幅值也能对齐。通过该方法可有效降低系统的时钟频率，缓解由于ADC采样率过高对系统带来的时序压力，并且能够在有限的资源下完成更大点数的FFT。因此，该方法对FFT结构与资源均进行了优化。

尽管上面对本发明说明性的具体实施方式进行了描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

Claims (1)

1.一种基于大点数FFT电路的频谱获取方法，其特征在于，包括以下步骤：

(1)、将离散周期信号为：x(n)＝x(n+rN)输入至大点数FFT电路，其中，N为离散周期信号的周期长度，N＝2^L，L为正整数；r为任意整数；n为非负整数，且n小于N；

(2)、对x(n)进行奇偶分解

将x(n)通过异步FIFO，将其分解分解为x(2m)与x(2m+1)两路信号，其中，

(3)、将已经分解的x(2m)与x(2m+1)以y(m)＝x(2m)+jx(2m+1)的格式进行N/2点的FFT变换，并输出相应频谱值Y(k)，

(4)、将频谱值Y(k)分为两路，一路在前N/2个时钟周期内将Y(k)送入RAM，并且在后N/2个时钟周期内通过对RAM寻址，取出Y(N/2-k)，并对其求共轭得到Y^*(N/2-k)；另一路直接送入相应的延时器，通过延时器对Y(k)进行延时处理，使延时后的Y(k)_delay与Y^*(N/2-k)对齐；

(5)、将Y(k)_delay与Y^*(N/2-k)送入加法器，加法器的输出值除2，从而得到X(k)_even；

同时将Y(k)_delay与Y^*(N/2-k)送入减法器，减法器的输出值除2，再将其结果的虚部与实部互换，然后求共轭得到X(k)_odd；

(6)、计算x(n)的频谱

(6.1)、将X(k)_odd与旋转因子

相乘，输出

同时通过计数器确定X(k)_odd与

相乘的延时；

(6.2)、将X(k)_odd按照步骤(6.2)确定的延迟进行延时处理，使延时后的X(k)_{even_delay}与

对齐；

(6.3)、将对齐后的X(k)_{even_delay}与

的对应点相加，得到前

点x(n)频谱X(k)；

将对齐后的X(k)_{even_delay}与

的对应点相减，得到后

点x(n)频谱

(6.4)、将X(k)和

进行合并，得到x(n)的频谱。

Images