CN111597130A - 用于仲裁对共享存储器的访问的方法以及对应的电子设备 - Google Patents

用于仲裁对共享存储器的访问的方法以及对应的电子设备 Download PDF

Info

Publication number
CN111597130A
CN111597130A CN202010101999.4A CN202010101999A CN111597130A CN 111597130 A CN111597130 A CN 111597130A CN 202010101999 A CN202010101999 A CN 202010101999A CN 111597130 A CN111597130 A CN 111597130A
Authority
CN
China
Prior art keywords
interface
access
memory
control signal
termination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010101999.4A
Other languages
English (en)
Other versions
CN111597130B (zh
Inventor
J-L·拉拜雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Grenoble 2 SAS
Original Assignee
STMicroelectronics Grenoble 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Grenoble 2 SAS filed Critical STMicroelectronics Grenoble 2 SAS
Publication of CN111597130A publication Critical patent/CN111597130A/zh
Application granted granted Critical
Publication of CN111597130B publication Critical patent/CN111597130B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1663—Access to shared memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/3625—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using a time dependent access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)
  • Storage Device Security (AREA)

Abstract

本公开涉及用于仲裁对共享存储器的访问权限的方法以及对应的电子设备，例如，仲裁对在第一接口和第二接口之间共享的存储器的访问权限。在向第一接口授予对存储器的当前访问权限的同时从第二接口传出的访问存储器的请求之后，触发具有最大计数时间的计数。如果授予第一接口的访问权限的占用的终止在所述最大计数之间的终止之前结束，则在该访问权限的占用的终止处为第二接口授予对存储器的访问权限，否则在最大计数时间的终止处为第二接口授予对存储器的访问权限。

Description

用于仲裁对共享存储器的访问的方法以及对应的电子设备
优先权
本申请要求2019年2月21日提交的法国专利申请第1901746号的优先权，其内容以引用的方式全部纳入法律允许的最大范围。
技术领域
实施方式和实施例涉及电子设备，并且更具体地，涉及用于仲裁对共享存储器的访问权限的电子设备，也被称为共享存储器仲裁。
背景技术
一般而言，用于仲裁对共享存储器的访问的电子设备被配置为将对存储器的访问权限(假定该存储器可用)授予最先请求访问的接口。
换句话说，在当前不进行对存储器的访问时，电子设备被配置为接受由任何接口传送并且首先被该电子设备接收的访问请求。
一旦授予对该存储器的访问权限，这种电子设备就被配置为暂停或拒绝由第二接口传送的后续访问请求，直到授予第一接口的访问权限结束。
当已经授予对存储器的访问权限时，第二接口的传统方法是周期性地重复其访问请求，本领域技术人员已知为繁忙等待处理或轮询处理，直到对存储器的访问权限再次可用为止。
然而，当授予第一接口的存储器的访问时间较长时，由于第二接口多次重复访问请求，这种传统方法通常在时间和能量消耗方面变得昂贵。
此外，在占用授予第一接口的存储器的访问权限结束时，不能自动地保证通过第二接口获得对存储器的访问，因为电子设备可在授予第一接口的访问权限的结束与随后重复来自第二接口的访问请求之间接收来自第一接口的另一访问请求。
如果来自第一接口的访问请求频繁且不可预测，则第二接口将可能仍被阻止，并且将保持在繁忙等待处理或轮询处理。
换句话说，为了在一个或多个繁忙等待处理之后获得对存储器的访问权限，通常需要精细和精确的同步，并且一旦被授予，就不可以中断对存储器的访问；这对电子设备的整体安全性可能是存在问题的，甚至是危险的，因为在计算机黑客入侵的情况下，对存储器的访问权限可被一个接口完全出于恶意地永久垄断。
因此，需要能够实现低复杂度和低能耗的新发展，以避免对永久封锁的存储器的访问，并且有效地管理对存储器的交替访问。
发明内容
根据一个方面，提出了一种用于仲裁对至少在第一接口和第二接口之间共享的存储器的访问权限的方法。
该方法包括：在向第一接口授予对存储器的当前访问权限的同时从第二接口传出的访问存储器的请求之后，触发具有最大计数时间的计数，以及如果授予第一接口的访问权限的占用的终止在最大计数时间的终止之前结束，则在占用的终止处为第二接口授予对存储器的访问权限，否则在最大计数时间的终止处为第二接口授予对存储器的访问权限。
有利地，当在已经为第一接口授予对存储器的访问权限的占用的同时接收到来自第二接口的访问请求时，这种方法使得可以帮助在最大计数时间的终止处或者在当前访问权限的占用的终止处确保对存储器的访问的交替(如果占用的终止早于所述最大计数时间的终止结束的话)。
因此，一旦已经为接口授予访问权限，对存储器的访问权限就不能被独占地占用。最迟在最大计数时间到期之后保证对存储器的访问权限的交替。
应注意，这种方法可有利地应用于请求访问存储器的每个接口，或者选择性地应用于一个或多个接口，以允许该接口或这些接口优先获得对存储器的访问权限。
此外，应注意，在访问请求之后触发计数可理解为：在接收到访问请求时触发计数，或者在该接收之后的时间间隔之后触发计数。
根据一种实施模式，第一接口能够对存储器执行写入操作，该写入操作具有小于或等于最大写入时间的时间，并且选择最大计数时间以大于最大写入时间。
这使得可以允许当前对存储器进行的写入操作完成，由此有利地避免写入存储器的数据的损坏。
根据一种实施方式，第二接口包括能够在两个逻辑状态之间切换的控制信号。
然后，例如，可以在从第二接口传出的访问请求之后执行控制信号的第一切换，并且在控制信号的第一切换时触发计数。
例如，这可以在I2C总线的上下文中实施。
通过指示但不限制，例如，如果授予第一接口的访问权限的占用的终止在最大计数时间的终止之前结束或者在最大计数时间的终止处结束，则在占用的终止处执行控制信号的第二切换，并且在控制信号的第二切换之后为第二接口授予对存储器的访问权限。
在这种情况下，这也可以有利地在I2C总线的上下文中实施。
根据一种实施模式，第一接口可以是近场通信或射频识别射频通信接口，并且第二接口可以是I2C或SMBus双向同步串行总线。
这种方法有利地使得可以在最坏情况下，在最大计数时间的终止处将I2C或SMBus接口访问权限授予存储器。
通过非限制性示例，在例如I2C接口的情况下，第二接口的控制信号是串行时钟线(SCL)信号。
该控制信号在这里有利地用于通知控制电路装置(例如，耦合至I2C或SMBus接口的微控制器)当前无法访问存储器，以满足其经由I2C或SMBus接口访问存储器的请求。
根据又一实施模式，如果第二接口是SMBus双向同步串行总线，则选择最大计数时间在25ms和35ms之间，这与SMBus标准兼容。
例如，在第二I2C或SMBus接口的情况下，从第二接口传出的访问请求可例如包含至少一个字节，并且第一切换发生在来自第二接口的访问请求的第一字节之后，并且第二接口的控制信号在第一切换之后处于低状态并且在第二切换之后处于高状态，这可以使用术语SCL拉伸(stretch)来表示。
控制信号的低状态指示第二接口未准备好处理访问存储器的请求，而控制信号的高状态指示第二接口再次准备好处理访问存储器的请求。
根据另一方面，提出了一种电子设备，包括：至少第一接口和第二接口；存储器，被配置为在至少第一和第二接口之间共享；以及仲裁电路装置，被配置为在向第一接口授予对存储器的当前访问权限的同时从第二接口传出的访问存储器的请求之后触发具有最大计数时间的计数，以及如果授予第一接口的访问权限的占用的终止在最大计数时间的终止之前结束，则在占用的终止处为第二接口授予对存储器的访问权限，否则在最大计数时间的终止处为第二接口授予对存储器的访问权限。
通过指示但不限制，第一接口能够对存储器执行写入操作，该写入操作具有小于或等于最大写入时间的时间，并且有利地选择最大计数时间以大于最大写入时间。
根据一个实施例，第二接口包括能够在两个逻辑状态之间切换的控制信号，并且仲裁电路装置被配置为在从第二接口传出的访问请求之后执行控制信号的第一切换，并且在控制信号的第一切换时触发计数。
例如，仲裁电路装置可被配置为：如果授予第一接口的访问权限的占用的终止在最大计数时间的终止之前结束，则在该访问权限的占用的终止处执行控制信号的第二切换，否则在最大计数时间的终止处执行控制信号的第二切换，并且在控制信号的第二切换之后为第二接口授予对存储器的访问权限。
根据一个实施例，第一接口可以是近场通信或射频识别射频通信接口，并且第二接口可以是I2C或SMBus双向同步串行总线。
例如，第二接口的控制信号可以是串行时钟线信号。
根据又一实施例，如果第二接口是SMBus双向同步串行总线，则选择最大计数时间在25ms和35ms之间。
例如，从第二接口传出的访问请求可包含至少一个字节，并且仲裁电路装置可例如被配置为在来自第二接口的访问请求的第一字节之后执行第一切换并且使第二接口的控制信号在第一切换之后处于低状态且在第二切换之后处于高状态。
根据另一方面，提出了一种电子装置，其包括诸如上面限定的电子设备以及耦合至该电子设备的控制电路装置。
通过指示但不限制，控制电路装置可例如包括微控制器。
根据另一方面，提出了一种通信系统，包括诸如上面限定的电子装置以及耦合至电子设备的无线通信电路装置。
根据一个实施例，通信电路装置包括近场通信(NFC)或射频识别(RFID)读取器。
附图说明
其他优势和特征将在检查完全非限制性实施方式和实施例以及附图的详细描述之后变得明显，其中：
图1示意性示出了通信系统，
图2以状态机示图的形式示意性示出了仲裁电路装置的一种示例性实施方式，
图3示出了时序图，以及
图4示出了时序图。
具体实施方式
图1示出了通信系统1(这里，例如为基于近场通信(NFC)或射频识别(RFID)技术的短程无线通信系统)，其能够在工业或家庭应用中实施，诸如施工现场或住宅访问控制系统。
通信系统1包括电子控制装置2和通信电路装置3。
例如，通信电路3可以包括多个NFC或RFID读取器。为了简化，图1中示出了单个NFC/RFID读取器4。
电子控制装置2包括电子设备5(这里，例如为与NFC或RFID技术兼容的电子标签)以及包括微控制器(MCU)7的控制电路装置6。
标签5包括：至少两个接口，这里例如为第一接口(RF-IF)8和第二计算机总线接口(CB-IF)9，第一接口8包括被配置为与NFC/RFID读取器4无线通信的射频通信接口；存储器10，被配置为在至少第一接口8和第二接口9之间共享；以及仲裁电路装置11，分别耦合至存储器10以及至少第一接口和第二接口。
第二接口9包括I2C(内部集成电路)或SMBus(系统管理总线)双向同步串行总线。
第二接口9被配置为通过以I2C和SMBus标准定义的时钟信号SCL和数据信号SDA与微控制器7通信。
微控制器7操作为I2C总线上的主机(I2C主机)，而第二接口9操作为I2C总线上的从机(I2C从机)。
例如，仲裁电路装置11可以包括逻辑电路的数字控制单元的形式实施，并且被配置为在第一接口8和第二接口9之间仲裁对存储器10的访问权限。
根据一个实践示例，从第一接口8传出的访问请求是不可预测的，因为这取决于NFC/RFID读取器4的存在与否。
在这种情况下，为了使来自第二接口的访问请求优先并且为了避免由于经由第一接口8的计算机黑客攻击而导致对存储器10的访问的可能阻塞，处理来自第二接口9的访问请求，使得最迟在所选时间到期之后确保其对存储器的访问权限。
现在参考图2，以状态机示图的形式示出仲裁电路装置11的一种示例性实施方式。
最初，仲裁电路装置处于待机状态E0，并且不被允许访问存储器。具有代表第一接口8的占用状态的第一状态信号SE1和代表第二接口9的占用状态的第二状态信号SE2。
第一状态信号SE1和第二状态信号SE2均处于第一占用状态EO1，这指示存储器10当前未经由第一接口8和第二接口9中的任一个被访问。
此外，在该待机状态E0中，仲裁电路装置11被配置为准备好授权仲裁电路装置11首先接收到的任何访问请求。
例如，如果首先接收到从第一接口8传出的第一访问请求D1，则仲裁电路装置11被配置为将待机状态E0切换到第一处理状态ET1。
以相同方式，如果首先接收到从第二接口9传出的第二访问请求D2，则仲裁电路装置11被配置为将待机状态E0切换到第二处理状态ET2。
一旦切换到第一处理状态ET1，第一状态信号SE1被切换到第二占用状态EO2，这指示存储器10当前正经由第一接口8被访问。
如果仲裁电路装置11在授予第一接口8的访问权限的占用的终止之前没有从第二接口9接收到访问请求，则仲裁电路装置11被配置为将第一处理状态ET1切换到待机状态E0。
如果在第一处理状态ET1期间仲裁电路装置11接收到从第二接口9传出的第二访问请求D2，则仲裁电路装置11进一步被配置为切换控制信号，这里为以I2C或SMBus标准定义的时钟信号SCL。
更准确地，仲裁电路装置11被配置为在第二请求D2的第一字节之后将时钟信号SCL切换到低状态。
时钟信号SCL的这种切换使用术语SCL拉伸来表示，并且被配置为向I2C总线上的主机(换句话说，微控制器7)通知I2C总线上的从机(这里为第二接口9)当前不可用于提交第二访问请求D2。
因此，微控制器7暂停第二访问请求D2的传输。
当时钟信号SCL切换时，计数信号SC被激活超时周期DT，即最大计数时间。
如果第一接口8已经请求访问存储器以执行对存储器的写入操作，尤其取决于要被写入的数据，对存储器的写入时间可或长或短。
然而，可以确定最大可能写入时间。然后，选择超时周期DT以大于最大写入时间(例如20ms的级别)，从而有利地使得可以避免写入存储器的数据的任何损坏。
如果第二接口9是SMBus双向同步串行总线，则根据SMBus标准，该超时周期DT可例如选择在25ms和35ms之间。
存在两种情况CF1、CF2用于将第一处理状态ET1切换到第二处理状态ET2。
在第一情况CF1中，如果授予第一接口8的访问权限的占用的终止在超时周期DT的终止之前结束，则仲裁电路装置11被配置为在授予第一接口8的访问权限的占用的终止之后将第一处理状态ET1切换到第二处理状态ET2。
在第二情况CF2中，如果占用的终止在超时周期DT处或之后结束，则仲裁电路装置11被配置为中断对授予第一接口8的存储器的访问权限并将其授予第二接口9。
换句话说，实施这两种情况CF1、CF2是为了使第二接口9(这里为I2C或SMBus接口)优先，以确保在授予第一接口8的访问权限的占用的终止处或者在最坏情况下在超时周期DT的终止处获得对存储器的访问权限。
另一方面，在第二处理状态ET2期间，仲裁电路装置11例如被配置为不对来自第一接口8的任何访问请求做出响应或错误地响应。
在授予第二接口9的访问权限的占用的终止处，仲裁电路装置11被配置为将第二处理状态ET2切换到待机状态E0。
现在参考图3，以时序图的形式示出第一情况CF1的一个示例性实施方式。
如图3的上部能够看出，首先接收来自第一接口8的第一访问请求D1，并触发第二占用状态EO2，这里反映为第一状态信号SE1的高状态，这指示授予第一接口8的对存储器的访问权限的占用。
在授予第一接口8的访问权限的占用周期期间，可以观察到第一请求D1已经发送了请求REQ1并且接收到响应REP1。
图3的下部示出了来自第二接口的第二访问请求D2(这里为数据信号SDA)，并且在第一访问请求D1期间由仲裁电路装置11接收。
时钟信号SCL在第二请求D2的第一字节(即，在开始控制事件之后的前8位，包括设备选择位)之后切换到低状态LOW。
如上所解释的，这有利地涉及根据I2C或SMBus标准拉伸信号SCL(SCL拉伸)，以通知微控制器7第二接口9不可用于接收第二请求D2的数据。
同时，计数信号SC被激活并在超时周期DT期间切换到高状态。
如在该第一情况CF1中可看到的，在授予第一接口8的访问权限的占用的终止处，第一状态信号SE1、第二状态信号SE2和时钟信号SCL分别切换到第一占用状态EO1、第二占用状态EO2和高状态HIGH。
一旦时钟信号SCL进入高状态HIGH，就生成确认位ACK(确认)，然后在确认位ACK之后，通过微控制器7(在写入操作的情况下)或标签5(在读取操作的情况下)传送数据DATA。
因此，第二接口9在授予第一接口8的访问权限的占用的终止处获得对存储器10的访问权限，而无需额外等待。
图4以时序图的形式示出了第二情况CF2的一个示例性实施方式。
与第一情况CF1不同，在第二情况CF2中，来自第一接口8的第一请求D1在超时DT终止时尚未完成。
在这种情况下，仲裁电路装置11被配置为在计数信号再次处于低状态时将时钟信号SCL切换到高状态HIGH。
因此，第一状态信号SE1和第二状态信号SE2分别切换到第一占用状态EO1和第二占用状态EO2。
来自第一接口8的第一请求D1的事务被中断，并且现在向第二接口9授予对存储器10的访问权限。
应注意，上述用于仲裁对存储器5的访问权限的方法可例如对等地应用于电子设备的任何一对接口，并且可以交换第一和第二接口的指定。
由此获得了一种用于仲裁对共享存储器的访问权限的方法和电子设备，使得在最大计数时间超期之后的最坏情况下可以向一个或多个优先接口授予对存储器的访问权限，从而避免对存储器的访问被阻塞，并且有助于确保电子设备的整体安全。

Claims (23)

1.一种用于仲裁对在第一接口和第二接口之间共享的存储器的访问权限的方法，包括：
响应于在向所述第一接口授予对所述存储器的当前访问权限的同时从所述第二接口传出的访问所述存储器的请求，触发具有最大计数时间的计数；
如果授予所述第一接口的访问权限的终止在所述最大计数时间的终止之前结束，则在该访问权限的终止处为所述第二接口授予对所述存储器的访问权限；以及
如果授予所述第一接口的访问权限的终止不发生在所述最大计数时间的终止之前，则在所述最大计数时间的终止处为所述第二接口授予对所述存储器的访问权限。
2.根据权利要求1所述的方法，其中所述第一接口被配置为对所述存储器执行写入操作，所述写入操作具有小于或等于最大写入时间的时间；并且其中所述最大计数时间大于所述写入操作的所述最大写入时间。
3.根据权利要求1所述的方法，其中所述第二接口包括在两个逻辑状态之间切换的控制信号，还包括：
在从所述第二接口传出访问请求之后，执行所述控制信号到第一状态的切换；以及
响应于所述控制信号到所述第一状态的切换，触发所述计数。
4.根据权利要求3所述的方法：
其中如果授予所述第一接口的访问权限的终止在所述最大计数时间的终止之前结束，则在该访问权限的终止处执行所述控制信号到第二状态的切换；
其中如果授予所述第一接口的访问权限的终止不发生在所述最大计数时间的终止之前，则在所述最大计数时间的终止处执行所述控制信号到第二状态的切换；以及
其中在所述控制信号切换到所述第二状态之后，向所述第二接口授予对所述存储器的访问权限。
5.根据权利要求1所述的方法，其中所述第一接口包括近场通信或射频识别射频通信接口中的一个，并且所述第二接口包括I2C或SMBus双向同步串行总线。
6.根据权利要求4所述的方法，其中所述第一接口包括近场通信或射频识别射频通信接口中的一个，并且所述第二接口包括I2C或SMBus双向同步串行总线；并且其中所述第二接口的所述控制信号是串行时钟线信号。
7.根据权利要求6所述的方法，其中如果所述第二接口是SMBus双向同步串行总线，则所述最大计数时间在25ms和35ms之间。
8.根据权利要求7所述的方法，其中从所述第二接口传出的所述访问请求包含至少一个字节，并且所述控制信号到所述第一状态的切换发生在来自所述第二接口的所述访问请求的第一字节之后，并且所述第二接口的所述控制信号在所述控制信号切换到所述第一状态之后处于低状态且在所述控制信号切换到所述第二状态之后处于高状态。
9.一种设备，包括：
第一接口和第二接口；
存储器，被配置为在至少所述第一接口和所述第二接口之间共享；以及
仲裁电路装置，被配置为：
响应于在向所述第一接口授予对所述存储器的当前访问权限的同时从所述第二接口传出的访问所述存储器的请求，触发具有最大计数时间的计数；
如果授予所述第一接口的访问权限的终止发生在所述最大计数时间的终止之前，则在该访问的终止处为所述第二接口授予对所述存储器的访问权限；以及
如果授予所述第一接口的访问的终止不发生在所述最大计数时间的终止之前，则在所述最大计数时间的终止处为所述第二接口授予对所述存储器的访问权限。
10.根据权利要求9所述的设备，其中所述第一接口被配置为对所述存储器执行写入操作，所述写入操作具有小于或等于最大写入时间的时间；并且其中所述最大计数时间大于所述最大写入时间。
11.根据权利要求9所述的设备，其中所述第二接口包括在第一逻辑状态和第二逻辑状态之间切换的控制信号，并且其中所述仲裁电路装置被配置为：
在从所述第二接口传出所述访问请求之后，将所述控制信号切换到所述第一逻辑状态；以及
在所述控制信号切换到所述第一逻辑状态时，触发所述计数。
12.根据权利要求11所述的设备，其中所述仲裁电路装置被配置为：
如果授予所述第一接口的访问权限的终止发生在所述最大计数时间的终止之前，则在该访问权限的终止处将所述控制信号切换到所述第二逻辑状态；
如果授予所述第一接口的访问权限的终止不发生在所述最大计数时间的终止之前，则在所述最大计数时间的终止处将所述控制信号切换到所述第二逻辑状态；以及
在所述控制信号切换到所述第二逻辑状态之后，向所述第二接口授予对所述存储器的访问权限。
13.根据权利要求9所述的设备，其中所述第一接口包括近场通信或射频识别射频通信接口中的一个，并且所述第二接口包括I2C或SMBus双向同步串行总线。
14.根据权利要求12所述的设备，其中所述第二接口的所述控制信号是串行时钟线信号。
15.根据权利要求14所述的设备，其中如果所述第二接口是SMBus双向同步串行总线，则所述最大计数时间在25ms和35ms之间。
16.根据权利要求15所述的设备，其中从所述第二接口传出的所述访问请求包含至少一个字节，并且所述仲裁电路装置被配置为在来自所述第二接口的所述访问请求的第一字节之后执行所述控制信号到所述第一逻辑状态的切换，并且使所述第二接口的所述控制信号在所述控制信号切换到所述第一逻辑状态之后处于低状态且在所述控制信号切换到所述第二逻辑状态之后处于高状态。
17.一种电子装置，包括根据权利要求9所述的电子设备以及耦合至所述电子设备的控制电路装置。
18.根据权利要求17所述的电子装置，其中所述控制电路装置包括微控制器。
19.一种通信系统，包括根据权利要求17所述的电子装置以及耦合至所述电子设备的无线通信电路装置。
20.根据权利要求19所述的通信系统，其中所述无线通信电路装置包括近场通信或射频识别读取器。
21.一种用于仲裁对在第一接口和第二接口之间共享的存储器的访问权限的方法，所述方法包括：
在对所述存储器的当前访问权限被授予所述第一接口的同时，从所述第二接口发送访问所述存储器的请求；
响应于由所述第二接口发送的访问所述存储器的请求，开始计数；以及
如果授予所述第一接口的访问权限的终止不发生在所述计数的阈值之前，则为所述第二接口授予对所述存储器的访问权限。
22.根据权利要求21所述的方法，其中所述第一接口被配置为对所述存储器执行写入操作，所述写入操作具有小于或等于最大写入时间的时间；并且其中所述阈值计数时间大于所述写入操作的所述最大写入时间。
23.根据权利要求21所述的方法，其中所述第一接口包括近场通信或射频识别射频通信接口，并且所述第二接口包括I2C或SMBus双向同步串行总线。
CN202010101999.4A 2019-02-21 2020-02-19 用于仲裁对共享存储器的访问的方法以及对应的电子设备 Active CN111597130B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1901746 2019-02-21
FR1901746A FR3093197A1 (fr) 2019-02-21 2019-02-21 Procédé d’arbitrage d’accès à une mémoire partagée, et dispositif électronique correspondant

Publications (2)

Publication Number Publication Date
CN111597130A true CN111597130A (zh) 2020-08-28
CN111597130B CN111597130B (zh) 2023-08-08

Family

ID=67107794

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010101999.4A Active CN111597130B (zh) 2019-02-21 2020-02-19 用于仲裁对共享存储器的访问的方法以及对应的电子设备

Country Status (4)

Country Link
US (1) US11023392B2 (zh)
EP (1) EP3699769B1 (zh)
CN (1) CN111597130B (zh)
FR (1) FR3093197A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113190496A (zh) * 2021-04-23 2021-07-30 深圳市汇顶科技股份有限公司 内核通讯方法、装置、芯片、电子设备及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5805905A (en) * 1995-09-06 1998-09-08 Opti Inc. Method and apparatus for arbitrating requests at two or more levels of priority using a single request line
CN1423779A (zh) * 1999-11-03 2003-06-11 英特尔公司 支持具有点到点半双工互连的计算机系统中多时钟传播的方法与装置
CN101110063A (zh) * 2007-09-04 2008-01-23 北京中星微电子有限公司 存储器访问的仲裁方法、系统、设备以及存储控制设备
CN106209854A (zh) * 2016-07-13 2016-12-07 徐州医科大学 一种基于状态机实现访问控制的云平台服务方法及系统
US20190004983A1 (en) * 2017-06-30 2019-01-03 Renesas Electronics Corporation Semiconductor device and access control method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6704822B1 (en) * 1999-10-01 2004-03-09 Sun Microsystems, Inc. Arbitration protocol for a shared data cache
US6363461B1 (en) * 1999-12-16 2002-03-26 Intel Corportion Apparatus for memory resource arbitration based on dedicated time slot allocation
US6880028B2 (en) * 2002-03-18 2005-04-12 Sun Microsystems, Inc Dynamic request priority arbitration
US20060155893A1 (en) * 2004-12-09 2006-07-13 International Business Machines Corporation Methods and apparatus for sharing memory bandwidth
US20140229644A1 (en) * 2013-02-12 2014-08-14 Haran Thanigasalam Method, apparatus, system for including interrupt functionality in sensor interconnects

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5805905A (en) * 1995-09-06 1998-09-08 Opti Inc. Method and apparatus for arbitrating requests at two or more levels of priority using a single request line
CN1423779A (zh) * 1999-11-03 2003-06-11 英特尔公司 支持具有点到点半双工互连的计算机系统中多时钟传播的方法与装置
CN101110063A (zh) * 2007-09-04 2008-01-23 北京中星微电子有限公司 存储器访问的仲裁方法、系统、设备以及存储控制设备
CN106209854A (zh) * 2016-07-13 2016-12-07 徐州医科大学 一种基于状态机实现访问控制的云平台服务方法及系统
US20190004983A1 (en) * 2017-06-30 2019-01-03 Renesas Electronics Corporation Semiconductor device and access control method
CN109215707A (zh) * 2017-06-30 2019-01-15 瑞萨电子株式会社 半导体装置和访问控制方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113190496A (zh) * 2021-04-23 2021-07-30 深圳市汇顶科技股份有限公司 内核通讯方法、装置、芯片、电子设备及存储介质
CN113190496B (zh) * 2021-04-23 2023-12-26 深圳市汇顶科技股份有限公司 内核通讯方法、装置、芯片、电子设备及存储介质

Also Published As

Publication number Publication date
EP3699769A1 (fr) 2020-08-26
EP3699769B1 (fr) 2021-10-20
US20200272584A1 (en) 2020-08-27
FR3093197A1 (fr) 2020-08-28
US11023392B2 (en) 2021-06-01
CN111597130B (zh) 2023-08-08

Similar Documents

Publication Publication Date Title
KR900005453B1 (ko) 공유자원의 로크아웃 동작방법 및 장치
EP3138015B1 (en) Sensors global bus
CN107209743B (zh) 串行总线的接收时钟校准
JP6517243B2 (ja) リンクレイヤ／物理レイヤ（ｐｈｙ）シリアルインターフェース
EP1764703A1 (en) A system for providing access to multiple data buffers of a data retaining and processing device
KR102285749B1 (ko) 세마포어 기능을 갖는 시스템 온 칩 및 그것의 세마포어 구현 방법
CN105468548B (zh) 串行外围接口的通信
US8335883B2 (en) Data processing device and data processing system
CN107908589B (zh) I3c验证从设备、主从设备的通信验证系统及方法
US20180052802A1 (en) Sensors global bus
EP3036647B1 (en) Method to minimize the number of irq lines from peripherals to one wire
US20190018818A1 (en) Accelerated i3c stop initiated by a third party
CN110896372A (zh) 一种i2c链路切换方法、终端及存储介质
CN111597130B (zh) 用于仲裁对共享存储器的访问的方法以及对应的电子设备
US8874989B2 (en) Memory system capable of increasing data transfer efficiency
FI78994C (fi) Distribuerad prioritetsnaetslogik foer att moejliggoera att en enhet med laegre prioritet befinner sig i en position foer hoegre prioritet.
CN111679992B (zh) 用于管理对共享总线访问的方法和对应的电子设备
US5150466A (en) Flexible distributed bus priority network
CN111858459A (zh) 处理器及计算机
JP4037788B2 (ja) 制御チップセット間の信号送信デバイス
EP0251234B1 (en) Multiprocessor interrupt level change synchronization apparatus
CN113711191B (zh) 信息处理装置
CN217562028U (zh) 一种基于sccb总线协议的多个主器件电路
US20130297837A1 (en) Information transfer device and information transfer method performed by information transfer device
EP0943999A1 (en) Interrupt masker for an interrupt handler with double-edge interrupt request signals detection

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant