CN111597086A - 基于cpld的内存报错方法、装置、存储介质和计算机设备 - Google Patents

基于cpld的内存报错方法、装置、存储介质和计算机设备 Download PDF

Info

Publication number
CN111597086A
CN111597086A CN202010340056.7A CN202010340056A CN111597086A CN 111597086 A CN111597086 A CN 111597086A CN 202010340056 A CN202010340056 A CN 202010340056A CN 111597086 A CN111597086 A CN 111597086A
Authority
CN
China
Prior art keywords
memory
cpld
error
information
reporting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010340056.7A
Other languages
English (en)
Inventor
刘胜明
唐斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Tongtaiyi Information Technology Co ltd
Original Assignee
Shenzhen Tongtaiyi Information Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Tongtaiyi Information Technology Co ltd filed Critical Shenzhen Tongtaiyi Information Technology Co ltd
Priority to CN202010340056.7A priority Critical patent/CN111597086A/zh
Publication of CN111597086A publication Critical patent/CN111597086A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
    • G06F11/324—Display of status information
    • G06F11/325—Display of status information by lamps or LED's

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明揭示了一种基于CPLD的内存报错方法、装置、存储介质和计算机设备。其中，所述方法具有对应的报错系统，包括：BIOS开机自检，其中，BIOS包含于报错系统；判断是否存在报错的内存；若是，则获知报错内存的位置信息；PCH发送第一信息至CPLD，其中，PCH和CPLD均包含于报错系统，第一信息包含报错内存的位置信息；CPLD解析第一信息，点亮报错内存对应的发光二极管。本发明通过直观的发光二极管指示报错的内存的位置，有效地节省了排查内存的时间，只要打开服务器的机箱盖，就可以通过亮灯位置立即找到报错内存的具体位置，排查时间只需1秒，大大提高了排查的效率，方便维修人员维护服务器。

Description

基于CPLD的内存报错方法、装置、存储介质和计算机设备
技术领域
本发明涉及到计算机领域，特别是涉及到一种基于CPLD的内存报错方法、装置、存储介质和计算机设备。
背景技术
随着科学技术的发展，服务器越来越多应用于人们的生产和生活中。在生产领域中，对服务器的硬件要求比较高，服务器的内存数量较多，对于一个双路的服务器主板而言，满配的内存条最多有32根，而一旦这32根内存中间有一根内存出现问题，排查起来非常困难。需要多次插拔或对换内存之后才能找到对应报错内存的位置，这样的操作费时费力，而且非常不直观。因此，现有服务器内存出错的排查效率特别低。
发明内容
本发明的主要目的为提供一种基于CPLD的内存报错方法，旨在解决提升服务器内存出错的排查效率低的技术问题。
本发明提出一种基于CPLD的内存报错方法，方法具有对应的报错系统，包括：
BIOS开机自检，其中，BIOS包含于报错系统；
判断是否存在报错的内存；
若是，则获知报错内存的位置信息；
PCH发送第一信息至CPLD，其中，PCH和CPLD均包含于报错系统，第一信息包含报错内存的位置信息；
CPLD解析第一信息，点亮报错内存对应的发光二极管。
优选的，判断是否存在报错的内存的步骤之后，包括：
若否，则PCH发送第二信息至CPLD，其中，第二信息包含所有内存的位置信息；
CPLD解析第二信息，将所有发光二极管置于熄灭状态。
优选的，PCH发送第一信息至CPLD的步骤，包括：
PCH通过6个GPIO接口与CPLD通信。
优选的，本发明还提供一种基于CPLD的内存报错装置，包括：
自检模块，用于BIOS开机自检，其中，BIOS包含于报错系统；
判断模块，用于判断是否存在报错的内存；
获取模块，用于若是，则获知报错内存的位置信息；
第一发送模块，用于PCH发送第一信息至CPLD，其中，PCH和CPLD均包含于报错系统，第一信息包含报错内存的位置信息；
报警模块，用于CPLD解析第一信息，点亮报错内存对应的发光二极管。
优选的，基于CPLD的内存报错装置，还包括：
第二发送模块，用于若否，则PCH发送第二信息至CPLD，其中，第二信息包含所有内存的位置信息；
重置模块，用于CPLD解析第二信息，将所有发光二极管置于熄灭状态。
优选的，本发明还提供一种存储介质，其为计算机可读的存储介质，其上存储有计算机程序，计算机程序被执行时实现如上述的基于CPLD的内存报错方法。
优选的，本发明还提供一种计算机设备，其包括处理器、存储器及存储于存储器上并可在处理器上运行的计算机程序，处理器执行计算机程序时实现如上述的基于CPLD的内存报错方法。
本发明的有益效果在于：本发明通过直观的发光二极管指示报错的内存的位置，有效地节省了排查内存的时间，只要打开服务器的机箱盖，就可以通过亮灯位置立即找到报错内存的具体位置，排查时间只需1秒，大大提高了排查的效率，方便维修人员维护服务器，另外CPLD属于可编程逻辑器件，在此发明中起到了解码具体报错内存位置的作用，并将对应报错内存位置的发光二极管给点亮，是一种非常简洁方便的一种实现方式。
附图说明
图1为本发明一种基于CPLD的内存报错方法的第一实施例的流程示意图；
图2为图1中报错系统的使用状态示意图；
图3为本发明一种基于CPLD的内存报错装置的第一实施例的结构示意图；
图4为本申请提供的存储介质一实施例的结构框图；
图5为本申请提供的计算机设备一实施例的结构框图。
标号说明：
1、自检模块；2、判断模块；3、获取模块；4、第一发送模块；5、报警模块；
100、存储介质；200、计算机程序；300、计算机设备；400、处理器。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
参照图1和图2，本发明提供一种基于CPLD的内存报错方法，所述方法具有对应的报错系统，包括：
S1：BIOS开机自检，其中，BIOS包含于报错系统；
S2：判断是否存在报错的内存；
S3：若是，则获知报错内存的位置信息；
S4：PCH发送第一信息至CPLD，其中，PCH和CPLD均包含于报错系统，第一信息包含报错内存的位置信息；
S5：CPLD解析第一信息，点亮报错内存对应的发光二极管。
在本发明实施例中，所述方法应用于服务器，所述报错系统包含BIOS、PCH、CPLD和发光二极管。BIOS(Basic Input Output System，基本输入输出系统)用于开机自检，判断是否存在报错的内存。具体的，在开机时BIOS会逐个对每根内存进行初始化Training，当发现内存有问题时BIOS会记录。若服务器内存在报错的内存，则BIOS获知报错内存的位置信息。PCH(Platform Controller Hub，集成南桥)发送第一信息至CPLD(ComplexProgrammableLogic Device，复杂可编程逻辑器件)。具体的，BIOS ROM(Basic InputOutput System ROM，基本输入输出系统只读存储器)是挂在PCH的一个固件。PCH的相应固件都是放在BIOS ROM里。BIOS是通过SPI(Serial Peripheral Interface，串行外设接口)总线与PCH进行通信。BIOS在获知报错信息后会通过SPI总线发送至PCH，PCH在通过GPIO(General-purpose input/output，通用输入/输出口)接口发送至CPLD。CPLD解析第一信息，点亮报错内存对应的发光二极管。相比于传统排查过程，需要一根根地排查内存，进行对比验证，需要大概半个小时才能找到报错内存。综上，本发明通过直观的红色发光二极管指示报错的内存的位置，有效地节省了排查内存的时间，只要打开服务器的机箱盖，就可以通过亮灯位置立即找到报错内存的具体位置，排查时间只需1秒，大大提高了排查的效率，方便维修人员维护服务器，另外CPLD属于可编程逻辑器件，在此发明中起到了解码具体报错内存位置的作用，并将对应报错内存位置的发光二极管给点亮，是一种非常简洁方便的一种实现方式。
进一步地，判断是否存在报错的内存的步骤S2之后，包括：
S21：若否，则PCH发送第二信息至CPLD，其中，第二信息包含所有内存的位置信息；
S22：CPLD解析第二信息，将所有发光二极管置于熄灭状态。
在本发明实施例中，PCH以编码的形式传给CPLD，告知其没有报错的内存。CPLD解析第二信息后得到没有内存报错的信息。将之前的报错的发光二极管都重置为熄灭状态。通过上述设置，保证了报错系统的可靠性，避免发生没有报错内存却报警的情况。
参照图2，PCH发送第一信息至CPLD的步骤S4，包括：
S41：PCH通过6个GPIO接口与CPLD通信。
在本发明实施例中，PCH通过GPIO【5:0】这6个GPIO接口传输信号给CPLD。报错系统将以一种有规律的编码方式来定义每一种编码值代表一根内存的位置，这样CPLD以同样的解码方式来解析出对应位置的报错内存。举例的，当GPIO接口均传输低电平至CPLD，则传输信号为“000000”，则表示第1号内存报错。当GPIO接口的第0号接口传输高电平，第1号至第5号接口传输低电平至CPLD，则传输信号为“000001”，则表示第2号内存报错。综上，通过6个GPIO接口即可满足检查服务器的32根内存的需求，在保证系统高效的前提下，最大程度地节约了PCH的接口数量。
参照图3，本发明还提供一种基于CPLD的内存报错装置，包括：
自检模块1，用于BIOS开机自检，其中，BIOS包含于报错系统；
判断模块2，用于判断是否存在报错的内存；
获取模块3，用于若是，则获知报错内存的位置信息；
第一发送模块4，用于PCH发送第一信息至CPLD，其中，PCH和CPLD均包含于报错系统，第一信息包含报错内存的位置信息；
报警模块5，用于CPLD解析第一信息，点亮报错内存对应的发光二极管。
在本发明实施例中，所述方法应用于服务器，所述报错系统包含BIOS、PCH、CPLD和发光二极管。BIOS(Basic Input Output System，基本输入输出系统)用于开机自检，判断是否存在报错的内存。具体的，在开机时BIOS会逐个对每根内存进行初始化Training，当发现内存有问题时BIOS会记录。若服务器内存在报错的内存，则BIOS获知报错内存的位置信息。PCH(Platform Controller Hub，集成南桥)发送第一信息至CPLD(ComplexProgrammable Logic Device，复杂可编程逻辑器件)。具体的，BIOS ROM(Basic InputOutput System ROM，基本输入输出系统只读存储器)是挂在PCH的一个固件。PCH的相应固件都是放在BIOS ROM里。BIOS是通过SPI(Serial Peripheral Interface，串行外设接口)总线与PCH进行通信。BIOS在获知报错信息后会通过SPI总线发送至PCH，PCH在通过GPIO(General-purpose input/output，通用输入/输出口)接口发送至CPLD。CPLD解析第一信息，点亮报错内存对应的发光二极管。相比于传统排查过程，需要一根根地排查内存，进行对比验证，需要大概半个小时才能找到报错内存。综上，本发明通过直观的红色发光二极管指示报错的内存的位置，有效地节省了排查内存的时间，只要打开服务器的机箱盖，就可以通过亮灯位置立即找到报错内存的具体位置，排查时间只需1秒，大大提高了排查的效率，方便维修人员维护服务器，另外CPLD属于可编程逻辑器件，在此发明中起到了解码具体报错内存位置的作用，并将对应报错内存位置的发光二极管给点亮，是一种非常简洁方便的一种实现方式。
进一步地，基于CPLD的内存报错装置，还包括：
第二发送模块，用于若否，则PCH发送第二信息至CPLD，其中，第二信息包含所有内存的位置信息；
重置模块，用于CPLD解析第二信息，将所有发光二极管置于熄灭状态。
在本发明实施例中，PCH以编码的形式传给CPLD，告知其没有报错的内存。CPLD解析第二信息后得到没有内存报错的信息。将之前的报错的发光二极管都重置为熄灭状态。通过上述设置，保证了报错系统的可靠性，避免发生没有报错内存却报警的情况。
参考图4，本申请还提供了一种存储介质100，存储介质100中存储有计算机程序200，当其在计算机上运行时，使得计算机执行以上实施例所描述的基于CPLD的内存报错方法。
参考图5，本申请还提供了一种包含指令的计算机设备300，当其在计算机设备300上运行时，使得计算机设备300通过其内部设置的处理器400执行以上实施例所描述的基于CPLD的内存报错方法。
本领域技术人员可以理解，本发明所述的基于CPLD的内存报错装置和上述所涉及用于执行本申请中所述方法中的一项或多项的设备。这些设备可以为所需的目的而专门设计和制造，或者也可以包括通用计算机中的已知设备。这些设备具有存储在其内的计算机程序或应用程序，这些计算机程序选择性地激活或重构。这样的计算机程序可以被存储在设备(例如，计算机)可读介质中或者存储在适于存储电子指令并分别耦联到总线的任何类型的介质中，所述计算机可读介质包括但不限于任何类型的盘(包括软盘、硬盘、光盘、CD-ROM、和磁光盘)、ROM(Read-Only Memory，只读存储器)、RAM(Random Access Memory，随机存储器)、EPROM(Erasable Programmable Read-Only Memory，可擦写可编程只读存储器)、EEPROM(Electrically Erasable Programmable Read-Only Memory，电可擦可编程只读存储器)、闪存、磁性卡片或光线卡片。也就是，可读介质包括由设备(例如，计算机)以能够读的形式存储或传输信息的任何介质。
以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (7)

1.一种基于CPLD的内存报错方法，其特征在于，所述方法具有对应的报错系统，包括：
BIOS开机自检，其中，所述BIOS包含于所述报错系统；
判断是否存在报错的内存；
若是，则获知报错内存的位置信息；
PCH发送第一信息至CPLD，其中，所述PCH和所述CPLD均包含于所述报错系统，所述第一信息包含所述报错内存的所述位置信息；
所述CPLD解析所述第一信息，点亮所述报错内存对应的发光二极管。
2.根据权利要求1所述的基于CPLD的内存报错方法，其特征在于，所述判断是否存在报错的内存的步骤之后，包括：
若否，则所述PCH发送第二信息至所述CPLD，其中，所述第二信息包含所有内存的位置信息；
所述CPLD解析所述第二信息，将所有所述发光二极管置于熄灭状态。
3.根据权利要求1或2所述的基于CPLD的内存报错方法，其特征在于，所述PCH发送第一信息至CPLD的步骤，包括：
所述PCH通过6个GPIO接口与所述CPLD通信。
4.一种基于CPLD的内存报错装置，其特征在于，包括：
自检模块，用于BIOS开机自检，其中，所述BIOS包含于所述报错系统；
判断模块，用于判断是否存在报错的内存；
获取模块，用于若是，则获知报错内存的位置信息；
第一发送模块，用于PCH发送第一信息至CPLD，其中，所述PCH和所述CPLD均包含于所述报错系统，所述第一信息包含所述报错内存的所述位置信息；
报警模块，用于所述CPLD解析所述第一信息，点亮所述报错内存对应的发光二极管。
5.根据权利要求4所述的基于CPLD的内存报错装置，其特征在于，还包括：
第二发送模块，用于若否，则所述PCH发送第二信息至所述CPLD，其中，所述第二信息包含所有内存的位置信息；
重置模块，用于所述CPLD解析所述第二信息，将所有所述发光二极管置于熄灭状态。
6.一种存储介质，其特征在于，其为计算机可读的存储介质，其上存储有计算机程序，所述计算机程序被执行时实现如权利要求1～3任一项所述的基于CPLD的内存报错方法。
7.一种计算机设备，其特征在于，其包括处理器、存储器及存储于所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如权利要求1～3任一项所述的基于CPLD的内存报错方法。
CN202010340056.7A 2020-04-26 2020-04-26 基于cpld的内存报错方法、装置、存储介质和计算机设备 Pending CN111597086A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010340056.7A CN111597086A (zh) 2020-04-26 2020-04-26 基于cpld的内存报错方法、装置、存储介质和计算机设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010340056.7A CN111597086A (zh) 2020-04-26 2020-04-26 基于cpld的内存报错方法、装置、存储介质和计算机设备

Publications (1)

Publication Number Publication Date
CN111597086A true CN111597086A (zh) 2020-08-28

Family

ID=72190771

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010340056.7A Pending CN111597086A (zh) 2020-04-26 2020-04-26 基于cpld的内存报错方法、装置、存储介质和计算机设备

Country Status (1)

Country Link
CN (1) CN111597086A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010079716A1 (ja) * 2009-01-09 2010-07-15 Honda Yoshitomo 表示装置
CN103455397A (zh) * 2013-09-06 2013-12-18 杭州华为数字技术有限公司 一种系统自检的方法、设备及系统
CN107066362A (zh) * 2017-04-18 2017-08-18 深圳市同泰怡信息技术有限公司 一种自动处理故障内存条的方法
CN107957924A (zh) * 2016-10-17 2018-04-24 北京计算机技术及应用研究所 基于cpld和bmc的自主可控服务器启动过程监控诊断方法
CN107992399A (zh) * 2017-12-12 2018-05-04 郑州云海信息技术有限公司 一种内存条状态检测方法、装置及系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010079716A1 (ja) * 2009-01-09 2010-07-15 Honda Yoshitomo 表示装置
CN103455397A (zh) * 2013-09-06 2013-12-18 杭州华为数字技术有限公司 一种系统自检的方法、设备及系统
CN107957924A (zh) * 2016-10-17 2018-04-24 北京计算机技术及应用研究所 基于cpld和bmc的自主可控服务器启动过程监控诊断方法
CN107066362A (zh) * 2017-04-18 2017-08-18 深圳市同泰怡信息技术有限公司 一种自动处理故障内存条的方法
CN107992399A (zh) * 2017-12-12 2018-05-04 郑州云海信息技术有限公司 一种内存条状态检测方法、装置及系统

Similar Documents

Publication Publication Date Title
US10365961B2 (en) Information handling system pre-boot fault management
CN112134739B (zh) 链路状态的追踪方法、装置、电子设备及计算机存储介质
CN109558282A (zh) 一种pcie链路检测方法、系统及电子设备和存储介质
US20120110389A1 (en) Method for obtaining storage device state signal by using bmc
US8495425B2 (en) System and method to efficiently identify bad components in a multi-node system utilizing multiple node topologies
US10831785B2 (en) Identifying security breaches from clustering properties
CN109873904A (zh) 消息推送的用户消息状态上报处理方法、装置及存储介质
CN101593139A (zh) 主板故障诊断装置及其诊断方法
CN112434307A (zh) 结合大数据和物联网的数据处理方法及云计算服务器中心
CN111831466A (zh) 一种系统设备报错的方法、装置、存储介质和计算机设备
CN109885431B (zh) 用于备份数据的方法和装置
CN105243023A (zh) 并行运行时错误检测方法
CN110018945A (zh) 服务器管理系统的进程监控管理方法、装置及设备和介质
CN111594476B (zh) 一种服务器的风扇报错灯的控制方法、装置和存储介质
CN106708675A (zh) 一种计算机启动前故障检测方法
CN111597086A (zh) 基于cpld的内存报错方法、装置、存储介质和计算机设备
CN103778968A (zh) 结合多张快闪记忆卡的固态硬盘的检测装置及其方法
CN105825641A (zh) 一种业务报警方法和装置
CN113468175A (zh) 数据压缩方法、装置、电子设备及存储介质
CN102479143A (zh) 刀锋服务系统
CN102467438A (zh) 利用基板管理控制器取得储存装置故障信号的方法
CN112199642A (zh) 一种安卓系统反调试的检测方法、移动终端及存储介质
CN112131090B (zh) 业务系统性能监控方法及装置、设备及介质
CN108920329A (zh) 硬盘状态的监控方法、装置、系统及计算机可读存储介质
CN1251085C (zh) 机群系统运行过程监控的方法和监控管理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200828

RJ01 Rejection of invention patent application after publication