CN111585602B - 接口电路及通信装置 - Google Patents

接口电路及通信装置 Download PDF

Info

Publication number
CN111585602B
CN111585602B CN202010367104.1A CN202010367104A CN111585602B CN 111585602 B CN111585602 B CN 111585602B CN 202010367104 A CN202010367104 A CN 202010367104A CN 111585602 B CN111585602 B CN 111585602B
Authority
CN
China
Prior art keywords
channel
channels
state
interface circuit
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010367104.1A
Other languages
English (en)
Other versions
CN111585602A (zh
Inventor
谢克文
王贵波
金玮
闫飞利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spreadtrum Communications Shanghai Co Ltd
Original Assignee
Spreadtrum Communications Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spreadtrum Communications Shanghai Co Ltd filed Critical Spreadtrum Communications Shanghai Co Ltd
Priority to CN202010367104.1A priority Critical patent/CN111585602B/zh
Publication of CN111585602A publication Critical patent/CN111585602A/zh
Application granted granted Critical
Publication of CN111585602B publication Critical patent/CN111585602B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/401—Circuits for selecting or indicating operating mode

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)
  • Power Sources (AREA)

Abstract

一种接口电路及通信装置，所述接口电路包括：通道模块，用于提供多个通道，其中至少一个通道的工作状态可在空闲状态和激活状态之间切换；动态调整模块，响应于接收到通道数量调整指令，所述动态调整模块调整所述至少一个通道的工作状态，以将所述多个通道中处于激活状态的通道的数量调整至所述通道数量调整指令指示的目标通道数量。本发明方案基于硬件实现根据带宽需求自动增加或减少接口电路工作通道的数量，整个流程的状态改变速度快，对芯片的数据传输影响小，能够更好地满足手机通信芯片的高带宽和低功耗需求。

Description

接口电路及通信装置
技术领域
本发明涉及通信技术领域，具体地涉及一种接口电路及通信装置。
背景技术
第五代移动通信技术(The Fifth-Generation mobile communications，简称5G)通信手机中，应用处理器(Application Processor，简称AP)与调制解调器(modem)通常分成不同的芯片，两者之间通过接口电路耦接以进行数据传输和信息交换。例如，接口电路可以为高速串行/解串器(SERializer DESerializer，简称SERDES)。
由于5G应用的带宽需求很大，SERDES电路一般工作频率较高，经常会有多个通道(Lane)同时工作。这样会产生较大的功耗，不能满足手机通信芯片的功耗要求。
发明内容
本发明解决的技术问题是提供一种改进的接口电路和通信装置，以满足手机通信芯片的高带宽和低功耗需求。
为解决上述技术问题，本发明实施例提供一种接口电路，包括：通道模块，用于提供多个通道，其中至少一个通道的工作状态可在空闲状态和激活状态之间切换；动态调整模块，响应于接收到通道数量调整指令，所述动态调整模块调整所述至少一个通道的工作状态，以将所述多个通道中处于激活状态的通道的数量调整至所述通道数量调整指令指示的目标通道数量。
可选的，所述动态调整模块用于比较接收到所述通道数量调整指令前所述多个通道中处于激活状态的通道的初始通道数量与所述目标通道数量的差异，并根据所述差异调整所述至少一个通道的工作状态。
可选的，所述根据所述差异调整所述至少一个通道的工作状态包括：
当所述差异表明所述目标通道数量小于所述初始通道数量时，增加所述至少一个通道中工作状态为空闲状态的通道数量，直至所述多个通道中处于激活状态的通道的数量符合所述目标通道数量；当所述差异表明所述目标通道数量大于所述初始通道数量时，增加所述至少一个通道中工作状态为激活状态的通道数量，直至所述多个通道中处于激活状态的通道的数量符合所述目标通道数量。
可选的，所述动态调整模块根据所述通道数量调整指令确定待调整通道，并发送连接宽度变更指令，其中，所述连接宽度变更指令用于指示所述待调整通道；所述接口电路还包括：多个发送接收电路，所述多个发送接收电路与所述多个通道一一对应，响应于接收到所述连接宽度变更指令，所述多个发送接收电路中与所述待调整通道相对应的发送接收电路切换运行状态。
可选的，所述接口电路还包括：接口控制模块，用于协调各通道上的数据传输，响应于接收到所述连接宽度变更指令，所述接口控制模块切换所述待调整通道的同步时钟的运行状态。
可选的，所述接口电路还包括：接口控制模块，用于协调各通道上的数据传输。
可选的，在调整所述至少一个通道的工作状态之前，所述动态调整模块指示所述接口控制模块完成当前已经在链路层的传输指令，并暂停尚未进入链路层的传输指令。
可选的，在调整所述至少一个通道的工作状态之后，所述动态调整模块触发所述接口控制模块在当前处于激活状态的通道上建立数据链接。
可选的，在调整所述至少一个通道的工作状态之后，所述动态调整模块发送通道调整完成指令，以指示所述多个通道中处于激活状态的通道的数量已调整至所述目标通道数量。
可选的，所述多个通道中具有至少一个工作状态始终保持在激活状态的常开通道。
可选的，所述动态调整模块使用所述常开通道发送通道调整指示信息，以指示所述常开通道的对端接口电路同步调整所述至少一个通道的工作状态。
本发明实施例还提供一种通信装置，包括：应用处理器，包括第一接口单元；调制解调器，包括第二接口单元，所述应用处理器与所述调制解调器通过串行总线相通信，所述串行总线的两端分别耦接所述第一接口单元和第二接口单元；其中，所述第一接口单元和/或第二接口单元为上述接口电路。
可选的，所述通信装置还包括：带宽监控单元，用于监控所述串行总线的带宽需求；动态调整上层控制单元，分别与所述动态调整模块和所述带宽监控单元相通信，当所述带宽监控单元的监控结果表明所述串行总线的带宽需求发生变化时，所述动态调整上层控制单元发送所述通道数量调整指令。
可选的，所述通信装置还包括：共享存储模块，所述应用处理器与所述共享存储模块耦接并可直接访问所述共享存储模块，所述调制解调器与所述应用处理器耦接并通过所述应用处理器间接访问所述共享存储器。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明实施例提供一种接口电路，包括：通道模块，用于提供多个通道，其中至少一个通道的工作状态可在空闲状态和激活状态之间切换；动态调整模块，响应于接收到通道数量调整指令，所述动态调整模块调整所述至少一个通道的工作状态，以将所述多个通道中处于激活状态的通道的数量调整至所述通道数量调整指令指示的目标通道数量。
较之现有采用DVFS方案平衡高带宽和低功耗的处理机制，本实施例方案基于硬件实现根据带宽需求自动增加或减少接口电路工作通道的数量，整个流程的状态改变速度快，对芯片的数据传输影响小，能够更好地满足手机通信芯片的高带宽和低功耗需求。具体而言，在接口电路中增设动态调整模块，以根据实时带宽需求动态调整工作的通道(即处于激活状态的通道)的数量。减少激活状态通道的数量能够达到降低功耗的效果，而增加激活状态通道的数量则能达到提高带宽的效果。由此，通过动态调整激活状态的通道的数量来兼顾高带宽和低功耗，功耗收益明显。并且，本实施例方案的状态改变快，基本由硬件自动完成，状态改变过程对于传输数据的主模块来说完全透明，对主模块的数据传输影响小。
进一步，本发明实施例还提供一种通信装置，包括：应用处理器，包括第一接口单元；调制解调器，包括第二接口单元，所述应用处理器与所述调制解调器通过串行总线相通信，所述串行总线的两端分别耦接所述第一接口单元和第二接口单元；其中，所述第一接口单元和/或第二接口单元为上述接口电路。
采用本实施例方案，能够根据串行总线的带宽需求实时调整接口电路中处于激活状态的通道的数量，以满足通信装置的高带宽和低功耗需求。
附图说明
图1是本发明实施例一种通信装置的原理示意图；
图2是本发明实施例一个典型应用场景的时序图。
具体实施方式
如背景技术所言，现有手机通信芯片通常将应用处理器和调制解调器分离成两个独立芯片设置，两者之间通过串行总线耦接，并通过高速SERDES电路交换信息。
由于5G应用对带宽需求较高，导致SERDES电路通常需要同时保持多个工作的通道来满足带宽要求。但是，工作的通道越多，接口电路的功耗越大。若始终保持大量的通道同时工作，势必产生大量功耗。
现有技术采用动态电压频率调整(Dynamic Voltage and Frequency Scaling，简称DVFS)方案来解决高带宽和低功耗需求。具体而言，利于接口电路的工作频率越大、电压越大的特性。通过降低频率的方式达到降低电压的效果，进而实现省电。
但是这种DVFS方案的状态改变时间很长，通常需要几个甚至几十毫秒，且需要软件干预，不可避免地影响主模块(master)的数据传输。其中，主模块是指接口电路所在芯片(如调制解调器)的中央处理器(Central Processing Unit，简称CPU)、硬件加速器等具有向其他芯片(如AP)传输数据需求的模块。
为解决上述技术问题，本发明实施例提供一种接口电路，包括：通道模块，用于提供多个通道，其中至少一个通道的工作状态可在空闲状态和激活状态之间切换；动态调整模块，响应于接收到通道数量调整指令，所述动态调整模块调整所述至少一个通道的工作状态，以将所述多个通道中处于激活状态的通道的数量调整至所述通道数量调整指令指示的目标通道数量。
本实施例方案基于硬件实现根据带宽需求自动增加或减少接口电路工作通道的数量，整个流程的状态改变速度快，对芯片的数据传输影响小，能够更好地满足手机通信芯片的高带宽和低功耗需求。具体而言，在接口电路中增设动态调整模块，以根据实时带宽需求动态调整工作的通道(即处于激活状态的通道)的数量。减少激活状态通道的数量能够达到降低功耗的效果，而增加激活状态通道的数量则能达到提高带宽的效果。由此，通过动态调整激活状态的通道的数量来兼顾高带宽和低功耗，功耗收益明显。并且，本实施例方案的状态改变快，基本由硬件自动完成，状态改变过程对于传输数据的主模块来说完全透明，对主模块的数据传输影响小。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1是本发明实施例一种通信装置的原理示意图。
所述通信装置可以为手机等用户设备。
具体地，参考图1，本实施例所述的通信装置1可以包括：应用处理器11，包括第一接口单元111；调制解调器12，包括第二接口单元121，所述应用处理器11与所述调制解调器12通过串行总线相通信，所述串行总线的两端分别耦接所述第一接口单元111和第二接口单元121。
例如，第一接口单元111和第二接口单元121所采用的接口电路可以为SERDES电路。
进一步，所述第一接口单元111和第二接口单元121均可以包括通道模块(图未示)，用于提供多个通道，图1中以通道0、通道1、通道2和通道3共4个通道为例进行示例性展示。在实际应用中，可以根据需要调整所述多个通道的具体数量。所述串行总线可以在物理和逻辑上分割为所述多个通道。所述通道可以用于进行数据传输。
进一步，所述第一接口单元111和第二接口单元121分别包括多个发送(TX)接收(RX)电路且一一对应，对于所述第一接口单元111的每一发送接收电路，所述发送接收电路与所述第二接口单元121中相对应的发送接收电路通过通道连接。
以图1所示四个通道为例，第一接口单元111的第一发送接收电路(TX0/RX0)与第二接口单元121的第一发送接收电路(TX0/RX0)通过通道0连接；第一接口单元111的第二发送接收电路(TX1/RX1)与第二接口单元121的第二发送接收电路(TX1/RX1)通过通道1连接；第一接口单元111的第三发送接收电路(TX2/RX2)与第二接口单元121的第三发送接收电路(TX2/RX2)通过通道2连接；第一接口单元111的第四发送接收电路(TX3/RX3)与第二接口单元121的第四发送接收电路(TX3/RX3)通过通道3连接。其中，第一接口单元111的发送(TXi)电路与第二接口单元121的接收(RXi)单元相对应，第一接口单元111的接收(RXi)电路与第二接口单元121的发送(TXi)单元相对应，在图1所示示例中i为0,1,2,3。
在一个具体实施中，第一接口单元111和第二接口单元121均可以包括接口控制模块(SERDES_Controller)，用于协调各通道上的数据传输。
例如，所述接口控制模块可以暂停/完成发送指令和接收指令的执行进程。
又例如，所述接口控制模块可以控制各自物理层(SERDES_PHY)上发送接收电路的工作状态，以打开或关闭该发送接收电路对应的通道。
在一个具体实施中，所述第一接口单元111的接口控制模块可以包括并行总线主单元112，如演进的可扩展界面(Advanced eXtensible Interface，简称AXI)主单元(AXIMaster)，用于协调AP侧向对端接口电路(图1所示示例中为调制解调器12的接口电路)的数据传输。
进一步，第二接口单元121的接口控制模块可以包括并行总线从单元122，如AXI从单元(AXI slave)，用于协调调制解调器侧向对端接口电路(图1所示示例中为应用处理器11的接口电路)的数据传输。
在一个具体实施中，调制解调器12可以包括控制电路，所述控制电路可以包括CPU123和硬件加速器124等芯片TOP层的主模块。这些主模块具有向应用处理器11侧的数据传输需求，并通过所述第二接口单元121、第一接口单元111以及连接两者的多个通道实现数据传输。
具体地，硬件加速器124和CPU123可以分别通过总线(bus)125耦接AMBA矩阵126(演进的微控制器总线架构Advanced Microcontroller Bus Architecture Matrix)，进而由AMBA矩阵126通过总线127耦接到第二接口单元121。例如，AMBA矩阵126可以通过AXI总线与并行总线从单元122耦接。
例如，硬件加速器124和AMBA矩阵126可以采用AXI或演进的高性能总线(AdvancedHigh-performance Bus，简称AHB)总线耦接。
又例如，CPU123与AMBA矩阵126可以采用AXI总线耦接。
再例如，AMBA矩阵126和并行总线从单元122可以采用AXI总线耦接。
在一个具体实施中，所述多个通道中至少一个的工作状态可在空闲(IDLE)状态和激活状态之间切换。
处于空闲状态的通道可以认为是不工作的通道，基于串行总线耦接的双方芯片(图1所示示例为应用处理器11和调制解调器12)无法使用该通道进行数据传输。
处于激活状态的通道可以认为是工作的通道，基于串行总线耦接的双方芯片(图1所示示例为应用处理器11和调制解调器12)可以使用该通道进行数据传输。
在一个具体实施中，所述第一接口单元111和第二接口单元121中的至少一个还可以包括：动态调整模块13，响应于接收到通道数量调整指令，所述动态调整模块13可以调整所述至少一个通道的工作状态，以将所述多个通道中处于激活状态的通道的数量调整至所述通道数量调整指令指示的目标通道数量。
所述动态调整模块13可以采用能够动态调整工作通道(Lane)的数量的逻辑控制电路，也可称为DLS(Dynamic SERDES Lanes Scaling)控制器(DLS Controller)。
接下来以设置于调制解调器12的第二接口单元121包括所述动态调整模块13为例进行详细阐述。
具体地，所述调制解调器12可以包括：带宽监控单元14(Bandwidth Monitor)，用于监控所述串行总线的带宽需求。例如，所述带宽监控单元14可以监控所述串行总线上单位时间内的数据变化量来确定带宽需求。更具体而言，可以监控所述串行总线的多个通道中各个通道上的带宽需求。
进一步地，所述调制解调器12可以包括：动态调整上层控制单元15(DLS TopController)，分别与所述动态调整模块13和所述带宽监控单元14相通信，当所述带宽监控单元14的监控结果表明所述串行总线的带宽需求发生变化时，所述动态调整上层控制单元15发送所述通道数量调整指令。
进一步地，所述动态调整上层控制单元15可以与CPU123相通信，以接收CPU123的控制指令。
在一个具体实施中，所述动态调整上层控制单元15根据带宽监控单元14的监控结果决定是否改变激活状态的通道数量。例如，若带宽监控单元14的监控结果表明串行总线上的带宽需求高于当前处于激活状态的通道数量所能提供的带宽时，确定需要增加激活状态的通道数量，以满足通信装置1的高带宽需求。又例如，若带宽监控单元14的监控结果表明串行总线上的带宽需求低于当前处于激活状态的通道数量所能提供的带宽时，确定需要减少激活状态的通道数量，以满足通信装置1的低时延要求。
在一个变化例中，若串行总线当前正在进行比较重要的传输，为了避免增加时延，即使带宽监控单元14的监控结果表明需要调整通道的工作状态时，所述动态调整上层控制单元15可以决定暂时不调整通道的工作状态，直至该比较重要的传输完成。
在一个具体实施中，所述动态调整模块13接收动态调整上层控制单元15根据带宽监控单元14监测得到的总线带宽信息确定的通道数量调整指令，其中包括需要第二接口单元121处于激活状态的通道的数量(即目标通道数量)。进一步，所述动态调整模块13发送相应的控制信号给第二接口单元121的接口控制模块和物理层。进一步，所述第二接口单元121的接口控制模块和物理层会根据特定的流程增加或者减少工作的通道的数量。
具体而言，所述动态调整模块13可以作为执行主体，根据通道数量调整指令决定需要调整的通道数量。
在一个具体实施中，所述动态调整模块13可以比较接收到所述通道数量调整指令前所述多个通道中处于激活状态的通道的初始通道数量与所述目标通道数量的差异，并根据所述差异调整所述至少一个通道的工作状态。
例如，当所述差异表明所述目标通道数量小于所述初始通道数量时，所述动态调整模块13可以增加所述至少一个通道中工作状态为空闲状态的通道数量，直至所述多个通道中处于激活状态的通道的数量符合所述目标通道数量。
又例如，当所述差异表明所述目标通道数量大于所述初始通道数量时，所述动态调整模块13可以增加所述至少一个通道中工作状态为激活状态的通道数量，直至所述多个通道中处于激活状态的通道的数量符合所述目标通道数量。
在一个具体实施中，所述动态调整模块13可以根据所述通道数量调整指令确定待调整通道，并发送连接宽度变更指令(link_width_change)，其中，所述连接宽度变更指令可以用于指示所述待调整通道。
例如，为避免系统复杂性，可以预先约定关闭或打开通道的顺序。如自编号大的通道优先被打开或关闭，而编号小的通道则尽量少地被调整。相应的，接收到所述通道数量调整指令后，所述动态调整模块13可以根据目标通道数量和初始通道数量确定待调整通道的数量，进而根据预定顺序确定待调整通道的编号。进一步，所述动态调整模块13基于待调整通道的编号生成所述连接宽度变更指令，以使所述第二接口单元121的接口控制模块调整所述待调整通道的工作状态。
在一个变化例中，在确定待调整的通道数量后，若确定需要减少激活状态的通道数量，则所述动态调整模块13可以根据当前处于激活状态的通道各自的数据传输情况，选择其中传输的数据量最少、最早完成传输的通道作为待调整通道。由此，能够进一步缩短状态改变用时。
若确定需要增加激活状态的通道数量，则所述动态调整模块13可以根据个通道的带宽分配情况以及串行总线的带宽需求选择合适的通道作为待调整通道。
在另一个变化例中，所述通道数量调整指令可以包括待调整通道的编号，以使动态调整模块13直接根据通道数量调整指令确定待调整通道。
在一个具体实施中，响应于接收到所述通道数量调整指令，所述第二接口单元121的接口控制模块可以控制物理层的多个发送接收电路中与所述待调整通道相对应的发送接收电路切换运行状态。
具体地，所述发送接收电路的运行状态包括工作和非工作两种状态。当发送接收电路处于非工作状态时，能够极大的降低功耗。
在一个具体实施中，响应于接收到所述通道数量调整指令，所述第二接口单元121的接口控制模块可以切换所述待调整通道的同步时钟(clock)的运行状态。
具体地，所述同步时钟的运行状态同样包括工作和非工作两种状态。当同步时钟处于非工作状态时，同样能在一定程度上降低功耗。
在一个具体实施中，在调整所述至少一个通道的工作状态之前，所述动态调整模块13可以控制所述第二接口单元121的接口控制模块完成当前已经在链路层的传输指令，并暂停尚未进入链路层的传输指令。
具体地，传输指令包括发送指令和接收指令。
完成接收指令是指，等接收的数据完全收到后再调整所述至少一个通道的工作状态。
暂停尚未进入链路层的传输指令可以指，暂停传输层、协议层和AXI总线上的数据传输。
在一个具体实施中，在调整所述至少一个通道的工作状态之后，所述动态调整模块13可以触发所述第二接口单元121的接口控制模块在当前处于激活状态的通道上建立新的数据链接。
在一个具体实施中，在调整所述至少一个通道的工作状态之后，所述动态调整模块13可以发送通道调整完成指令至所述动态调整上层控制单元15，以指示所述多个通道中处于激活状态的通道的数量已调整至所述目标通道数量。
在一个具体实施中，所述多个通道中具有至少一个工作状态始终保持在激活状态的常开通道。例如，有些特殊帧必须在通道0上传输，则所述通道0可以设置为常开通道，所述常开通道不属于工作状态可在空闲状态和激活状态之间切换的所述至少一个通道。
具体地，所述动态调整模块13可以使用所述常开通道发送通道调整指示信息，以指示所述常开通道的对端接口电路(图1所示示例中为应用处理器11的第一接口单元111)同步调整所述至少一个通道的工作状态。
例如，假设待调整通道为通道1，常开通道为通道0，则动态调整模块13可以使用通道0发送通道调整指示信息，以指示应用处理器11的第一接口单元111同步关闭或打开第二发送接收电路(TX1/RX1)，以及关闭或打开通道1对应的同步时钟。
在一个典型的应用场景中，参考图1和图2，假设本场景为工作通道数量减少场景。
具体地，动态调整上层控制单元15通过带宽监控单元14发现串行总线的带宽需求减少，发送通道数量调整指令至第二接口单元121的动态调整模块13。
例如，结合图2，动态调整上层控制单元15与动态调整模块13可以设置有三路通信连接，分别用于发送通道调整请求指令(change_lanes_req)、目标通道数量(change_lanes_number)和通道调整完成指令(change_lanes_ack)。其中，通道调整请求指令和目标通道数量可以统称为所述通道数量调整指令。
所述通道调整请求指令可以在逻辑高电平(0)和逻辑低电平(1)之间切换。本场景假设所述通道调整请求指令初始处于逻辑低电平，则当发现串行总线的带宽需求减少时，动态调整上层控制单元15可以将通道调整请求指令拉高至逻辑高电平，以通过类似于发送触发帧的方式通知动态调整模块13执行通道调整操作。
进一步，动态调整上层控制单元15还将目标通道数量发送给第二接口单元121的动态调整模块13。相应的，参考图2，将通道调整请求指令由逻辑低电平切换至逻辑高电平的时刻记作动态调整开始，在此时刻之前所述多个通道中处于激活状态的通道的数量记作初始通道数量，在此时刻之后所述多个通道中处于激活状态的通道的数量即变更为目标通道数量。
其中，初始通道数量可以是历史上前一次执行通道调整操作时的目标通道数量。
进一步，动态调整模块13根据初始通道数量以及所述目标通道数量的差异确定本次通道调整操作是要减少工作通道的数量。
相应的，动态调整模块13控制第二接口单元121的接口控制模块完成当前已经在链接层的发送指令和接收指令，如接收指令会等接收的数据完全收到。进一步地，没有进入链接层的指令会保持(hold)住，如传输层和协议层以及AXI总线上的指令。
进一步地，在链路层上的传输完成之后，动态调整模块13可以自动触发连接宽度变更指令(link_width_change)。相应的，第二接口单元121的接口控制模块可以通过在常开通道(如通道0)上传送通道调整指示信息,使应用处理器11和调制解调器12两侧均将不需要工作的通道切换至空闲状态。例如，所述通道调整指示信息可以是事先预定的符号(Symbol)。
具体而言，应用处理器11侧第一接口单元111的物理层和调制解调器12侧第二接口单元121的物理层可以分别关闭不需要工作的通道的发送接收电路。
进一步，应用处理器11侧第一接口单元111和调制解调器12侧第二接口单元121可以分别关闭不需要工作的通道的同步时钟。
例如，假设不需要工作的通道为第三通道(通道2)，则动态调整模块13通过通道0指示应用处理器11和调制解调器12两侧关闭通道2。相应的，应用处理器11侧第一接口单元111的物理层关闭本侧的第三发送接收电路(TX2/RX2)，调制解调器12侧第二接口单元121的物理层关闭本侧的第三发送接收电路(RX2/TX2)。同时，应用处理器11侧第一接口单元111关闭本侧第三发送接收电路(TX2/RX2)的同步时钟，调制解调器12侧第二接口单元121关闭本侧第三发送接收电路(TX2/RX2)的同步时钟。
进一步，在不需要工作的通道都被关闭后，动态调度模块13触发第二接口单元121的接口控制模块在仍保持工作的通道上传送事先预定的符号，以建立新的数据链接。
进一步，所述通道调整完成指令(change_lanes_ack)可以在逻辑高电平(0)和逻辑低电平(1)之间切换。本场景假设所述通道调整完成指令初始处于逻辑低电平，则当动态调整操作完成时，动态调度模块13可以将通道调整完成指令拉高至逻辑高电平，以通过类似于发送触发帧的方式通知动态调整上层控制模块15本次动态调整结束。
响应于检测到通道调整完成指令切换至逻辑高电平，动态调整上层控制模块15可以将所述通道调整请求指令恢复至逻辑低电平，以复位到初始状态等待下一次触发动态调整。
响应于检测到通道调整请求指令切换回逻辑低电平，动态调度模块13可以将通道调整完成指令恢复至逻辑低电平，至此整个动态调整流程结束。
在另一个典型的应用场景中，继续参考图1和图2，假设本场景为工作通道数量增加场景。
具体地，动态调整上层控制单元15通过带宽监控单元14发现串行总线的带宽需求增加，动态调整上层控制单元15将通道调整请求指令拉高至逻辑高电平，以通过类似于发送触发帧的方式通知动态调整模块13执行通道调整操作。动态调整上层控制单元15还将目标通道数量发送给第二接口单元121的动态调整模块13。
进一步，动态调整模块13根据初始通道数量以及所述目标通道数量的差异确定本次通道调整操作是要增加工作通道的数量。
相应的，动态调整模块13控制第二接口单元121的接口控制模块完成当前已经在链接层的发送指令和接收指令，如接收指令会等接收的数据完全收到。进一步地，没有进入链接层的指令会保持(hold)住，如传输层和协议层以及AXI总线上的指令。
进一步地，在链路层上的传输完成之后，动态调整模块13可以自动触发连接宽度变更指令(link_width_change)。相应的，第二接口单元121的接口控制模块可以通过在常开通道(如通道0)上传送通道调整指示信息,使应用处理器11和调制解调器12两侧均将需要工作的通道重新切换至激活状态。例如，所述通道调整指示信息可以是事先预定的符号(Symbol)。
具体而言，应用处理器11侧第一接口单元111的物理层和调制解调器12侧第二接口单元121的物理层可以分别打开需要工作的通道的发送接收电路。
进一步，应用处理器11侧第一接口单元111和调制解调器12侧第二接口单元121可以分别打开需要工作的通道的同步时钟。
例如，假设需要工作的通道为第四通道(通道3)，则动态调整模块13通过通道0指示应用处理器11和调制解调器12两侧重新打开通道3。相应的，应用处理器11侧第一接口单元111的物理层重新打开本侧的第四发送接收电路(TX3/RX3)，调制解调器12侧第二接口单元121的物理层重新打开本侧的第四发送接收电路(RX3/TX3)。同时，应用处理器11侧第一接口单元111重新打开本侧第四发送接收电路(TX3/RX3)的同步时钟，调制解调器12侧第二接口单元121重新打开本侧第四发送接收电路(TX3/RX3)的同步时钟。
进一步，在发送接收电路和同步时钟都重新打开后，动态调整模块13触发第二接口单元121的接口控制模块激活重新打开的通道并让其退出空闲状态。进一步，通过在通道上传送事先预定的符号建立新的数据链接。
进一步，当动态调整操作完成时，动态调度模块13可以将通道调整完成指令拉高至逻辑高电平，以通过类似于发送触发帧的方式通知动态调整上层控制模块15本次动态调整结束。
响应于检测到通道调整完成指令切换至逻辑高电平，动态调整上层控制模块15可以将所述通道调整请求指令恢复至逻辑低电平，以复位到初始状态等待下一次触发动态调整。
响应于检测到通道调整请求指令切换回逻辑低电平，动态调度模块13可以将通道调整完成指令恢复至逻辑低电平，至此整个动态调整流程结束。
由上，本实施例方案基于硬件实现根据带宽需求自动增加或减少接口电路工作通道的数量，整个流程的状态改变速度快，对芯片的数据传输影响小，能够更好地满足手机通信芯片的高带宽和低功耗需求。具体而言，在接口电路中增设动态调整模块13，以根据实时带宽需求动态调整工作的通道(即处于激活状态的通道)的数量。减少激活状态通道的数量能够达到降低功耗的效果，而增加激活状态通道的数量则能达到提高带宽的效果。由此，通过动态调整激活状态的通道的数量来兼顾高带宽和低功耗，功耗收益明显。并且，本实施例方案的状态改变快，基本由硬件自动完成，状态改变过程对于传输数据的主模块来说完全透明，对主模块的数据传输影响小。
进一步，采用本实施方案的通信装置1能够根据串行总线的带宽需求实时调整接口电路中处于激活状态的通道的数量，以满足通信装置1的高带宽和低功耗需求.
在本实施例的一个变化例中，所述动态调整模块13可以设置于所述第一接口单元111，并通过使用常开通道发送通道调整指示信息至第二接口单元121的方式，使得调制解调器12能够与应用处理器11同步打开或关闭通道。
在本实施例的另一个变化例中，所述第一接口单元111和第二接口单元121中均可以设置有所述动态调整模块13。相应的，串行总线的任一侧均可以根据监测到的串行总线上的带宽变化主动发起图2所示通道调整流程。
在本实施例的又一个变化例中，所述通信装置1还可以包括共享存储模块(图未示)，所述应用处理器11与所述共享存储模块耦接并可直接访问所述共享存储模块，所述调制解调器12与所述应用处理器11耦接并通过所述应用处理器11间接访问所述共享存储器。
其中，直接可以是相对于间接而言的，也即，应用处理器11对共享存储模块的数据存取无需经过其他系统中转，而调制解调器12对共享存储模块的数据存取需要经过其他系统(如应用处理器11)中转。
由此，通信装置1能够使多个有大容量、高带宽、低延迟内存访问需求的系统共享同一物理存储器，利于降低整体成本，提高系统竞争力。具体而言，共享存储模块挂在应用处理器11下，应用处理器11能够直接访问共享存储模块，而调制解调器12则通过应用处理器11间接地访问共享存储模块。由此，可以使得多个大容量、高带宽、低延迟系统共享一个片外物理内存。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (13)

1.一种接口电路，其特征在于，包括：
通道模块，用于提供多个通道，其中至少一个通道的工作状态可在空闲状态和激活状态之间切换；
动态调整模块，响应于接收到通道数量调整指令，所述动态调整模块调整所述至少一个通道的工作状态，以将所述多个通道中处于激活状态的通道的数量调整至所述通道数量调整指令指示的目标通道数量；
其中，所述动态调整模块根据所述通道数量调整指令确定待调整通道，并发送连接宽度变更指令，其中，所述连接宽度变更指令用于指示所述待调整通道；
所述接口电路还包括：多个发送接收电路，所述多个发送接收电路与所述多个通道一一对应，响应于接收到所述连接宽度变更指令，所述多个发送接收电路中与所述待调整通道相对应的发送接收电路切换运行状态。
2.根据权利要求1所述的接口电路，其特征在于，
所述动态调整模块用于比较接收到所述通道数量调整指令前所述多个通道中处于激活状态的通道的初始通道数量与所述目标通道数量的差异，并根据所述差异调整所述至少一个通道的工作状态。
3.根据权利要求2所述的接口电路，其特征在于，所述根据所述差异调整所述至少一个通道的工作状态包括：
当所述差异表明所述目标通道数量小于所述初始通道数量时，增加所述至少一个通道中工作状态为空闲状态的通道数量，直至所述多个通道中处于激活状态的通道的数量符合所述目标通道数量；
当所述差异表明所述目标通道数量大于所述初始通道数量时，增加所述至少一个通道中工作状态为激活状态的通道数量，直至所述多个通道中处于激活状态的通道的数量符合所述目标通道数量。
4.根据权利要求1所述的接口电路，其特征在于，所述接口电路还包括：
接口控制模块，用于协调各通道上的数据传输，响应于接收到所述连接宽度变更指令，所述接口控制模块切换所述待调整通道的同步时钟的运行状态。
5.根据权利要求1所述的接口电路，其特征在于，所述接口电路还包括：
接口控制模块，用于协调各通道上的数据传输。
6.根据权利要求5所述的接口电路，其特征在于，在调整所述至少一个通道的工作状态之前，所述动态调整模块指示所述接口控制模块完成当前已经在链路层的传输指令，并暂停尚未进入链路层的传输指令。
7.根据权利要求5所述的接口电路，其特征在于，在调整所述至少一个通道的工作状态之后，所述动态调整模块触发所述接口控制模块在当前处于激活状态的通道上建立数据链接。
8.根据权利要求1所述的接口电路，其特征在于，在调整所述至少一个通道的工作状态之后，所述动态调整模块发送通道调整完成指令，以指示所述多个通道中处于激活状态的通道的数量已调整至所述目标通道数量。
9.根据权利要求1所述的接口电路，其特征在于，所述多个通道中具有至少一个工作状态始终保持在激活状态的常开通道。
10.根据权利要求9所述的接口电路，其特征在于，
所述动态调整模块使用所述常开通道发送通道调整指示信息，以指示所述常开通道的对端接口电路同步调整所述至少一个通道的工作状态。
11.一种通信装置，其特征在于，包括：
应用处理器，包括第一接口单元；
调制解调器，包括第二接口单元，所述应用处理器与所述调制解调器通过串行总线相通信，所述串行总线的两端分别耦接所述第一接口单元和第二接口单元；
其中，所述第一接口单元和/或第二接口单元为上述权利要求1至10中任一项所述的接口电路。
12.根据权利要求11所述的通信装置，其特征在于，还包括：
带宽监控单元，用于监控所述串行总线的带宽需求；
动态调整上层控制单元，分别与所述动态调整模块和所述带宽监控单元相通信，当所述带宽监控单元的监控结果表明所述串行总线的带宽需求发生变化时，所述动态调整上层控制单元发送所述通道数量调整指令。
13.根据权利要求11所述的通信装置，其特征在于，还包括：
共享存储模块，所述应用处理器与所述共享存储模块耦接并可直接访问所述共享存储模块，所述调制解调器与所述应用处理器耦接并通过所述应用处理器间接访问所述共享存储器。
CN202010367104.1A 2020-04-30 2020-04-30 接口电路及通信装置 Active CN111585602B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010367104.1A CN111585602B (zh) 2020-04-30 2020-04-30 接口电路及通信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010367104.1A CN111585602B (zh) 2020-04-30 2020-04-30 接口电路及通信装置

Publications (2)

Publication Number Publication Date
CN111585602A CN111585602A (zh) 2020-08-25
CN111585602B true CN111585602B (zh) 2021-11-30

Family

ID=72111928

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010367104.1A Active CN111585602B (zh) 2020-04-30 2020-04-30 接口电路及通信装置

Country Status (1)

Country Link
CN (1) CN111585602B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112511215B (zh) * 2020-11-24 2023-03-31 泰斗微电子科技有限公司 一种数据信道切换方法及终端设备
CN112732611A (zh) * 2021-01-18 2021-04-30 上海国微思尔芯技术股份有限公司 一种基于axi的芯片互联系统
CN113329483B (zh) * 2021-05-21 2022-08-16 Oppo广东移动通信有限公司 一种数据传输方法及终端、存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103412835A (zh) * 2013-05-06 2013-11-27 北京江南天安科技有限公司 一种群同步串行总线方法及系统
CN106603276A (zh) * 2016-11-22 2017-04-26 华为技术有限公司 一种serdes链路组的故障处理方法和故障处理装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1581019A4 (en) * 2002-11-19 2010-04-14 Ntt Docomo Inc MOBILE COMMUNICATION SYSTEM, CONNECTION CONCENTRATOR, RADIO BASIS STATION, MOBILE STATION AND COMMUNICATION PROCESS

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103412835A (zh) * 2013-05-06 2013-11-27 北京江南天安科技有限公司 一种群同步串行总线方法及系统
CN106603276A (zh) * 2016-11-22 2017-04-26 华为技术有限公司 一种serdes链路组的故障处理方法和故障处理装置

Also Published As

Publication number Publication date
CN111585602A (zh) 2020-08-25

Similar Documents

Publication Publication Date Title
CN111585602B (zh) 接口电路及通信装置
JP5047360B2 (ja) 電力管理用バッファリング技術
US20190227971A1 (en) Architecture for consolidating multiple sources of low-bandwidth data over a serial bus
US10572410B2 (en) Function-specific communication on a multi-drop bus for coexistence management
US8228796B2 (en) Ethernet switching apparatus, and method for reducing power consumption of the same
US20170280385A1 (en) Link speed control systems for power optimization
US10394309B2 (en) Power gated communication controller
TW202219781A (zh) 跨介面批處理操作
CN112433596B (zh) 链路宽度调节方法、装置、设备和存储介质
US20110310859A1 (en) Basic service set scheduling based on media access controller states
KR20150038030A (ko) 온-패키지 입력/출력 아키텍쳐를 위한 비-차단 전력 관리
US10990307B2 (en) System and method for providing a configurable storage media interface
KR101082333B1 (ko) 물리계층 동작상태 제어장치 및 방법
CN107395530B (zh) 一种交换芯片、网络设备和功耗控制方法
CN116414212B (zh) 芯粒以及芯粒的控制方法
EP1506487B1 (en) Dma controller system including real-time data communication features
US11960415B2 (en) Performing save state switching in selective lanes between electronic devices in UFS system
US20140013144A1 (en) Communication control apparatus, communication control method, and communication control circuit
US10891242B2 (en) Embedded USB2 (eUSB2) repeater operation
CN102821444A (zh) 自动功耗控制方法及系统
CN111858459A (zh) 处理器及计算机
CN116880658B (zh) 一种低功耗PCIe Retimer芯片及其设计方法
US11934335B2 (en) Power management for peripheral component interconnect
CN111565444B (zh) 一种通信装置
WO2024007882A1 (zh) 一种通信方法以及通信装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant