CN112433596B - 链路宽度调节方法、装置、设备和存储介质 - Google Patents

链路宽度调节方法、装置、设备和存储介质 Download PDF

Info

Publication number
CN112433596B
CN112433596B CN202011361069.9A CN202011361069A CN112433596B CN 112433596 B CN112433596 B CN 112433596B CN 202011361069 A CN202011361069 A CN 202011361069A CN 112433596 B CN112433596 B CN 112433596B
Authority
CN
China
Prior art keywords
bandwidth
data
coding sublayer
bus
physical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011361069.9A
Other languages
English (en)
Other versions
CN112433596A (zh
Inventor
秦双双
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Haiguang Information Technology Co Ltd
Original Assignee
Haiguang Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Haiguang Information Technology Co Ltd filed Critical Haiguang Information Technology Co Ltd
Priority to CN202011361069.9A priority Critical patent/CN112433596B/zh
Publication of CN112433596A publication Critical patent/CN112433596A/zh
Application granted granted Critical
Publication of CN112433596B publication Critical patent/CN112433596B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3253—Power saving in bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Sources (AREA)

Abstract

本申请提供一种链路宽度调节方法、装置、设备和存储介质，该方法包括：获取总线的带宽信息和所述总线上当前互联的各个组件的带宽需求；判断所述各个组件的所述带宽需求是否都与所述带宽信息相同；若所述各个组件的所述带宽需求不是都与所述带宽信息相同，生成带宽调节请求；清空物理编码子层和物理介质层内在数据发送端口方向的队列数据；指示所属物理编码子层进行链路初始化，并阻挡所述物理介质层的链路初始化；根据所述调节请求，指示所述物理编码子层切换数据通道，完成链路宽度调整。本申请可以快速进行链路宽度调整，不涉及SOC其他组件，对SOC其他数据通路没有影响，节省功耗。

Description

链路宽度调节方法、装置、设备和存储介质
技术领域
本申请涉及集成电路技术领域，具体而言，涉及一种链路宽度调节方法、装置、设备和存储介质。
背景技术
SOC(System on Chip，系统级芯片)，是由多个具有特定功能的集成电路组合在一个芯片上形成的系统或产品，其中包含完整的硬件系统及其承载的嵌入式软件，SOC也叫片上系统。SOC可以包括一个或多个处理器、存储器、接口外围和/或用于执行复杂功能所必须的其它组件。在各个组件之间的互连通常由与一个或多个通信协议兼容的内部计算机总线负责。
在实际应用中，为了合理利用总线资源，节约功耗，通常会对片上系统的各组件之间的总线带宽进行分配。比如一个封装好的处理器(下述简称package)中一般包括一个或多个裸芯片(下述简称die)，在系统运行过程中，动态链接宽度管理主要是针对die间或者package间的互联总线，根据带宽需求对互联总线进行动态宽度调整，以达到低功耗的目的。
然而，现有技术中对链接宽度进行调节时，需要对SOC其他组件进行特殊状态的设置，导致对SOC内部数据传输造成不良影响，并且需要对互联总线进行重新训练(re-training)，重新训练需要几百us左右，时间太长，会对SOC性能造成不良影响。
发明内容
本申请实施例的目的在于提供一种链路宽度调节方法、装置、设备和存储介质，可以快速进行链路宽度调整，不涉及SOC其他组件，对SOC其他数据通路没有影响，节省功耗。
本申请实施例第一方面提供了一种链路宽度调节方法，包括：获取总线的带宽信息和所述总线上当前互联的各个组件的带宽需求；判断所述各个组件的所述带宽需求是否都与所述带宽信息相同；若所述各个组件的所述带宽需求不是都与所述带宽信息相同，生成带宽调节请求；清空物理编码子层和物理介质层内在数据发送端口方向的队列数据；指示所属物理编码子层进行链路初始化，并阻挡所述物理介质层的链路初始化；根据所述调节请求，指示所述物理编码子层切换数据通道，完成链路宽度调整。
于一实施例中，所述清空所述物理编码子层和所述物理介质层内在数据发送端口方向的队列数据，包括：关闭所述物理编码子层内在所述数据发送端口方向的数据接收，并将所述数据发送端口方向的已有队列数据执行完毕。
于一实施例中，所述阻挡物理介质层的链路初始化，包括：关闭所述物理介质层内的时钟。
于一实施例中，所述根据所述调节请求，指示所述物理编码子层切换数据通道，完成链路宽度调整，包括：基于所述调节请求中要求的所述总线带宽信息变化，对所述物理编码子层数据通道的组包和拆包进行调整；基于调整后的数据通道，恢复所述物理编码子层的数据传输。
于一实施例中，若所述各个组件的所述带宽需求不是都与所述带宽信息相同，生成带宽调节请求，包括：若所述各个组件中存在所述带宽需求大于所述带宽信息的目标组件，生成携带增大带宽信息的所述调节请求。
于一实施例中，若所述各个组件的所述带宽需求不是都与所述带宽信息相同，生成带宽调节请求，包括：若所述各个组件的所述带宽需求均小于所述带宽信息，生成携带减小带宽信息的所述调节请求。
本申请实施例第二方面提供了一种链路宽度调节装置，包括：获取模块，用于获取总线的带宽信息和所述总线上当前互联的各个组件的带宽需求；判断模块，用于判断所述各个组件的所述带宽需求是否都与所述带宽信息相同；生成模块，用于若所述各个组件的所述带宽需求不是都与所述带宽信息相同，生成带宽调节请求；清空模块，用于清空物理编码子层和物理介质层内在数据发送端口方向的队列数据；指示模块，用于指示所属物理编码子层进行链路初始化，并阻挡所述物理介质层的链路初始化；调节模块，用于根据所述调节请求，指示所述物理编码子层切换数据通道，完成链路宽度调整。
于一实施例中，所述清空模块用于：关闭所述物理编码子层内在所述数据发送端口方向的数据接收，并将所述数据发送端口方向的已有队列数据执行完毕。
于一实施例中，所述指示模块用于：关闭所述物理介质层内的时钟。
于一实施例中，所述调节模块用于：基于所述调节请求中要求的所述总线带宽信息变化，对所述物理编码子层数据通道的组包和拆包进行调整；基于调整后的数据通道，恢复所述物理编码子层的数据传输。
于一实施例中，所述生成模块用于：若所述各个组件中存在所述带宽需求大于所述带宽信息的目标组件，生成携带增大带宽信息的所述调节请求。
于一实施例中，所述生成模块用于：若所述各个组件的所述带宽需求均小于所述带宽信息，生成携带减小带宽信息的所述调节请求。
本申请实施例第三方面提供了一种电子设备，包括：存储器，用以存储计算机程序；处理器，用以执行本申请实施例第一方面及其任一实施例的方法，以动态调整总线的链路宽度。
本申请实施例第四方面提供了一种非暂态电子设备可读存储介质，包括：程序，当其藉由电子设备运行时，使得所述电子设备执行本申请实施例第一方面及其任一实施例的方法。
本申请提供的链路宽度调节方法、装置、设备和存储介质，当监测到总线的带宽需要调整链路宽度时，直接与互联总线的物理编码子层硬件进行交互，媒体访问控制层硬件完全不用参与，再由物理编码子层硬件控制底层物理介质层，将不用的链接对应的物理介质层置于低功耗状态，达到节省功耗的目的。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请一实施例的电子设备的结构示意图；
图2为本申请一实施例的互联总线硬件示意图；
图3为本申请一实施例的链路宽度调节方法的流程示意图；
图4为本申请一实施例的链路宽度调节方法的流程示意图；
图5A为本申请一实施例的改变总线宽度时PCS数据通路的变化示意图；
图5B为本申请一实施例的减小总线宽度时PCS和PHY对应的状态变化示意图；
图5C本申请一实施例的增大总线宽度时PCS和PHY对应的状态变化示意图；
图6本申请一实施例的链路宽度调节装置的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
如图1所示，本实施例提供一种电子设备1，包括：至少一个处理器11和存储器12，图1中以一个处理器为例。处理器11和存储器12通过总线10连接。存储器12存储有可被处理器11执行的指令，指令被处理器11执行，以使电子设备1可执行下述的实施例中方法的全部或部分流程，以动态调整总线的链路宽度。
于一实施例中，电子设备1可以是手机、平板电脑、笔记本电脑、台式计算机等设备。
为了更加清楚的描述本实施例的方案，现将涉及到的名词解释如下：
Die：晶片颗粒，一颗裸芯片。
Package：封装好的处理器芯片，含有一个或多个die。
DLWM：Dynamic Link Width Management，动态链接宽度管理，主要是针对die间或者package间的互联总线，指在系统运行过程中，根据带宽需求对互联总线进行动态宽度调整，以达到低功耗的目的。
SOC：System-on-a-Chip，SOC称为系统级芯片，也称片上系统，意指它是一个产品,是一个有专用目标的集成电路,其中包含完整系统并有嵌入软件的全部内容。
AVFS：Adaptive Voltage and Frequency Scaling，动态调频调压，是指在系统运行过程中，根据实际需求对该组件的电压和频率进行动态调整，以达到低功耗的目的。
TDP：Thermal Design Power，热设计功耗，是指在最糟糕、最坏情况下的功耗，散热解决方案的设计必须满足这种热设计功耗，此参数由SOC芯片设计厂家提供给系统集成厂商。
OSI：国际标准化组织(ISO)制定的通信系统间互联的标准体系，一般称为OSI参考模型或者七层模型。
MAC：Media Access Control，媒体访问控制层，对应OSI模型的数据链路层。
PCS：Physical Coding Sublayer，物理编码子层，属于OSI模型的物理层，位于物理层最上层。
PHY：物理介质层，属于OSI模型的物理层，位于物理层最底层。
TX：transmitter，数据发送。
RX：receiver，数据接收。
如图2所示，其为本申请一实施例的互联总线的硬件结构示意图，以SOC系统为例，假设SOC系统包括两个芯片单元Die0和Die1，每个芯片单元中均包括：通过互联总线相互连接的MAC层、PCS层和PHY层，其中，MAC层和PCS层可以与MCU(Microcontroller Unit，微控制单元)进行信息交互，还包括DDR(Double Data Rate，双倍速率)同步动态随机存储器、PCIE(Peripheral Component Interconnect Express，是一种高速串行计算机扩展总线标准)总线接口和CPU(central processing unit，中央处理器)。两个芯片单元Die0和Die1的PHY层通过总线互联。
于一实施例中，互联总线的PHY是由数个PHY拼搭而成，这数个PHY之间相互独立，彼此之间没有任何影响。
于一实施例中，PCS层硬件统一管理数个拼搭PHY，即数个PHY公用一个PCS层。
在上述硬件结构中，为了降低SOC系统的功耗，可以基于互联总线上每个组件的具体带宽资源需求进行链路宽度动态调整。
请参看图3，其为本申请一实施例的链路宽度调节方法，该方法可由图1所示的电子设备1来执行，并可以应用于如图2所示的针对SOC系统的链路宽度调节场景中，以动态调整总线的链路宽度。该方法包括如下步骤：
步骤301：获取总线的带宽信息和总线上当前互联的各个组件的带宽需求。
在本步骤中，总线可以是SOC系统的互联总线，也可以是其他类型的总线。以图2所示的场景为例，各个组件可以是通过互联总线链接的die，可以通过周期性读取互联总线MAC层硬件的一些寄存器，来获取互联总线的带宽信息，并汇总各个互联die的带宽需求。
步骤302：判断各个组件的带宽需求是否都与带宽信息相同，若是结束，否则进入步骤303。
步骤303：判断各个组件的带宽需求是否均小于带宽信息。若是进入步骤304，否则进入步骤305。
在本步骤中，判断是否需要请求改变当前互联总线的带宽，当所有互联die对互联总线的带宽需求都比当前互联总线的带宽信息要低时，进入步骤304，否则进入步骤305。
步骤304：生成携带减小带宽信息的调节请求。进入步骤306。
在本步骤中，当所有互联die对互联总线的需求都比当前互联总线的带宽要低时，说明当前带宽信息并未被全部利用，存在资源浪费的情况，为了节约带宽资源，降低功耗，可以降低互联总线的当前宽度信息，此时生成携带减小带宽信息的调节请求。然后进入步骤306。
步骤305：生成携带增大带宽信息的调节请求。进入步骤306。
在本步骤中，若各个组件中存在带宽需求大于带宽信息的目标组件，比如当有一个die的带宽需求比互联总线当前带宽信息要高，说明当前的带宽信息不够用，为了保证各个组件的正常工作，需要增加互联总线的宽度信息，则生成携带增大带宽信息的调节请求。然后进入步骤306。
步骤306：清空物理编码子层和物理介质层内在数据发送端口方向的队列数据。
在本步骤中，当需要改变互联总线宽度信息时，直接配置位于互联总线PCS层硬件的寄存器，通知PCS层硬件为改变互联总线宽度做好准备，可以清空所有PCS层硬件和PHY层内数据发送端口TX方向所有队列内的数据。数据接收端口RX方向可以不受影响。
于一实施例中，可以阻挡住MAC层硬件的发送请求，比如可以不对MAC层硬件的发送请求做回应。避免MAC层参与链路宽度调节，节省功耗。
步骤307：指示所属物理编码子层进行链路初始化，并阻挡物理介质层的链路初始化。
在本步骤中，PCS层硬件完成所有准备工作后，会通过寄存器返回通知信息，此时可以开始调整互联总线宽度。可以通过设置PCS层硬件的link状态进入Recovery，指示所属PCS层进行链路初始化，然后由PCS层硬件通知对应PHY层，阻挡PHY层的链路初始化。
步骤308：根据调节请求，指示物理编码子层切换数据通道，完成链路宽度调整。
在本步骤中，基于调解请求，指示PCS层硬件完成数据通路的切换，进而完成本次链路宽度调整。
上述链路宽度调节方法，当监测到需要调整互联总线宽度时，直接与互联总线PCS层硬件进行交互，MAC层硬件完全不用参与，再由PCS层硬件控制底层PHY，将不用的链接对应的PHY置于低功耗状态，达到节省功耗的目的。实现了动态功耗管理，切换速度快，如果与CPU AVFS技术结合使用，可以在满足TDP的前提下有效提高CPU性能，并且不影响SOC其他部件，对数据传输以及SOC性能影响小。
请参看图4，其为本申请一实施例的链路宽度调节方法，该方法可由图1所示的电子设备1来执行，并可以应用于如图2所示的针对SOC系统的链路宽度调节场景中，以动态调整总线的链路宽度。该方法包括如下步骤：
步骤401：获取总线的带宽信息和总线上当前互联的各个组件的带宽需求。详细参见上述实施例中对步骤301的描述。
步骤402：判断各个组件的带宽需求是否都与带宽信息相同，若是结束，否则进入步骤403。
步骤403：判断各个组件的带宽需求是否均小于带宽信息。若是进入步骤404，否则进入步骤405。详细参见上述实施例中对步骤303的描述。
步骤404：若各个组件的带宽需求均小于带宽信息，生成携带减小带宽信息的调节请求。进入步骤406。详细参见上述实施例中对步骤304的描述。
步骤405：若各个组件中存在带宽需求大于带宽信息的目标组件，生成携带增大带宽信息的调节请求。进入步骤406。详细参见上述实施例中对步骤305的描述。
步骤406：关闭物理编码子层内在数据发送端口方向的数据接收，并将数据发送端口方向的已有队列数据执行完毕。
在本步骤中，当需要改变互联总线宽度信息时，可以直接配置位于互联总线PCS层硬件的寄存器，通知PCS层硬件为改变互联总线宽度做好准备。由于PCS层和PHY层内在数据发送端口TX方向可能已经存在数据队列，为了避免带宽调节使得这些数据队列的执行出错，可以关闭PCS层内在数据发送端口TX方向的数据接收，并由PHY将数据发送端口TX方向的已有队列数据执行完毕，进而实现清空所有PCS层硬件和PHY层内数据发送端口TX方向所有队列内的数据，数据接收端口RX方向可以不受影响。
步骤407：指示所属物理编码子层进行链路初始化，并关闭物理介质层内的时钟。
在本步骤中，PCS层硬件完成所有准备工作后，会通过寄存器返回通知信息，此时可以开始调整互联总线宽度。可以通过设置PCS层硬件的link状态进入Recovery，指示所属PCS层进行链路初始化，然后由PCS层硬件通知对应PHY进入PQ1状态，PQ1状态是PHY层的一个低功耗模式，内部PLL(PhaseLockedLoop，锁相环)时钟被停掉，PHY层不需要重新训练，PHY内部仍然保存上电时训练的结果。
步骤408：基于调节请求中要求的总线带宽信息变化，对物理编码子层数据通道的组包和拆包进行调整。
在本步骤中，调解请求中可以包括：减小带宽信息或者增大带宽信息。无论是增大带宽还是减小带宽，由于总线宽度的变化，上层数据的组包和拆包需要进行变化，如图5A所示，带宽信息在16lane与8lane之间变化时，PCS层数据通路的也会变化。因此，PCS层硬件对数据通道的组包和拆包进行调整，来完成数据通路的切换。
步骤409：基于调整后的数据通道，恢复物理编码子层的数据传输。
在本步骤中，数据通道调整后，为了使SOC系统正常工作，需要恢复物理编码子层的数据传输。
于一实施例中，调解请求中包括：减小带宽信息时，如图5B所示：
PCS层的状态变化为：LS0——FCInit——Recovery——FCInit——LS0。
被置于不用状态PHY层的状态变化为：PA——PA——PQ1——PQ1——PQ1。
于一实施例中，调解请求中包括：增大带宽信息时，如图5C所示：
PCS层的状态变化为：LS0——FCInit——Recovery——FCInit——LS0。
被重新启用的PHY层的状态变化为：PQ1——PQ1——PQ1——PA——PA。
其中，各个状态符号定义如下：
LS0：PCS层link的一个状态，当link处于LS0状态时，表示数据channel的初始化完成，link处于正常传输数据模式。
PA：PHY的正常工作模式。
PQ1：PHY的一个低功耗模式，内部PLL被停掉，不需要重新训练，PHY内部仍然保存训练的结果。
Recovery：PCS层link的一个状态，当link处于Recovery状态时，TX和RX都只发送接收训练序列，不能进行正常数据传输。
FCInit：PCS层link的一个状态，当link处于FCInit状态时，link进行数据channel的初始化。
上述方法中，可以对比应用层面的时间需求和实际所需时间来确保不会造成通道切换过程中die间传输请求出现应用层面的超时，并且确保互联die之间对带宽需求的一致。
上述方法能快速完成互联总线的动态链路宽度调整，在不影响SOC性能的前提下降低SOC功耗，对其他数据通路没有影响。配合CPU AVFS技术，可以在满足TDP(ThermalDesign Power，热设计功耗)约束内，提高CPU性能，从而提高系统性能。
请参看图6，其为本申请一实施例的链路宽度调节装置600，该装置可应用于图1所示的电子设备1，并可以应用于如图2所示的针对SOC系统的链路宽度调节场景中，以动态调整总线的链路宽度。该装置包括：获取模块601、判断模块602、生成模块603、清空模块604、指示模块605和调节模块606，各个模块的原理关系如下：
获取模块601，用于获取总线的带宽信息和总线上当前互联的各个组件的带宽需求。详细参见上述实施例中对步骤301的描述。
判断模块602，用于判断各个组件的带宽需求是否都与带宽信息相同。详细参见上述实施例中对步骤302的描述。
生成模块603，用于若所述各个组件的带宽需求不是都与带宽信息相同，生成带宽调节请求。详细参见上述实施例中对步骤303至步骤305的描述。
清空模块604，用于清空物理编码子层和物理介质层内在数据发送端口方向的队列数据。详细参见上述实施例中对步骤306的描述。
指示模块605，用于指示所属物理编码子层进行链路初始化，并阻挡物理介质层的链路初始化。详细参见上述实施例中对步骤307的描述。
调节模块606，用于根据调节请求，指示物理编码子层切换数据通道，完成链路宽度调整。详细参见上述实施例中对步骤308的描述。
于一实施例中，清空模块604用于：关闭物理编码子层内在数据发送端口方向的数据接收，并将数据发送端口方向的已有队列数据执行完毕。详细参见上述实施例中对步骤406的描述。
于一实施例中，生成模块603还用于：在清空物理编码子层和物理介质层内在数据发送端口方向的队列数据之前，若各个组件中存在带宽需求大于带宽信息的目标组件，生成携带增大带宽信息的调节请求。详细参见上述实施例中对步骤305的描述。
于一实施例中，指示模块605用于：关闭物理介质层内的时钟。详细参见上述实施例中对步骤407的描述。
于一实施例中，调节模块606用于：基于调节请求中要求的总线带宽信息变化，对物理编码子层数据通道的组包和拆包进行调整。基于调整后的数据通道，恢复物理编码子层的数据传输。详细参见上述实施例中对步骤408至步骤409的描述。
上述链路宽度调节装置600的详细描述，请参见上述实施例中相关方法步骤的描述。
本发明实施例还提供了一种非暂态电子设备可读存储介质，包括：程序，当其在电子设备上运行时，使得电子设备可执行上述实施例中方法的全部或部分流程。其中，存储介质可为磁盘、光盘、只读存储记忆体(Read-Only Memory，ROM)、随机存储记忆体(RandomAccess Memory，RAM)、快闪存储器(Flash Memory)、硬盘(Hard Disk Drive，缩写：HDD)或固态硬盘(Solid-State Drive，SSD)等。存储介质还可以包括上述种类的存储器的组合。
虽然结合附图描述了本发明的实施例，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下作出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims (10)

1.一种链路宽度调节方法，其特征在于，包括：
获取总线的带宽信息和所述总线上当前互联的各个组件的带宽需求；
判断所述各个组件的所述带宽需求是否都与所述带宽信息相同；
若所述各个组件的所述带宽需求不是都与所述带宽信息相同，生成带宽调节请求；
清空物理编码子层和物理介质层内在数据发送端口方向的队列数据；
指示所述物理编码子层进行链路初始化，并阻挡所述物理介质层的链路初始化；
根据所述调节请求，指示所述物理编码子层切换数据通道，完成链路宽度调整。
2.根据权利要求1所述的方法，其特征在于，所述清空所述物理编码子层和所述物理介质层内在数据发送端口方向的队列数据，包括：
关闭所述物理编码子层内在所述数据发送端口方向的数据接收，并将所述数据发送端口方向的已有队列数据执行完毕。
3.根据权利要求1所述的方法，其特征在于，所述阻挡物理介质层的链路初始化，包括：
关闭所述物理介质层内的时钟。
4.根据权利要求1所述的方法，其特征在于，所述根据所述调节请求，指示所述物理编码子层切换数据通道，完成链路宽度调整，包括：
基于所述调节请求中要求的所述总线带宽信息变化，对所述物理编码子层数据通道的组包和拆包进行调整；
基于调整后的数据通道，恢复所述物理编码子层的数据传输。
5.根据权利要求1所述的方法，其特征在于，若所述各个组件的所述带宽需求不是都与所述带宽信息相同，生成带宽调节请求，包括：
若所述各个组件中存在所述带宽需求大于所述带宽信息的目标组件，生成携带增大带宽信息的所述调节请求。
6.根据权利要求1所述的方法，其特征在于，若所述各个组件的所述带宽需求不是都与所述带宽信息相同，生成带宽调节请求，包括：
若所述各个组件的所述带宽需求均小于所述带宽信息，生成携带减小带宽信息的所述调节请求。
7.一种链路宽度调节装置，其特征在于，包括：
获取模块，用于获取总线的带宽信息和所述总线上当前互联的各个组件的带宽需求；
判断模块，用于判断所述各个组件的所述带宽需求是否都与所述带宽信息相同；
生成模块，用于若所述各个组件的所述带宽需求不是都与所述带宽信息相同，生成带宽调节请求；
清空模块，用于清空物理编码子层和物理介质层内在数据发送端口方向的队列数据；
指示模块，用于指示所述物理编码子层进行链路初始化，并阻挡所述物理介质层的链路初始化；
调节模块，用于根据所述调节请求，指示所述物理编码子层切换数据通道，完成链路宽度调整。
8.根据权利要求7所述的装置，其特征在于，所述清空模块用于：
关闭所述物理编码子层内在所述数据发送端口方向的数据接收，并将所述数据发送端口方向的已有队列数据执行完毕。
9.一种电子设备，其特征在于，包括：
存储器，用以存储计算机程序；
处理器，用以执行如权利要求1至6中任一项所述的方法，以动态调整总线的链路宽度。
10.一种非暂态电子设备可读存储介质，其特征在于，包括：程序，当其藉由电子设备运行时，使得所述电子设备执行权利要求1至6中任一项所述的方法。
CN202011361069.9A 2020-11-27 2020-11-27 链路宽度调节方法、装置、设备和存储介质 Active CN112433596B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011361069.9A CN112433596B (zh) 2020-11-27 2020-11-27 链路宽度调节方法、装置、设备和存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011361069.9A CN112433596B (zh) 2020-11-27 2020-11-27 链路宽度调节方法、装置、设备和存储介质

Publications (2)

Publication Number Publication Date
CN112433596A CN112433596A (zh) 2021-03-02
CN112433596B true CN112433596B (zh) 2023-02-17

Family

ID=74698751

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011361069.9A Active CN112433596B (zh) 2020-11-27 2020-11-27 链路宽度调节方法、装置、设备和存储介质

Country Status (1)

Country Link
CN (1) CN112433596B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114090494B (zh) * 2021-11-29 2024-04-05 海光信息技术股份有限公司 数据传输方法、装置、设备和存储介质
CN114676085B (zh) * 2022-03-25 2023-07-14 苏州浪潮智能科技有限公司 一种ccix总线控制方法、装置、介质
CN116414212B (zh) * 2023-04-13 2024-02-13 海光信息技术股份有限公司 芯粒以及芯粒的控制方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003056775A1 (fr) * 2001-12-30 2003-07-10 Legend (Beijing) Limited. Moyen et procede de commande permettant d'adapter differents supports de liaison de transmission de reseau a une couche physique
CN1946086A (zh) * 2006-10-27 2007-04-11 杭州华为三康技术有限公司 一种支持非标准速率的传输方法及传输设备
CN103875205A (zh) * 2013-09-13 2014-06-18 华为技术有限公司 传输数据的方法和装置
CN110875796A (zh) * 2018-08-30 2020-03-10 华为技术有限公司 物理层端口通道化的方法和装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8572300B2 (en) * 2011-10-26 2013-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Physical coding sublayer (PCS) architecture for synchronizing data between different reference clocks

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003056775A1 (fr) * 2001-12-30 2003-07-10 Legend (Beijing) Limited. Moyen et procede de commande permettant d'adapter differents supports de liaison de transmission de reseau a une couche physique
CN1946086A (zh) * 2006-10-27 2007-04-11 杭州华为三康技术有限公司 一种支持非标准速率的传输方法及传输设备
CN103875205A (zh) * 2013-09-13 2014-06-18 华为技术有限公司 传输数据的方法和装置
CN106453028A (zh) * 2013-09-13 2017-02-22 华为技术有限公司 传输数据的方法和装置
CN110875796A (zh) * 2018-08-30 2020-03-10 华为技术有限公司 物理层端口通道化的方法和装置

Also Published As

Publication number Publication date
CN112433596A (zh) 2021-03-02

Similar Documents

Publication Publication Date Title
CN112433596B (zh) 链路宽度调节方法、装置、设备和存储介质
US9390046B2 (en) Controlling a physical link of a first protocol using an extended capability structure of a second protocol
US8208467B2 (en) Method and apparatus for modulating the width of a high-speed link
US9031064B2 (en) Providing a load/store communication protocol with a low power physical unit
JP5981020B2 (ja) 効率的な消費電力管理のための動的インタラプト再コンフィグレーション
US7647517B2 (en) PCI express system and method of transitioning link state including adjusting threshold idle time according to a requirement of data transmission
US9158359B2 (en) Adaptive voltage scaling using a serial interface
US20150370753A1 (en) Architected Protocol For Changing Link Operating Mode
US20200210304A1 (en) Server power consumption management method and device
EP3190478A1 (en) Method, apparatus and system to transition system power state of a computer platform
EP2619907B1 (en) Incorporating an independent logic block in a system-on-a-chip
US20210041929A1 (en) Dynamic network controller power management
US20200008144A1 (en) Link speed control systems for power optimization
US10162402B2 (en) Serial communication method
KR20120040819A (ko) 디지털 시스템에서 동적 클럭 제어 장치 및 방법
US20090187683A1 (en) Adaptive link width control
CN116490839A (zh) 用于执行多gpu系统的分布式电源管理的机制
CN116225200A (zh) 芯片及其功耗管理方法、电子装置
CN108933687B (zh) 一种功耗控制方法及装置
CN116644011B (zh) 一种i2c设备的快速识别方法、装置、设备及存储介质
CN116991221A (zh) 功耗调整方法及装置
US8661171B1 (en) Host-slave interface for wireless communication circuit
US20210117347A1 (en) Technologies for dynamic input/output scaling
WO2023087901A1 (zh) 上电操作执行方法、装置、芯片、电子设备和计算机程序产品
CN111684391B (zh) 全系统低功率管理

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Industrial incubation-3-8, North 2-204, No. 18, Haitai West Road, Huayuan Industrial Zone, Binhai New Area, Tianjin 300450

Applicant after: Haiguang Information Technology Co.,Ltd.

Address before: 100082 industrial incubation-3-8, North 2-204, 18 Haitai West Road, Huayuan Industrial Zone, Haidian District, Beijing

Applicant before: Haiguang Information Technology Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant