CN111584515B - 阵列基板及其制备方法 - Google Patents

阵列基板及其制备方法 Download PDF

Info

Publication number
CN111584515B
CN111584515B CN202010408093.7A CN202010408093A CN111584515B CN 111584515 B CN111584515 B CN 111584515B CN 202010408093 A CN202010408093 A CN 202010408093A CN 111584515 B CN111584515 B CN 111584515B
Authority
CN
China
Prior art keywords
layer
light shielding
aluminum
copper alloy
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010408093.7A
Other languages
English (en)
Other versions
CN111584515A (zh
Inventor
丁錾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202010408093.7A priority Critical patent/CN111584515B/zh
Publication of CN111584515A publication Critical patent/CN111584515A/zh
Application granted granted Critical
Publication of CN111584515B publication Critical patent/CN111584515B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请提供一种阵列基板及其制备方法，该阵列基板包括依次设置的基底、遮光结构层、缓冲层、有源层、介电绝缘层和源漏极金属层。遮光结构层设置在基底上。遮光结构层包括依次设置的第一遮光层和第二遮光层。第一遮光层的材料为第一金属氧化物。第二遮光层的材料为第一铜合金。其中，第一金属氧化物至少包括氧化铝。第一铜合金至少包括铜和铝。本申请解决了遮光层在基底上的附着力较差的技术问题。

Description

阵列基板及其制备方法
技术领域
本申请涉及显示技术领域，具体涉及一种阵列基板及其制备方法。
背景技术
目前电视机等大型显示器正在往大型化、高画质和高功能化方向发展，显示器内部的金属配线也相应趋向于低面阻化。因此，以铜代替铝作为金属配线的制程技术已经成为未来的技术发展趋势。
通常情况下，阵列基板中的一些膜层如遮光层以铜为金属材料制备而得，由于铜在一些基底如玻璃基板或氧化硅基体上的附着力较差，进而大大降低了遮光层在基底上的附着力，致使遮光层易从基底上脱落，严重影响了遮光层的性能。
发明内容
本申请提供一种阵列基板及其制备方法，以解决遮光层在基底上的附着力较差的技术问题。
本申请提供一种阵列基板，其包括：
基底；
遮光结构层，所述遮光结构层设置在所述基底上，所述遮光结构层包括依次设置的第一遮光层和第二遮光层，所述第一遮光层的材料为第一金属氧化物，所述第二遮光层的材料为第一铜合金；
缓冲层，所述缓冲层设置在所述遮光结构层上；
有源层，所述有源层设置在所述缓冲层上；
介电绝缘层，所述介电绝缘层设置在所述有源层上；以及
源漏极金属层，所述源漏极金属层设置在所述介电绝缘层上；
其中，所述第一金属氧化物至少包括氧化铝，所述第一铜合金至少包括铜和铝。
在本申请所述的阵列基板中，所述第一铜合金还包括镁，所述第一金属氧化物还包括氧化镁。
在本申请所述的阵列基板中，所述阵列基板还包括依次设置的栅极绝缘层和栅极结构层，所述栅极绝缘层设置在所述有源层上，所述介电绝缘层设置在所述栅极结构层上；
所述栅极结构层包括依次设置的第一层和第二层，所述第一层的材料为第二金属氧化物，所述第二层的材料为第二铜合金；
其中，所述第二金属氧化物至少包括氧化铝，所述第二铜合金至少包括铜和铝。
在本申请所述的阵列基板中，所述第二铜合金还包括镁，所述第二金属氧化物还包括氧化镁。
在本申请所述的阵列基板中，所述第一遮光层的厚度介于50埃-500埃之间，所述第二遮光层的厚度介于2000埃-10000埃之间。
在本申请所述的阵列基板中，所述第一层的厚度介于50埃-500埃之间，所述第二层的厚度介于2000埃-10000埃之间。
本申请还提供一种阵列基板的制备方法，其包括以下步骤：
提供一基底和一铜合金靶材，所述基底和所述铜合金靶材置于一腔体内，所述铜合金靶材至少包括铜和铝；
向所述腔体内通入氧气；
所述铜合金靶材中的铝粒子脱落，所述铝粒子和所述氧气反应生成氧化铝，所述氧化铝沉积在所述基底上以形成第一遮光层；
停止通入所述氧气，所述铜合金靶材中的铜粒子和铝粒子脱落，所述铜粒子和所述铝粒子沉积在所述第一遮光层上以形成第二遮光层，所述第一遮光层和所述第二遮光层形成遮光结构层；
在所述遮光结构层上依次形成缓冲层、有源层、介电绝缘层和源漏极金属层。
在本申请所述的阵列基板的制备方法中，所述铜合金靶材还包括镁，在所述形成第一遮光层的步骤中，还包括：
所述铜合金靶材中的镁粒子脱落，所述镁粒子和所述氧气反应生成氧化镁，所述氧化镁和所述氧化铝共同沉积在所述基底上以形成所述第一遮光层。
在本申请所述的阵列基板的制备方法中，在所述遮光结构层上形成所述有源层的步骤之后，还包括：
在所述有源层上形成栅极绝缘层；
向所述腔体内通入氧气；
所述铜合金靶材中的铝粒子脱落，所述铝粒子和所述氧气反应生成氧化铝，所述氧化铝沉积在所述栅极绝缘层上以形成第一层；
停止通入所述氧气，所述铜合金靶材中的铜粒子和铝粒子脱落，所述铜粒子和所述铝粒子沉积在所述第一层上以形成第二层，所述第一层和所述第二层形成栅极结构层。
在本申请所述的阵列基板的制备方法中，所述铜合金靶材还包括镁，在所述形成第一层的步骤中，还包括：
所述铜合金靶材中的镁粒子脱落，所述镁粒子和所述氧气反应生成氧化镁，所述氧化镁和所述氧化铝共同沉积在所述栅极绝缘层上以形成所述第一层。
相较于现有技术中的阵列基板，本申请的阵列基板通过将遮光结构层中的第一遮光层的材料设置为金属氧化物，该金属氧化物至少包括氧化铝，第二遮光层的材料设置为铜合金，该铜合金至少包括铜和铝，由于金属氧化物中的氧化铝在基底上具有较好的附着力，从而大大增强了遮光结构层在基底上的附着力。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的阵列基板的结构示意图；
图2是本申请实施例提供的阵列基板的制备方法的流程示意图；
图3A-3I是本申请实施例提供的阵列基板的制备方法中步骤S201至步骤S206依次得到的结构示意图；
图4是本申请实施例提供的阵列基板的制备方法中步骤S205的部分流程示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
需要说明的是，本申请中的阵列基板可以适用于有机发光二极管显示面板或液晶显示面板，本申请以下实施例仅以阵列基板适用于有机发光二极管显示面板为例进行说明，但并不限于此。
请参阅图1，图1为本申请实施例提供的阵列基板的结构示意图。本申请实施例提供的阵列基板100包括基底10、遮光结构层11、缓冲层12、有源层13、栅极绝缘层14、栅极结构层15、介电绝缘层16和源漏极金属层17。遮光结构层11设置在基底10上。遮光结构层11包括依次设置的第一遮光层111和第二遮光层112。第一遮光层111的材料为第一金属氧化物。第二遮光层112的材料为第一铜合金。缓冲层12设置在遮光结构层11上。有源层13设置在缓冲层12上。栅极绝缘层14设置在有源层13上。栅极结构层15设置在栅极绝缘层14上。介电绝缘层16设置在栅极结构层15上。源漏极金属层17设置在介电绝缘层16上。其中，第一金属氧化物至少包括氧化铝。第一铜合金至少包括铜和铝。
由此，本申请实施例提供的阵列基板100中的遮光结构层11包括第一遮光层111和第二遮光层112，第一遮光层111的材料为第一金属氧化物，该第一金属氧化物至少包括氧化铝，第二遮光层112的材料为第一铜合金，该第一铜合金至少包括铜和铝。由于第一金属氧化物中的氧化铝具有良好的致密性，因而在基底10上具有较好的附着力，从而大大增强了遮光结构层11在基底10上的附着力。
具体的，基底10可以是基板，如玻璃基板、塑料基板或可挠式基板，也可以是由无机膜层形成的基体，该无机膜层的材料可以为氧化硅等无机材料。
进一步的，由于氧化铝与基底10之间具有良好的接触界面，本实施例通过将第一遮光层11的材料设置为第一金属氧化物，还可以防止外界环境中的氢通过玻璃基板或者氧化硅基体进入到薄膜晶体管中，从而有利于提高薄膜晶体管器件的性能。
在本申请实施例中，第一铜合金还包括镁。第一金属氧化物还包括氧化镁。第一金属氧化物由第一铜合金中的金属与氧气反应制备得到。具体的，由于第一铜合金包括铜、镁和铝，且镁和铝的金属活性大于铜的金属活性，因而可以通过控制氧气的用量来得到氧化镁和氧化铝的混合产物，进而形成第一遮光层111。在工艺过程中，上述设置只需使用一种铜合金靶材，即可完成遮光结构层111的制备，进而大大降低了工艺成本。
可以理解的是，当第一铜合金包括铜、铝和镁三种金属材料时，由于铜镁铝合金通常由镁铝合金和纯铜炼制而得，因此，相较于通过纯铝和纯铜炼制而成的铜铝合金，上述设置有利于降低工艺成本。另外，由于本实施例中的第一金属氧化物采用第一铜合金与氧气制备而得，进而当第一金属氧化物包括氧化镁时，由于氧化镁在基底10上也具有较好的附着力，因此，本实施例在降低工艺成本的同时，并不会影响遮光结构层11在基底10上的附着效果。
在一些实施例中，第一金属氧化物也可以通过金属单质或者另一种铜合金材料制备得到，在此不再赘述。
进一步的，在本申请实施例中，第一遮光层111的厚度介于50埃-500埃之间。在该厚度范围内，第一遮光层111在基底10上具有良好的附着效果。
具体的，第一遮光层111的厚度可以为50埃、100埃、200埃、300埃或500埃等，第一遮光层111的具体厚度可以根据实际工艺条件及产品需求进行设定，本申请对此不作限定。
第二遮光层112的厚度介于2000埃-10000埃之间。由于第二遮光层112需要保持足够的厚度来遮蔽外界光线，以避免外界光线进入到有源层13而影响到薄膜晶体管的性能，因此，上述厚度设置在增强遮光结构层11在基底10上的附着力的同时，还能够提高遮光结构层11的遮光效果，从而提高了薄膜晶体管器件的性能。
具体的，第二遮光层112的厚度可以为2000埃、3000埃、5000埃、8000埃或10000埃等，第二遮光层112的具体厚度可以根据实际工艺条件及产品需求进行设定，本申请对此不作限定。
在本申请实施例中，源漏极金属层17包括源极17a和漏极17b。介电绝缘层16上设置有一过孔(图中未标识)。过孔自介电绝缘层16贯穿至缓冲层12。遮光结构层11通过过孔与漏极17b电性连接。
进一步的，在本申请实施例中，栅极结构层15包括依次设置的第一层151和第二层152。第一层151的材料为第二金属氧化物。第二层152的材料为第二铜合金。其中，第二金属氧化物至少包括氧化铝。第二铜合金至少包括铜和铝。
上述设置通过将第一层151的材料设置为第二金属氧化物，第二金属氧化物至少包括氧化铝，由于氧化铝与栅极绝缘层14之间具有良好的接触界面，进而可以防止第二层152中的铜离子扩散至有源层13，从而提高了薄膜晶体管器件的稳定性。
进一步的，第二铜合金还包括镁。第二金属氧化物还包括氧化镁。第二金属氧化物由第二铜合金中的金属与氧气反应制备得到。具体的，由于第二铜合金包括铜、镁和铝，且镁和铝的金属活性大于铜的金属活性，因而可以通过控制氧气的用量来得到氧化镁和氧化铝的混合产物，进而形成第一层151。在工艺过程中，上述设置只需使用一种铜合金靶材，即可完成栅极结构层15的制备，进而大大降低了工艺成本。
可以理解的是，当第二铜合金包括铜、铝和镁三种金属材料时，由于铜镁铝合金通常由镁铝合金和纯铜炼制而得，因此，相较于通过纯铝和纯铜炼制而成的铜铝合金，上述设置有利于降低工艺成本。另外，由于本实施例中的第二金属氧化物采用第二铜合金与氧气制备而得，进而当第二金属氧化物包括氧化镁时，由于氧化镁与栅极绝缘层14之间也具有良好的接触界面，因此，本实施例在降低工艺成本的同时，仍然可以防止第二层152中的铜离子向有源层13的扩散。
在本申请实施例中，第一铜合金和第二铜合金为同一种铜合金靶材，由此，本实施例通过使用一种铜合金靶材来分别形成遮光结构层11和栅极结构层15，进而大大降低了工艺成本。
在一些实施例中，第一铜合金和第二铜合金也可以为不同铜合金的靶材，如可以根据铜合金中的铜原子含量来选择靶材种类，在此不再赘述。
进一步的，在本申请实施例中，第一层151的厚度介于50埃-500埃之间。在该厚度范围内，第一层151能够进一步防止铜离子向有源层13的扩散。
具体的，第一层151的厚度可以为50埃、100埃、200埃、300埃或500埃等，第一层151的具体厚度可以根据实际工艺条件及产品需求进行设定，本申请对此不作限定。
第二层152的厚度介于2000埃-10000埃之间。由于铜的导电性优于镁和铝，且第二铜合金中铜的原子含量百分比介于80-95％之间，因此，在上述厚度范围内，本实施例在防止铜离子发生扩散的同时，还能够提高栅极结构层15的导电性，从而有利于提高薄膜晶体管器件的性能。
具体的，第二层152的厚度可以为2000埃、3000埃、5000埃、8000埃或10000埃等，第二层152的具体厚度可以根据实际工艺条件及产品需求进行设定，本申请对此不作限定。
在本申请实施例中，阵列基板100还包括依次设置的钝化层18、平坦层19、像素电极层20和像素定义层21。钝化层18设置在源漏极金属层17上。
本申请实施例提供的阵列基板100中的遮光结构层11包括第一遮光层111和第二遮光层112，第一遮光层111的材料为第一金属氧化物，该第一金属氧化物包括氧化铝和氧化镁，第二遮光层112的材料为第一铜合金，该第一铜合金包括铜、铝和镁。由于第一金属氧化物中的氧化铝和氧化镁在基底10上具有较好的附着力，进而在保证遮光结构层11遮光功能的同时，上述设置增强了遮光结构层11在基底10上的附着力，从而提升了遮光结构层11的性能。
另外，本实施例提供的阵列基板100中的栅极结构层15包括第一层151和第二层152，第一层151的材料为第二金属氧化物，该第二金属氧化物包括氧化铝和氧化镁，第二层152的材料为第二铜合金，该第二铜合金包括铜、铝和镁，由于第二铜合金中的铜具有优良的导电性，且氧化铝和氧化镁均与栅极绝缘层14之间具有良好的接触界面，进而在保证栅极结构层15导电性能的同时，有效防止了第二层152中铜离子向有源层13的扩散，从而提高了薄膜晶体管器件的稳定性。此外，本实施例通过使用一种铜合金靶材来分别形成遮光结构层11和栅极结构层15，还可以达到简化工艺制程和节省工艺成本的目的。
请参阅图2和图3A-3I，图2为本申请实施例提供的阵列基板的制备方法的流程示意图，图3A-3I为本申请实施例提供的阵列基板的制备方法中步骤S201至步骤S206依次得到的结构示意图。
本申请实施例提供一种阵列基板的制备方法，其包括以下步骤：
步骤S201：提供一基底和一铜合金靶材，所述基底和所述铜合金靶材置于一腔体内，所述铜合金靶材至少包括铜和铝；
步骤S202：向所述腔体内通入氧气；
步骤S203：所述铜合金靶材中的铝粒子脱落，所述铝粒子和所述氧气反应生成氧化铝，所述氧化铝沉积在所述基底上以形成第一遮光层；
步骤S204：停止通入所述氧气，所述铜合金靶材中的铜粒子和铝粒子脱落，所述铜粒子和所述铝粒子沉积在所述第一遮光层上以形成第二遮光层，所述第一遮光层和所述第二遮光层形成遮光结构层；
步骤S205：在所述遮光结构层上依次形成缓冲层、有源层、介电绝缘层和源漏极金属层；
步骤S206：在所述源漏极金属层上依次形成钝化层、平坦层、像素电极层和像素定义层。
由此，本申请实施例提供的阵列基板的制备方法通过在形成第一遮光层的过程中向腔体内通入氧气，使得铜合金靶材中的铝粒子和氧气反应生成的氧化铝沉积在基底上，进而形成第一遮光层；停止通入氧气后，铜合金靶材中的铜粒子和铝粒子沉积在第一遮光层上以形成第二遮光层，从而得到遮光结构层。由于氧化铝具有良好的致密性，因而在基底上具有较好的附着力，从而大大增强了遮光结构层在基底上的附着力。
下面对本申请实施例的阵列基板200的制备方法进行详细的阐述。
步骤S201：提供一基底20和一铜合金靶材20a。基底20和铜合金靶材20a置于一腔体200a内。铜合金靶材20a至少包括铜和铝。
请参阅图3A。具体的，基底20可以是基板，如玻璃基板、塑料基板或可挠式基板，也可以是由无机膜层形成的基体，该无机膜层的材料可以为氧化硅等无机材料。
进一步的，在本申请实施例中，铜合金靶材20a还包括镁。由于铜、镁和铝组成的合金靶材价格较低，该设置可以达到节约工艺成本的目的。
需要说明的是，本申请中铜合金靶材20a在腔体200a中的位置可以根据实际情况进行设定，本实施例中铜合金靶材20a在腔体200a中的位置仅为示意，但不能理解为对本申请的限制。随后转入步骤S202。
步骤S202：向腔体200a内通入氧气。
具体的，在本申请实施例中，氧气的气体流速可以设置为20毫升/分钟。另外，氧气的具体流速也可以根据实际工艺条件进行设定，本申请对此不作限定。
随后转入步骤S203。
步骤S203：铜合金靶材20a中的铝粒子和镁粒子脱落，铝粒子和氧气反应生成氧化铝，镁粒子和氧气反应生成氧化镁，氧化铝和氧化镁共同沉积在基底20上以形成第一遮光层211。
请参阅图3B。其中，采用物理气相沉积法形成第一遮光层211。在本申请实施例中，采用磁控溅射法形成第一遮光层211。
具体的，采用电子束对腔体200a内的铜合金靶材20a进行轰击，然后铜、铝和镁三种粒子从铜合金靶材20a上脱落。接着，铝粒子和镁粒子分别与腔体200a内的氧气反应，并分别生成氧化铝和氧化镁，进而沉积到基底20上形成第一遮光层211。
可以理解的是，由于在上述氧化反应过程中，从铜合金靶材20a上脱落下来的少量铜粒子会与氧气反应生成氧化铜，进而会降低第一遮光层211在基底20上的附着力。因此，在工艺过程中，通过调整氧气含量、溅射温度及功率等条件，可以减少铜的氧化，且使得铝粒子和镁粒子分别与氧气充分反应生成相应的氧化物。
可选的，铜合金靶材20a中铜、铝和镁的原子含量百分比分别为80％～95％、5～20％和2～5％。在本申请实施例中，铜、铝和镁的原子含量百分比分别为80％、15％和5％。
由于氧化铝可以形成致密性的氧化物薄膜，且氧化铝在基底20上的附着力大于氧化镁在基底20上的附着力，因此，通过将铝和镁的原子含量百分比分别设置为15％和5％，在降低工艺成本的前提下，能够使第一遮光层211中氧化铝的含量高于氧化镁的含量，从而进一步增强第一遮光层211在基底20上的附着力。
进一步的，本实施例中的第一遮光层11还可以防止外界环境中的氢通过玻璃基板或者氧化硅基体进入到薄膜晶体管中，从而有利于提高薄膜晶体管器件的性能。
在本申请实施例中，第一遮光层211的厚度介于50埃-500埃之间。在该厚度范围内，第一遮光层211在基底20上具有良好的附着效果。
具体的，第一遮光层211的厚度可以为50埃、100埃、200埃、300埃或500埃等，第一遮光层211的具体厚度可以根据实际工艺条件及产品需求进行设定，本申请对此不作限定。随后转入步骤S204。
步骤S204：停止通入氧气，铜合金靶材20a中的铜粒子、铝粒子和镁粒子脱落，铜粒子、铝粒子和镁粒子沉积在第一遮光层211上以形成第二遮光层212，第一遮光层211和第二遮光层212形成遮光结构层21。
请参阅图3C和图3D。其中，第二遮光层212的厚度介于2000埃-10000埃之间。由于铜合金靶材20a中铜的原子含量百分数为80-95％，因此，第二遮光层212需要保持足够的厚度来遮蔽外界光线，以避免外界光线透过第二遮光层212而进入到薄膜晶体管中。因而，上述厚度范围能够提高遮光结构层21的遮光效果，从而有利于提高薄膜晶体管器件的性能。
具体的，第二遮光层212的厚度可以为2000埃、3000埃、5000埃、8000埃或10000埃等，第二遮光层212的具体厚度可以根据实际工艺条件及产品需求进行设定，本申请对此不作限定。
可以理解的是，在形成遮光结构层21之后，采用刻蚀工艺对遮光结构层21进行刻蚀，以形成图案化的遮光结构层21，如图3D所示。
具体的，采用湿法刻蚀工艺对第二遮光层212进行刻蚀，以形成图案化的第二遮光层212。接着，采用干法刻蚀工艺对第一遮光层211进行刻蚀，以形成图案化的第一遮光层211，进而得到图案化的遮光结构层21。其中，具体的湿法刻蚀及干法刻蚀方法均可以参照现有技术，在此不再赘述。随后转入步骤S205。
步骤S205：在遮光结构层21上依次形成缓冲层22、有源层23、介电绝缘层26和源漏极金属层27。
请参阅图3E至图3H。首先，在遮光结构层21上依次形成缓冲层22和有源层23。其中，缓冲层22的厚度为5000-10000埃。有源层23的厚度为400-1000埃。
随后，采用刻蚀工艺对有源层23进行刻蚀，以形成图案化的有源层23，如图3E所示。
在本申请实施例中，缓冲层22的材料可以为氧化硅或氮化硅等无机材料。有源层23的材料可以为氧化铟镓锌、非晶硅或低温多晶硅等。
接着，请参阅图3F-3G和图4。其中，图4为申请实施例提供的阵列基板的制备方法中步骤S205的部分流程示意图。
具体的，在形成图案化的有源层23之后，S205还包括以下步骤：
S2051：在有源层23上形成栅极绝缘层24；
S2052：向腔体200a内通入氧气；
S2053：铜合金靶材20a中的铝粒子和镁粒子脱落，铝粒子和氧气反应生成氧化铝，镁粒子和氧气反应生成氧化镁，氧化铝和氧化镁共同沉积在栅极绝缘层24上以形成第一层251；
S2054：停止通入氧气，铜合金靶材20a中的铜粒子、铝粒子和镁粒子脱落，铜粒子、铝粒子和镁粒子沉积在第一层251上以形成第二层252，第一层251和第二层252形成栅极结构层25。
在步骤S2051中，栅极绝缘层24的厚度为1000-3000埃。其中，栅极绝缘层24的材料可以为氧化硅或氮化硅等无机材料。
在步骤S2052中，具体的，在本申请实施例中，氧气的气体流速可以设置为20毫升/分钟。另外，氧气的具体流速也可以根据实际工艺条件进行设定，本申请对此不作限定。
在步骤S2053中，采用物理气相沉积法形成第一层251。具体的，在本申请实施例中，采用磁控溅射法形成第一层251。
具体的，采用电子束对腔体200a内的铜合金靶材20a进行轰击，然后铜、铝和镁三种粒子从铜合金靶材20a上脱落。接着，铝粒子和镁粒子分别与腔体200a内的氧气反应，并分别生成氧化铝和氧化镁，进而沉积到栅极绝缘层24上形成第一层251。由于第一层251中的氧化铝和氧化镁均与栅极绝缘层24之间具有良好的接触界面，进而可以防止其他膜层中的铜离子扩散至有源层23，从而提高了薄膜晶体管器件的稳定性。
可以理解的是，由于在上述氧化反应过程中，从铜合金靶材20a上脱落下来的少量铜粒子会与氧气反应生成氧化铜，进而会降低氧化铝和氧化镁对铜离子的阻挡效果。因此，在工艺过程中，通过调整氧气含量、溅射温度及功率等条件，可以减少铜的氧化，使得铝粒子和镁粒子分别与氧气充分反应生成相应的氧化物。
可选的，铜合金靶材20a中铜、铝和镁的原子含量百分比分别为80％～95％、5～20％和2～5％。在本申请实施例中，铜、铝和镁的原子含量百分比分别为80％、15％和5％。
由于铜的导电性优于铝和镁的导电性，因此通过将铜的原子含量百分比设置为80％，可以使得第二层252具有优良的导电性能。此外，由于氧化铝可以形成致密性的氧化物薄膜，故氧化铝与栅极绝缘层24之间接触界面的致密性优于氧化镁，因此，通过将铝和镁的原子含量百分比分别设置为15％和5％，在降低工艺成本的前提下，能够使第一层251中氧化铝的含量高于氧化镁的含量，从而进一步提高第一层251与栅极绝缘层24的界面接触效果，有效防止了其他膜层中的铜离子向有源层23的扩散，进一步提高了薄膜晶体管器件的稳定性。
进一步的，第一层251的厚度介于50埃-500埃之间。在该厚度范围内，第一层251能够进一步防止铜离子向有源层23的扩散。
具体的，第一层251的厚度可以为50埃、100埃、200埃、300埃或500埃等，第一层251的具体厚度可以根据实际工艺条件及产品需求进行设定，本申请对此不作限定。
在步骤S2054中，第二层252的厚度介于2000埃-10000埃之间。由于铜的导电性优于镁和铝，且铜合金靶材20a中铜的原子含量百分数为80-95％，因此，在上述厚度范围内，本实施例在防止铜离子发生扩散的同时，可以提高栅极结构层25的导电性，从而有利于提高薄膜晶体管器件的性能。
具体的，第二层252的厚度可以为2000埃、3000埃、5000埃、8000埃或10000埃等，第二层252的具体厚度可以根据实际工艺条件及产品需求进行设定，本申请对此不作限定。
可以理解的是，在形成栅极结构层25之后，采用刻蚀工艺对栅极结构层25和栅极绝缘层24进行刻蚀，以形成图案化的栅极结构层25和图案化的栅极绝缘层24，如图3G所示。
具体的，采用湿法刻蚀工艺对第二层252进行刻蚀，以形成图案化的第二层252。然后，采用干法刻蚀工艺对第一层251进行刻蚀，以形成图案化的第一层251，进而得到图案化的栅极结构层25。接着，采用干法刻蚀工艺对栅极绝缘层24进行刻蚀，以形成图案化的栅极绝缘层24。其中，具体的湿法刻蚀及干法刻蚀方法均可以参照现有技术，在此不再赘述。
最后，在图案化的栅极结构层25上依次形成介电绝缘层26和源漏极金属层27。源漏极金属层27包括图案化的源级27a和漏级27b，如图3H所示。其中，介电绝缘层26的厚度为2000-10000埃。源漏极金属层27的厚度为2000-8000埃。
在本申请实施例中，介电绝缘层26的材料可以为氧化硅或氮化硅等无机材料。源漏极金属层27的材料可以为铜、钼、钛或铝中的一种或几种的组合。随后转入步骤S206。
步骤S206：在源漏极金属层27上依次形成钝化层28、平坦层29、像素电极层30和像素定义层31。
请参阅图3I。其中，钝化层28的厚度为1000-5000埃。钝化层28的材料为氧化硅或氮化硅等无机材料。
这样便完成了本申请实施例中阵列基板200的制备方法。
本申请实施例提供的阵列基板200的制备方法通过在形成第一遮光层211的过程中向腔体200a内通入氧气，使得铜合金靶材20a中的铝粒子、镁粒子分别与氧气发生反应，其分别生成的氧化铝和氧化镁沉积在基底20上，进而形成第一遮光层211；停止通入氧气后，铜合金靶材20a中的铜粒子、铝粒子和镁粒子沉积在第一遮光层211上以形成第二遮光层212，从而得到遮光结构层21。由于氧化铝和氧化镁在基底20上具有较好的附着力，本实施例在保证遮光结构层21遮光功能的同时，增强了遮光结构层21在基底20上的附着力，从而提升了遮光结构层21的性能。
另外，本实施例在形成第一层251的过程中向腔体200a内通入氧气，使得铜合金靶材20a中的铝粒子、镁粒子分别与氧气发生反应，其分别生成的氧化铝和氧化镁沉积在栅极绝缘层24上，进而形成第一层251；停止通入氧气后，铜合金靶材20a中的铜粒子、铝粒子和镁粒子沉积在第一层251上以形成第二层252，从而得到栅极结构层25。由于铜合金靶材中的铜具有优良的导电性，且氧化铝和氧化镁均与栅极绝缘层24之间具有良好的接触界面，本实施例在保证栅极结构层25导电功能的同时，有效防止了第二层252中的铜离子向有源层23扩散，从而提高了薄膜晶体管器件的稳定性。此外，本实施例通过使用一种铜合金靶材20a来分别形成遮光结构层21和栅极结构层25，还可以达到简化工艺制程和节省工艺成本的目的。
相较于现有技术中的阵列基板，本申请的阵列基板通过将遮光结构层中的第一遮光层的材料设置为金属氧化物，该金属氧化物至少包括氧化铝，第二遮光层的材料设置为铜合金，该铜合金至少包括铜和铝，由于金属氧化物中的氧化铝在基底上具有较好的附着力，从而大大增强了遮光结构层在基底上的附着力。
以上对本申请实施方式提供了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施方式的说明只是用于帮助理解本申请。同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (9)

1.一种阵列基板，其特征在于，包括：
基底；
遮光结构层，所述遮光结构层设置在所述基底上，所述遮光结构层包括依次设置的第一遮光层和第二遮光层，所述第一遮光层的材料为第一金属氧化物，所述第二遮光层的材料为第一铜合金，所述第一遮光层和所述第二遮光层采用一种包含铜和铝的靶材制备得到；所述包含铜和铝的靶材中，所述铜在所述靶材中的原子含量百分比为80％～95％，所述铝在所述靶材中的原子含量百分比为5％～20％；
缓冲层，所述缓冲层设置在所述遮光结构层上；
有源层，所述有源层设置在所述缓冲层上；
介电绝缘层，所述介电绝缘层设置在所述有源层上；以及
源漏极金属层，所述源漏极金属层设置在所述介电绝缘层上；
其中，所述第一金属氧化物至少包括氧化铝，所述第一铜合金至少包括铜和铝；所述第一遮光层的厚度介于50埃-300埃之间，所述第二遮光层的厚度介于2000埃-10000埃之间。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一铜合金还包括镁，所述第一金属氧化物还包括氧化镁。
3.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括依次设置的栅极绝缘层和栅极结构层，所述栅极绝缘层设置在所述有源层上，所述介电绝缘层设置在所述栅极结构层上；
所述栅极结构层包括依次设置的第一层和第二层，所述第一层的材料为第二金属氧化物，所述第二层的材料为第二铜合金；
其中，所述第二金属氧化物至少包括氧化铝，所述第二铜合金至少包括铜和铝。
4.根据权利要求3所述的阵列基板，其特征在于，所述第二铜合金还包括镁，所述第二金属氧化物还包括氧化镁。
5.根据权利要求3所述的阵列基板，其特征在于，所述第一层的厚度介于50埃-500埃之间，所述第二层的厚度介于2000埃-10000埃之间。
6.一种阵列基板的制备方法，其特征在于，包括以下步骤：
提供一基底和一铜合金靶材，所述基底和所述铜合金靶材置于一腔体内，所述铜合金靶材至少包括铜和铝，所述铜在所述铜合金靶材中的原子含量百分比为80％～95％，所述铝在所述铜合金靶材中的原子含量百分比为5％～20％；
向所述腔体内通入氧气；
所述铜合金靶材中的铝粒子脱落，所述铝粒子和所述氧气反应生成氧化铝，所述氧化铝沉积在所述基底上以形成第一遮光层；
停止通入所述氧气，所述铜合金靶材中的铜粒子和铝粒子脱落，所述铜粒子和所述铝粒子沉积在所述第一遮光层上以形成第二遮光层，所述第一遮光层和所述第二遮光层形成遮光结构层；所述第一遮光层的厚度介于50埃-300埃之间，所述第二遮光层的厚度介于2000埃-10000埃之间；
在所述遮光结构层上依次形成缓冲层、有源层、介电绝缘层和源漏极金属层。
7.根据权利要求6所述的阵列基板的制备方法，其特征在于，所述铜合金靶材还包括镁，在所述形成第一遮光层的步骤中，还包括：
所述铜合金靶材中的镁粒子脱落，所述镁粒子和所述氧气反应生成氧化镁，所述氧化镁和所述氧化铝共同沉积在所述基底上以形成所述第一遮光层。
8.根据权利要求6所述的阵列基板的制备方法，其特征在于，在所述遮光结构层上形成所述有源层的步骤之后，还包括：
在所述有源层上形成栅极绝缘层；
所述铜合金靶材中的铝粒子脱落，所述铝粒子和所述氧气反应生成氧化铝，所述氧化铝沉积在所述栅极绝缘层上以形成第一层；
停止通入所述氧气，所述铜合金靶材中的铜粒子和铝粒子脱落，所述铜粒子和所述铝粒子沉积在所述第一层上以形成第二层，所述第一层和所述第二层形成栅极结构层。
9.根据权利要求8所述的阵列基板的制备方法，其特征在于，所述铜合金靶材还包括镁，在所述形成第一层的步骤中，还包括：
所述铜合金靶材中的镁粒子脱落，所述镁粒子和所述氧气反应生成氧化镁，所述氧化镁和所述氧化铝共同沉积在所述栅极绝缘层上以形成所述第一层。
CN202010408093.7A 2020-05-14 2020-05-14 阵列基板及其制备方法 Active CN111584515B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010408093.7A CN111584515B (zh) 2020-05-14 2020-05-14 阵列基板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010408093.7A CN111584515B (zh) 2020-05-14 2020-05-14 阵列基板及其制备方法

Publications (2)

Publication Number Publication Date
CN111584515A CN111584515A (zh) 2020-08-25
CN111584515B true CN111584515B (zh) 2023-06-27

Family

ID=72125027

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010408093.7A Active CN111584515B (zh) 2020-05-14 2020-05-14 阵列基板及其制备方法

Country Status (1)

Country Link
CN (1) CN111584515B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112420607B (zh) * 2020-11-09 2022-09-09 深圳市华星光电半导体显示技术有限公司 一种阵列基板制程方法及显示面板
CN113097258B (zh) * 2021-03-22 2022-11-08 深圳市华星光电半导体显示技术有限公司 显示面板及显示面板的制备方法
CN113921577B (zh) * 2021-09-30 2022-07-08 惠科股份有限公司 阵列基板、阵列基板的制作方法和显示面板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW445303B (en) * 1996-02-26 2001-07-11 Kuramoto Seisakusho Co Ltd Low reflection film substrate
CN103579356A (zh) * 2012-08-10 2014-02-12 北京京东方光电科技有限公司 一种氧化物tft及其制备方法、显示面板和显示装置
CN105785639A (zh) * 2016-03-30 2016-07-20 友达光电股份有限公司 低反射金属结构、显示面板及其制作方法
CN108287430A (zh) * 2018-02-05 2018-07-17 深圳市华星光电技术有限公司 阵列基板及其制备方法、液晶显示面板
CN108565246A (zh) * 2018-01-03 2018-09-21 京东方科技集团股份有限公司 薄膜晶体管基板及其制作方法、像素结构、显示装置
CN110061034A (zh) * 2019-04-23 2019-07-26 深圳市华星光电半导体显示技术有限公司 Oled显示面板的制备方法及oled显示面板
CN110718562A (zh) * 2019-10-25 2020-01-21 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制造方法和显示面板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101617727B1 (ko) * 2015-07-24 2016-05-03 주식회사 에스앤에스텍 블랭크 마스크 및 이를 이용한 포토마스크

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW445303B (en) * 1996-02-26 2001-07-11 Kuramoto Seisakusho Co Ltd Low reflection film substrate
CN103579356A (zh) * 2012-08-10 2014-02-12 北京京东方光电科技有限公司 一种氧化物tft及其制备方法、显示面板和显示装置
CN105785639A (zh) * 2016-03-30 2016-07-20 友达光电股份有限公司 低反射金属结构、显示面板及其制作方法
CN108565246A (zh) * 2018-01-03 2018-09-21 京东方科技集团股份有限公司 薄膜晶体管基板及其制作方法、像素结构、显示装置
CN108287430A (zh) * 2018-02-05 2018-07-17 深圳市华星光电技术有限公司 阵列基板及其制备方法、液晶显示面板
CN110061034A (zh) * 2019-04-23 2019-07-26 深圳市华星光电半导体显示技术有限公司 Oled显示面板的制备方法及oled显示面板
CN110718562A (zh) * 2019-10-25 2020-01-21 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制造方法和显示面板

Also Published As

Publication number Publication date
CN111584515A (zh) 2020-08-25

Similar Documents

Publication Publication Date Title
CN111584515B (zh) 阵列基板及其制备方法
CN107689345B (zh) Tft基板及其制作方法与oled面板及其制作方法
CN101794823B (zh) 薄膜晶体管和显示装置
US9685561B2 (en) Method for manufacturing a semiconductor device
CN104576705B (zh) 一种阵列基板及制作方法、显示装置
CN102668095B (zh) 晶体管
US8906738B2 (en) Oxide semiconductor thin film transistor with an aluminum oxide protective film made using a continuous deposition process of aluminum oxide laminated with an aluminum film
CN107611085B (zh) Oled背板的制作方法
US20120001167A1 (en) Thin film transistor and display device
CN101794821A (zh) 薄膜晶体管和显示装置
TW201025614A (en) Thin-film transistor and display device
CN104766803B (zh) Tft的制作方法及tft、阵列基板、显示装置
CN105070766B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN109638078A (zh) Tft的制备方法、tft、oled背板和显示装置
CN112490254B (zh) 一种阵列基板、显示面板及其制备方法
KR20040016908A (ko) Ｔｆｔ 기판, 그것을 사용한 액정 표시장치 및 그 제조 방법
US20100136775A1 (en) Method of manufacturing thin-film transistor substrate
US11309341B2 (en) Display panel and method of fabricating same
US10790309B2 (en) Conductive pattern structure, manufacturing method thereof, array substrate and display device
CN213026130U (zh) 显示基板和显示装置
CN109860209A (zh) Tft基板的制作方法及tft基板
CN104425543A (zh) 一种amoled显示装置及其制备方法
CN102315229A (zh) 薄膜晶体管基板及具备薄膜晶体管基板的显示装置
CN118676214A (zh) 半导体器件和电子器件
KR101927485B1 (ko) 표시장치 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant