CN111584447A - 半导体封装结构及电子装置 - Google Patents

半导体封装结构及电子装置 Download PDF

Info

Publication number
CN111584447A
CN111584447A CN202010041530.6A CN202010041530A CN111584447A CN 111584447 A CN111584447 A CN 111584447A CN 202010041530 A CN202010041530 A CN 202010041530A CN 111584447 A CN111584447 A CN 111584447A
Authority
CN
China
Prior art keywords
hollow
disposed
package substrate
shaped tubes
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010041530.6A
Other languages
English (en)
Inventor
陈馨恩
胡逸群
蔡荣哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN111584447A publication Critical patent/CN111584447A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/427—Cooling by change of state, e.g. use of heat pipes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/4068—Heatconductors between device and heatsink, e.g. compliant heat-spreaders, heat-conducting bands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

半导体封装结构包含封装衬底及半导体裸片。所述封装衬底包含延伸穿过所述封装衬底的多个中空通孔。所述半导体裸片电连接到所述封装衬底。所述中空通孔安置于所述半导体裸片下方。

Description

半导体封装结构及电子装置
相关申请的交叉引用
本申请要求2019年2月15日递交的第62/806,563号美国临时申请及2019年12月17日递交的第16/717,929号美国非临时申请的的权益及优先权，所述申请的内容以引用的方式全文并入本文中。
技术领域
本公开涉及一种半导体封装结构及一种包含所述半导体封装结构的电子装置，并且涉及一种包含具有多个中空通孔的封装衬底的半导体封装结构及一种包含所述半导体封装结构的电子装置。
背景技术
半导体封装结构的规范可包含高速数据传输容量、高数据容量及较小占用面积。散热也是此类半导体封装结构的一个问题。在操作期间，高速数据传输可导致产生大量热量并且可使半导体封装结构的温度升高。归因于半导体封装结构的小尺寸，可能难以耗散所述热量。如果热量无法有效地耗散，则半导体封装结构的性能可降低，或者半导体封装结构可能损坏或呈现为无法操作。
发明内容
在一些实施例中，半导体封装结构包含封装衬底及半导体裸片。所述封装衬底包含延伸穿过所述封装衬底的多个中空通孔。所述半导体裸片电连接到所述封装衬底。所述中空通孔安置于所述半导体裸片下方。
在一些实施例中，电子装置包含半导体封装结构、主衬底及散热装置。半导体封装结构包含封装衬底及半导体裸片。所述封装衬底包含延伸穿过所述封装衬底的多个第一中空通孔。所述半导体裸片电连接到所述封装衬底。所述第一中空通孔安置于所述半导体裸片下方。所述主衬底电连接到所述封装衬底。所述主衬底包含延伸穿过所述主衬底的多个第二中空通孔，并且所述第二中空通孔与所述第一中空通孔对准。所述散热装置用于耗散由所述半导体裸片产生的热量。所述热量通过所述第二中空通孔及所述第一中空通孔传输。
附图说明
当结合附图阅读时，易于根据以下详细描述理解本公开的一些实施例的各方面。应注意，各种结构可能未按比例绘制，且出于论述清楚起见，可任意增大或减小各种结构的尺寸。
图1说明根据本公开的一些实施例的电子装置的分解立体图。
图2说明图1的半导体封装结构的分解立体图。
图3说明图2的封装衬底及帽盖结构的部分放大的截面图。
图4说明图1的半导体封装结构的截面图。
图5说明图1的第一弹性层、中间块及第二层的立体图。
图6说明图1的第一弹性层、中间块、第二层及主衬底的组合件的部分放大的立体截面图。
图7说明图1的散热装置的组合截面图。
图8说明图1的U形管的立体图。
图9说明图1的U形管及主衬底的组合件的立体截面图。
图10说明图1的电子装置的组合截面图。
图11说明根据本公开的一些实施例的电子装置的分解立体图。
图12说明图11的U形管的立体图。
图13说明图11的U形管、主衬底及半导体封装结构的组合立体截面图。
图14说明图11的散热装置、U形管及主衬底的组合截面图。
图15说明图11的电子装置的组合截面图。
图16说明根据本公开的一些实施例的电子装置的分解立体图。
图17说明图16的顶部U形管的立体图。
图18说明图16的半导体封装结构的立体图。
图19说明图16的顶部U形管、半导体封装结构、主衬底及放热板的组合截面图。
图20说明图16的放热板及底部U形管的分解立体图。
图21说明图16的电子装置的组合截面图。
图22说明根据本公开的一些实施例的电子装置的分解立体图。
图23说明图22的顶部连接元件的分解立体图。
图24说明图22的半导体封装结构的截面图。
图25说明图22的直管的立体图。
图26说明图22的主衬底、半导体封装结构及直管的组合截面图。
图27说明图22的底部连接元件的底部分解立体图。
图28说明图27的底部连接元件的组合截面图。
图29说明图22的电子装置的组合截面图。
具体实施方式
贯穿图式及详细描述使用共同参考标号来指示相同或相似组件。根据以下结合附图作出的详细描述将容易地理解本发明的实施例。
以下公开内容提供用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述组件及布置的具体实例以简化本公开的某些方面。当然，这些组件及布置仅为实例且并不意图进行限制。举例来说，在以下描述中，第一特征在第二特征上方或上的形成可包含第一特征及第二特征直接接触地形成或安置的实施例，且还可包含附加特征可在第一特征与第二特征之间形成或安置，使得第一特征及第二特征可不直接接触的实施例。另外，本公开可在各种实例中重复附图标记及/或字母。这种重复是出于简化及清楚的目的并且本身并不指示所论述的各种实施例及/或配置之间的关系。
为符合日益增多的功能的规范，应增加集成在半导体封装结构中的装置的数目。因此，功率密度及热源数目增加，且热阻(thermal resistance)相对较大。另外，难以耗散半导体封装结构的中心处的装置所产生的热量。为了解决上述问题，在一些比较性实施例中，提供风扇。所述风扇附接到半导体封装结构以通过空气流耗散半导体封装结构的外周处的热量。然而，此种风扇可能无法耗散半导体封装结构的中心处的装置所产生的热量。在一些比较性实施例中，使用热界面材料(thermal interface material,TIM)插入于装置与封装衬底之间。然而，半导体封装结构的中心处的装置的温度可能并不会大幅减小。
本公开的至少一些实施例提供散热效率高度改进的半导体封装结构。在一些实施例中，半导体封装结构包含具有多个中空通孔的封装衬底，用于耗散由半导体封装结构中的半导体裸片产生的热量。
图1说明根据本公开的一些实施例的电子装置1的分解立体图。电子装置1包含半导体封装结构2、第一弹性层12、中间块14、第二层16、主衬底18、散热装置3，及多个U形管4。
图2说明图1的半导体封装结构2的分解立体图。图3说明图2的封装衬底20及帽盖结构23的部分放大的截面图。图4说明图1的半导体封装结构2的截面图。半导体封装结构2包含封装衬底20、多个帽盖结构23、焊锡膏24、半导体裸片26、多个内部连接元件27(例如，焊料凸块)，及多个外部连接元件28(例如，焊料凸块)。
封装衬底20具有第一表面201及与第一表面201相对的第二表面202，并且包含多个钝化层204及至少一个电路层205。电路层205(例如，再分布层(redistribution layer,RDL))插入于钝化层204之间。封装衬底20界定多个第一中空穿通孔203，并且进一步包含多个内层206。第一中空穿通孔203在第一表面201与第二表面202之间延伸，及延伸穿过封装衬底20。内层206安置于第一中空穿通孔203的内表面上以形成多个第一中空通孔207。在一个实施例中，内层206是电镀在第一中空穿通孔203的内表面上的电镀层。内层206的材料可为金属，例如，铜、铝、不锈钢、无氧铜或其它合适的金属。内层206并未填充第一中空穿通孔203，以便界定多个中心孔(即，第一中空通孔207)。中心孔(即，第一中空通孔207)可为空的并且可不由任何其它材料填充。因此，封装衬底20包含延伸穿过封装衬底20的第一中空通孔207。应注意，第一中空通孔207的功能及大小不同于导电通孔(未展示)的功能及大小。第一中空通孔207的直径可大于100μm或更多，大于150μm或更多，或大于200μm或更多。第一中空通孔207用于使流体流过或蒸汽流过以进行散热。也就是说，第一中空通孔207是散热路径的一部分。在一个实施例中，电路层205、内部连接元件27及外部连接元件28可不接触内层206并且与内层206电绝缘。因此，第一中空通孔207不电连接到电路层205、内部连接元件27及外部连接元件28。
相比之下，可通过用导电材料填充或通过电镀金属层及随后用绝缘材料填充来形成导电通孔。也就是说，导电通孔可为实心通孔。导电通孔的直径可小于100μm、80μm或60μm或更小。导电通孔用于进行电连接。也就是说，导电通孔可为导电路径的一部分。在一个实施例中，电路层205、内部连接元件27及/或外部连接元件28可接触导电通孔。因此，导电通孔可电连接到电路层205、内部连接元件27及/或外部连接元件28。
然而，在一些实施例中，第一中空通孔207可电连接到电路层205、内部连接元件27及/或外部连接元件28。另外，可省略内层206，并且第一中空穿通孔203的内表面界定第一中空通孔207。
如图3所示，内层206的部分可延伸到封装衬底20的第一表面201，以形成多个基底区208。两个第一中空通孔207可安置于一个基底区208内。帽盖结构23安置于封装衬底20与半导体裸片26之间，并且帽盖结构23中的每一者界定空腔231。帽盖结构23包含外周壁部分21及顶盖部分22。外周壁部分21及顶盖部分22的材料可为金属，例如，铜、铝、不锈钢、无氧铜或其它合适材料。外周壁部分21安置于基底区208的外周上以界定空腔231。外周壁部分21可电镀在基底区208上。或者，可同时地及整体地形成外周壁部分21及基底区208。顶盖部分22覆盖外周壁部分21，使得空腔231变为封闭空间。在一些实施例中，可同时地及整体地形成顶盖部分22及外周壁部分21，使得帽盖结构23可为具有空腔231的单体结构，随后帽盖结构23附接到封装衬底20的基底区208，以覆盖第一中空通孔207中的两者。因此，第一中空通孔207中的两者通过帽盖结构23的空腔231彼此连通。在一些实施例中，焊锡膏24安置于顶盖部分22的顶表面上。
如图4所示，半导体裸片26电连接到封装衬底20的第一表面201，并且帽盖结构23及第一中空通孔207安置于半导体裸片26下方。半导体裸片26具有第一表面261及与第一表面261相对的第二表面262(例如，有源表面)，并且包含与第二表面262相邻安置的内部连接元件27(例如，焊料凸块)。半导体裸片26利用倒装芯片结合通过内部连接元件27(例如，焊料凸块)电连接到封装衬底20的第一表面201。在第一回焊工艺之后，内部连接元件27的高度可基本上等于帽盖结构23的高度，并且帽盖结构23可通过焊锡膏24附接到半导体裸片26的第二表面262。然而，可省略焊锡膏24，并且帽盖结构23的顶盖部分22的顶表面可直接接触半导体裸片26的第二表面262。另外，可进一步包含底部填充物(underfill)29(或模制化合物(molding compound))，以覆盖及保护内部连接元件27及帽盖结构23。此外，外部连接元件28(例如，焊料凸块)与封装衬底20的第二表面202相邻安置。
图5说明图1的第一弹性层12、中间块14及第二层16的立体图。第一弹性层12及第二层16的材料可为橡胶或塑料材料。第一弹性层12可界定多个穿通孔121，并且第二层16可界定多个穿通孔161。中间块14的材料可为金属，例如，铜、铝、不锈钢、无氧铜或其它合适材料。中间块14可具有一致厚度并且可界定多个穿通孔141。第一弹性层12可安置于中间块14的顶表面上，并且第二层16可安置于中间块14的底表面上。第一弹性层12的穿通孔121及第二层16的穿通孔161与中间块14的穿通孔141对准。第一弹性层12及第二层16可增加密封效果以防止流体或蒸汽泄漏。
图6说明图1的第一弹性层12、中间块14、第二层16及主衬底18的组合件的部分放大的立体截面图。主衬底18具有第一表面181及与第一表面181相对的第二表面182，并且包含多个钝化层184及至少一个电路层185。电路层185(例如，再分布层(RDL))插入于钝化层184之间。主衬底18界定多个第二中空穿通孔183并且进一步包含多个内层186。第二中空穿通孔183在第一表面181与第二表面182之间延伸及延伸穿过主衬底18。内层186安置于第二中空穿通孔183的内表面上以形成多个第二中空通孔187。在一个实施例中，内层186是电镀在第二中空穿通孔183的内表面上的电镀层。内层186的材料可为金属，例如，铜、铝、不锈钢、无氧铜或其它合适的金属。内层186可不填充第二中空穿通孔183，以便界定多个中心孔(即，第二中空通孔187)。中心孔(即，第二中空通孔187)可为空的并且可不由任何其它材料填充。因此，主衬底18包含延伸穿过主衬底18的第二中空通孔187。应注意，第二中空通孔187的功能及大小不同于导电通孔(未展示)的功能及大小。第二中空通孔187的直径可大于100μm或更多，大于150μm或更多，或大于200μm或更多。第二中空通孔187用于使流体流过或蒸汽流过以进行散热。也就是说，第二中空通孔187是散热路径的一部分。在一个实施例中，电路层185及外部连接元件28可不接触内层186并且可与内层186电绝缘。因此，第二中空通孔187可不电连接到电路层185及外部连接元件28。然而，在一些实施例中，第二中空通孔187可电连接到电路层185及/或外部连接元件28。另外，可省略内层186，并且第二中空穿通孔183的内表面界定第二中空通孔187。如图6所示，第二中空通孔187与中间块14的穿通孔141对准。因此，中间块14安置或插入于封装衬底20与主衬底18之间。中间块14的穿通孔141与第二中空通孔187及第一中空通孔207对准及连通。
图7说明图1的散热装置3的组合件的截面图。散热装置3包含冷凝器结构30、第一连接管35、第一通道37、第二连接管36及第二通道38。冷凝器结构30包含帽盖外壳31及底壁32。帽盖外壳31界定开放空腔33并且至少包含顶壁311、第一壁312及第二壁313。如图10所示，当底壁32覆盖帽盖外壳31的底部时，开放空腔33可变为封闭室33'，也就是说，冷凝器结构30可界定封闭室33'以容纳第二工作流体34。如图7所示，顶壁311可界定与主衬底18的第二中空通孔187对应的多个穿通孔3111。第一壁312可界定穿通孔3121，并且第一连接管35插入到穿通孔3121中。第一通道37固定到第一连接管35。第二壁313可界定穿通孔3131，并且第二连接管36插入到穿通孔3131中。第二通道38固定到第二连接管36。因此，第一通道37及第二通道38与冷凝器结构30的封闭室33'(或开放空腔33)连通。
图8说明图1的U形管4的立体图。U形管4中的每一者包含两个端部41及连接两个端部41的连接部分42。端部41中的每一者包含主部分411及接头头部部分(joint headportion)412。接头头部部分412的外径小于主部分411的外径，以便形成肩部部分43。第一工作流体44(图9)可安置于U形管4中的每一者中。
图9说明图1的U形管4及主衬底18的组合立体截面图。U形管4安置于主衬底18的第二表面182下方。如图9中所示，冷凝器结构30的帽盖外壳31的顶壁311附接(例如，粘附)到主衬底18的第二表面182，并且顶壁311的穿通孔3111与主衬底18的第二中空通孔187对准。应注意，防水材料(例如，弹性层)可插入于或夹在帽盖外壳31的顶壁311与主衬底18的第二表面182之间。随后，U形管4中的每一者的两个端部41穿过(贯穿)顶壁311的穿通孔3111并且分别连接到第二中空通孔187中的两者，使得第二中空通孔187中的两者通过U形管4彼此连通。如图9中所示，U形管4的接头头部部分412通过紧密配合插入到第二中空通孔187中，并且U形管4的肩部部分43接触及顶抵主衬底18的第二表面182。同时，U形管4中的每一者的底部部分安置或定位于开放帽盖外壳31的空腔33中。在一个实施例中，焊接材料46可涂覆到顶壁311的底表面以覆盖U形管4，以便提高接头质量及防止流体或蒸汽泄漏。随后，冷凝器结构30的底壁32覆盖帽盖外壳31的底部，使得开放空腔33可变为封闭室33'(图10)。因此，U形管4中的每一者的底部部分安置或定位在冷凝器结构30的封闭室33'中，并且U形管4热连接到散热装置3。
图10说明图1的电子装置1的组合截面图。在半导体封装结构2及中间块14(具有第一弹性层12及第二层16)放置于主衬底18上之后，进行第二回焊工艺。因此，半导体封装结构2的封装衬底20通过外部连接元件28结合或附接到主衬底18的第一表面181。同时，中间块14(具有第一弹性层12及第二层16)由半导体封装结构2的封装衬底20的第二表面202及主衬底18的第一表面181夹住。外部连接元件28的高度可基本上等于中间块14、第一弹性层12及第二层16的厚度的总和。然而，可省略第一弹性层12及第二层16，因此中间块14的顶表面可直接接触封装衬底20的第二表面202，并且中间块14的底表面可直接接触主衬底18的第一表面181。随后，U形管4及冷凝器结构30附接或连接到主衬底18的第二表面182，如图9中所示。
如图10中所示，两个U形管4、四个第二中空通孔187、中间块14的四个穿通孔141、四个第一中空通孔207及两个帽盖结构23形成封闭环路。封闭环路是用于容纳第一工作流体44的封闭空间并且用于散热路径。第一工作流体44的材料可为水、乙醇、丙酮、异丙醇、氯氟碳化物(CFC)或其它合适材料。另外，第二工作流体34在第一通道37、封闭室33'及第二通道38中流动，并且接触封闭室33'中的U形管4中的每一者的部分。第二工作流体34的材料可为水、乙醇、丙酮、异丙醇、氯氟碳化物(CFC)或其它合适材料。在操作半导体裸片26期间，由半导体裸片26产生的热量将被帽盖结构23的顶盖部分22吸收，以加热第一中空通孔207的顶部部分2071处的空气，随后热空气会向下移动到U形管4的底部，如在第一路径51中所示。随后，U形管4的第一工作流体44将被加压以向上地移动到第一中空通孔207的顶部部分2071，以接触帽盖结构23的顶盖部分22，如在第二路径52中所示。第一工作流体44将吸收由半导体裸片26产生的热量并且将变为高温流体或高温蒸汽。随后，高温流体或高温蒸汽将沿着第一路径51向下移动到U形管4的底部。随后，在U形管4的底部中的高温流体或高温蒸汽将由第二工作流体34冷却以变为液态，随后将沿着第二路径52向上移动。因此，第一工作流体44及其蒸汽的循环形成热对流的环路。同时，低温第二工作流体34通过第一通道37流入散热装置3的冷凝器结构30的封闭室33'中，如第三路径53中所示，并且接触封闭室33'中的U形管4中的每一者的底部部分。随后，低温第二工作流体34冷却U形管4的底部中的高温流体或高温蒸汽。随后，第二工作流体34变为高温流体并且通过第二通道38流出冷凝器结构30的封闭室33'，如第四路径54中所示。因此，由半导体裸片26产生的热量通过第一工作流体44及第二工作流体34带走。由于帽盖结构23非常接近半导体裸片26的第二表面262，即，热对流环路非常接近半导体裸片26的热点，因此散热效率相对较高。
图11说明根据本公开的一些实施例的电子装置1a的分解立体图。电子装置1a类似于图1的电子装置1并且如下描述差异。电子装置1a包含半导体封装结构2、第一弹性层12、中间块14、主衬底18、多个U形管4a、导热粘合剂材料48及散热装置3a。图11的半导体封装结构2、第一弹性层12、中间块14及主衬底18类似于图1的半导体封装结构2、第一弹性层12、中间块14及主衬底18。
图12说明图11的U形管4a的立体图。U形管4a中的每一者包含两个端部41及连接两个端部41的连接部分42。端部41中的每一者包含主部分411及接头头部部分412。接头头部部分412的外径小于主部分411的外径，以便形成肩部部分43。图12的U形管4a的主部分411的长度大于图8的U形管4的主部分411的长度，并且还大于主衬底18的厚度。第一工作流体44可安置于U形管4中的每一者中。另外，O型环45可安置于接头头部部分412上并且接触肩部部分43。此外，U形管4a的部分由导热粘合剂材料48包裹。也就是说，U形管4a的部分嵌入导热粘合剂材料48中，并且U形管4a的主部分411延伸穿过导热粘合剂材料48。导热粘合剂材料48的材料可为导热凝胶、AB胶粘剂或其它合适材料。
图13说明图11的U形管4a、主衬底18及半导体封装结构2的组合立体截面图。U形管4a安置于主衬底18的第二表面182下方。U形管4a中的每一者的两个端部41穿过(贯穿)主衬底18的第二中空通孔187中的两者并且分别连接到中间块14，因此第一中空通孔207通过中间块14的穿通孔141与U形管4a连通。如图13中所示，U形管4a的接头头部部分412通过紧密配合插入到中间块14的穿通孔141中，并且U形管4a的肩部部分43及/或O型环45接触及顶抵中间块14的底表面以防止泄漏。应注意，可省略在主衬底18的第二中空穿通孔183上的内层186。因此，第二中空通孔187仅由第二中空穿通孔183的内表面界定。
图14说明图11的散热装置3a、U形管4a及主衬底18的组合截面图。散热装置3a包含散热片6及导热粘合剂材料48。散热片6包含底板61及安置于底板61上的多个散热鳍片62。底板61界定开口63。开口63可延伸穿过底板61及可安置于两个散热鳍片62之间。开口63的大小可等于导热粘合剂材料48的大小，使得开口63可容纳导热粘合剂材料48。U形管4a的部分及导热粘合剂材料48安置于底板61的开口63中。因此，U形管4a中的每一者的部分通过导热粘合剂材料48热连接及物理连接到散热片6。
图15说明图11的电子装置1a的组合截面图。两个U形管4a、中间块14的四个穿通孔141、四个第一中空通孔207及两个帽盖结构23形成封闭环路。封闭环路是用于容纳第一工作流体44的封闭空间并且用于散热路径。另外，U形管4a通过导热粘合剂材料48热连接及物理连接到散热片6。在操作半导体裸片26期间，由半导体裸片26产生的热量将被U形管4a中的第一工作流体44吸收，使得第一工作流体44可变为高温流体或高温蒸汽。随后，在U形管4a的底部中的高温流体或高温蒸汽将由散热片6冷却以变为液态。因此，第一工作流体44及其蒸汽的循环形成与如图10中所示的热对流类似的热对流环路。
图16说明根据本公开的一些实施例的电子设备1b的分解立体图。电子装置1b类似于图1的电子装置1并且如下描述差异。电子装置1b包含半导体封装结构2b、多个顶部U形管4b、主衬底18、放热板(thermal plate)64、多个底部U形管4c及散热装置3b。省略图1的第一弹性层12、中间块14及第二层16。
图17说明图16的顶部U形管4b的立体图。顶部U形管4b中的每一者包含两个端部41及连接两个端部41的连接部分42。端部41中的每一者包含主部分411及接头头部部分412。接头头部部分412的外径小于主部分411的外径，以便形成肩部部分43。连接部分42的顶表面可为平坦的。
图18说明图16的半导体封装结构2b的立体图。半导体封装结构2b包含封装衬底20、半导体裸片26、顶部U形管道4b、多个内部连接元件27(例如，焊料凸块)(图19)及多个外部连接元件28(例如，焊料凸块)(图19)。顶部U形管4b的端部41被加压以穿过(贯穿)或延伸穿过封装衬底20的第一中空通孔207，并且顶部U形管4b的连接部分42可安置于封装衬底20的第一表面201上。应注意，可省略在封装衬底20的第一中空穿通孔203上的内层206。因此，第一中空通孔207仅由第一中空穿通孔203的内表面界定。随后，半导体裸片26通过内部连接元件27附接到封装衬底20。半导体裸片26的第二表面202可直接地或通过焊锡膏接触顶部U形管4b的连接部分42的顶表面。顶部U形管4b的连接部分42安置于封装衬底20与半导体裸片16之间。
图19说明图16的顶部U形管4b、半导体封装结构2b、主衬底18及放热板64的组合截面图。顶部U形管4b的端部41进一步延伸穿过或穿过(贯穿)主衬底18的第二中空通孔187，以连接放热板64的穿通孔641。应注意，可省略在主衬底18的第二中空穿通孔183上的内层186。因此，第二中空通孔187仅由第二中空穿通孔183的内表面界定。另外，放热板64的顶表面可附接到主衬底18的第二表面182。顶部U形管4b的接头头部部分412通过紧密配合插入到放热板64的穿通孔641的顶部部分中，并且顶部U形管4b的肩部部分43接触及顶抵放热板64的顶表面。因此，顶部U形管4b的端部41连接放热板64的穿通孔641。
图20说明图16的放热板64及底部U形管4c的分解立体图。放热板64安置于主衬底18下方并且界定多个穿通孔641。放热板64的材料可为金属，例如，铜、铝、不锈钢、无氧铜或其它合适材料。另外，底部U形管4c安置于放热板64下方。底部U形管4c中的每一者包含两个端部41及连接两个端部41的连接部分42。端部41中的每一者包含主部分411及接头头部部分412。接头头部部分412的外径小于主部分411的外径，以便形成肩部部分43。
图21说明图16的电子装置1b的组合截面图。底部U形管4c的接头头部部分412通过紧密配合插入到放热板64的穿通孔641的底部部分中，并且底部U形管4c的肩部部分43接触及顶抵放热板64的底表面。因此，底部U形管4c的端部41连接放热板6的穿通孔641，并且底部U形管4c与顶部U形管4b连通。此外，第一工作流体44安置于底部U形管4c中。另外，散热装置3b包含散热片7及散热管66。散热片7包含底板71及安置于底板71上的多个散热条72。散热管66的一端(例如，底表面)连接散热片7的底板71，并且散热管66的另一端(例如，顶表面)连接放热板64的底表面。
如图21中所示，两个顶部U形管4b、放热板64的四个穿通孔641及两个底部U形管4c形成封闭环路。封闭环路是用于容纳第一工作流体44的封闭空间并且用于散热路径。另外，放热板64通过散热管66热连接及物理连接到散热片7。在操作半导体裸片26期间，由半导体裸片26产生的热量将被顶部U形管4b及底部U形管4c中的第一工作流体44吸收，使得第一工作流体44可变为高温流体或高温蒸汽。随后，顶部U形管4b及底部U形管4c中的高温流体或高温蒸汽将由散热片7冷却以变为液态。因此，第一工作流体44及其蒸汽的循环形成与图10中所示的热对流类似的热对流环路。
图22说明根据本公开的一些实施例的电子装置1c的分解立体图。电子装置1c类似于图1的电子装置1并且如下描述差异。电子装置1c包含半导体封装结构2c、顶部连接元件85、主衬底18、多个直管81、底部连接元件88及散热装置3c。省略图1的第一弹性层12、中间块14及第二层16。
图23说明图22的顶部连接元件85的分解立体图。顶部连接元件85安置于封装衬底20与半导体裸片26之间，并且包含顶部基底块83及顶盖84。顶部基底块83具有顶表面831及与顶表面831相对的底表面832。顶部基底块83界定从顶部基底块83的顶表面831凹入的多个顶部凹槽833，及从顶部基底块83的底表面832凹入的多个顶部孔834。至少两个顶部孔834与一个顶部凹槽833连通，并且顶盖84覆盖顶部基底块83的顶表面831。如图23中所示，顶部凹槽833不延伸穿过顶部基底块83，并且顶部凹槽833的深度可为顶部基底块83的厚度的二分之一。另外，顶部孔834可延伸穿过顶部凹槽833中的顶部基底块83。顶部孔834的深度可为顶部基底块83的厚度的二分之一。如图23中所示，顶部基底块83可界定八个顶部凹槽833及十六个顶部孔834。
图24说明图22的半导体封装结构2c的截面图。半导体封装结构2c包含封装衬底20、顶部连接元件85、半导体裸片26、内部连接元件27(例如，焊料凸块)及外部连接元件28(例如，焊料凸块)。顶部连接元件85附接到封装衬底20的第一表面201以覆盖第一中空通孔207。因此，第一中空通孔207中的每一者与顶部基底块83的顶部孔834中的每一者连通，并且第一中空通孔207中的两者通过顶部连接元件85的顶部凹槽833彼此连通。应注意，可省略在封装衬底20的第一中空穿通孔203上的内层206。因此，第一中空通孔207仅由第一中空穿通孔203的内表面界定。在一些实施例中，焊锡膏可安置于顶盖84的顶表面上。半导体裸片26电连接到封装衬底20的第一表面201，并且顶部连接元件85安置于半导体裸片26下方。半导体裸片26利用倒装芯片结合通过内部连接元件27(例如，焊料凸块)电连接到封装衬底20的第一表面201。在第一回焊工艺之后，内部连接元件27的高度可基本上等于顶部连接元件85的高度，并且顶部连接元件85可通过焊锡膏附接到半导体裸片26的第二表面262。然而，顶部连接元件85的顶盖84的顶表面可直接接触半导体裸片26的第二表面262。
图25说明图22的直管81的立体图。直管81中的每一者包含主部分811、顶部接头头部部分812及底部接头头部部分813。顶部接头头部部分812的外径小于主部分811的外径，并且底部接头头部部分813的外径小于主部分811的外径。
图26说明图22的主衬底18、半导体封装结构2c及直管81的组合截面图。半导体封装结构2c通过外部连接元件28电连接及物理连接到主衬底18。封装衬底20的第一中空通孔207与主衬底18的第二中空通孔187对准。应注意，可省略在主衬底18的第二中空穿通孔183上的内层186。因此，第二中空通孔187仅由第二中空穿通孔183的内表面界定。直管81中的每一者穿过(贯穿)主衬底18的第二中空通孔187及封装衬底20的第一中空通孔207中的每一者。如图26中所示，直管81的顶部接头头部部分812通过紧密配合插入到顶部基底块83的顶部孔834中。因此，直管81的顶部接头头部部分812连接顶部基底块83的顶部孔834，并且直管81的两个顶部接头头部部分812通过顶部连接元件85的顶部凹槽833彼此连通。
图27说明图22的底部连接元件88的底部分解立体图。图28说明图27的底部连接元件88的组合截面图。底部连接元件88安置于主衬底18下方，并且包含底部基底块86、底盖87及延伸部分89。底部基底块86具有第一侧861及与第一侧861相对的第二表面862，并且界定从底部基底块86的第二表面862凹入的多个底部凹槽863及从底部基底块86的第一侧凹入的多个底部孔864。至少两个底部孔864与一个底部凹槽863连通，并且底盖87覆盖底部基底块86的第二表面862。如图27及图28中所示，底部凹槽863可不延伸穿过底部基底块86，并且底部凹槽863的深度可为底部基底块86的厚度的二分之一。另外，底部孔864可延伸穿过底部凹槽863中的底部基底块86。底部孔864的深度可为底部基底块86的厚度的二分之一。如图27中所示，底部基底块86可界定八个底部凹槽863及十六个底部孔864。延伸部分89附接到底部基底块86的第一侧861。延伸部分89的大小大于底部基底块86的大小。在一个实施例中，延伸部分89及底部基底块86一体地形成为单体结构。底部孔864进一步延伸穿过延伸部分89。
图29说明图22的电子装置1c的截面组合件视图。直管81的底部接头头部部分813通过紧密配合插入到底部基底块86的底部孔864中。因此，直管81的底部接头头部部分813连接底部基底块86的底部孔864，并且直管81的两个底部接头头部部分813通过底部连接元件88的底部凹槽863彼此连通。此外，第一工作流体44安置于直管81及底部凹槽863中的每一者中。另外，散热装置3c包含散热片9。散热片9包含底板91及安置于底板91上的多个散热鳍片92。底板91界定用于容纳底部连接元件88的凹口部分911。
如图29中所示，两个直管81、一个顶部凹槽833及一个底部凹槽863形成封闭环路。封闭环路是用于容纳第一工作流体44的封闭空间并且用于散热路径。另外，底部连接元件88热连接及物理连接到散热片9。在操作半导体裸片26期间，由半导体裸片26产生的热量将被直管81中的第一工作流体44吸收，使得第一工作流体44可变为高温流体或高温蒸汽。随后，直管81中的高温流体或高温蒸汽将由散热片9冷却以变为液态。因此，第一工作流体44及其蒸汽的循环形成与图10中所示的热对流类似的热对流环路。
除非另外规定，否则例如“上方”、“下方”、“上”、“左”、“右”、“下”、“顶部”、“底部”、“垂直”、“水平”、“侧面”、“高于”、“低于”、“上部”、“在……上”、“在……下”等等的空间描述是相对于图中所示的定向来指示的。应理解，本文中所使用的空间描述仅出于说明的目的，并且本文中所描述的结构的实际实施方案可以任何定向或方式在空间上布置，其限制条件为本公开的实施例的优点不会因此布置而有偏差。
如本文所使用，术语“大约”、“基本上”、“大体”及“约”用于描述及解释小的变化。当与事件或情况结合使用时，所述术语可指事件或情况精确发生的例子以及事件或情况极近似地发生的例子。举例来说，当结合数值使用时，术语可指小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％，或小于或等于±0.05％。举例来说，如果第一数值在第二数值的小于或等于±10％的变化范围内，例如小于或等于±5％，小于或等于±4％，小于或等于±3％，小于或等于±2％，小于或等于±1％，小于或等于±0.5％，小于或等于±0.1％，或小于或等于±0.05％，那么第一数值可被认为“基本上”相同于或等于第二数值。举例来说，“基本上”垂直可指代相对于90°的小于或等于±10°的角度变化范围，例如小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°、或小于或等于±0.05°。
如果两个表面之间的位移不超过5μm、不超过2μm、不超过1μm或不超过0.5μm，那么可认为这两个表面是共面的或基本上共面。如果表面的最高点与最低点之间的位移不超过5μm、不超过2μm、不超过1μm或不超过0.5μm，那么可认为所述表面是基本上平坦的。
如本文所用，除非上下文另外明确规定，否则单数术语“一(a)”、“一个(an)”及“所述”可包含复数指示物。
如本文中所使用，术语“导电(conductive)”、“导电(electrically conductive)”及“导电性”是指传输电流的能力。导电材料通常指示展示对于电流流动的极少或零对抗的那些材料。导电性的一个量度为西门子每米(S/m)。通常，导电材料为电导率大于约104S/m，例如，至少105S/m或至少106S/m的一种材料。材料的导电性有时可随温度而变化。除非另外指定，否则材料的导电性是在室温下测量。
另外，有时在本文中以范围格式呈现量、比率及其它数值。应理解，此范围格式是为了便利及简洁而使用，且应灵活地理解，不仅包含明确地指定为范围极限的数值，而且包含涵盖于那个范围内的所有个别数值或子范围，如同明确地指定每一数值及子范围一般。
尽管已参考本公开的特定实施例描述并说明本公开，但这些描述及说明并不是限制性的。本领域技术人员应理解，可在不脱离如由所附权利要求书界定的本公开的真实精神及范围的情况下，作出各种改变且取代等效物。图示可能未必按比例绘制。归因于制造过程及公差，本公开中的工艺再现与实际设备之间可能存在区别。可能存在并未特定说明的本公开的其它实施例。应将本说明书及图式视为说明性的而非限制性的。可进行修改，以使特定情形、材料、物质组成、方法或工艺适合于本公开的目标、精神及范围。所有此类修改预期在所附权利要求书的范围内。虽然本文中公开的方法已参考按特定次序执行的特定操作加以描述，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。相应地，除非本文中特别指示，否则操作的次序及分组并非本公开的限制。

Claims (20)

1.一种半导体封装结构，其包括：
封装衬底，其包含延伸穿过所述封装衬底的多个中空通孔；及
半导体裸片，其电连接到所述封装衬底，其中所述中空通孔安置于所述半导体裸片下方。
2.根据权利要求1所述的半导体封装结构，其中所述中空通孔中的每一者的直径大于或等于100μm。
3.根据权利要求1所述的半导体封装结构，其中所述中空通孔用于使流体流过。
4.根据权利要求1所述的半导体封装结构，其进一步包括安置于所述封装衬底与所述半导体裸片之间的多个帽盖结构，其中所述帽盖结构中的每一者界定空腔，并且所述帽盖结构中的每一者附接到所述封装衬底以覆盖所述中空通孔中的两者，并且所述中空通孔中的所述两者通过所述帽盖结构的所述空腔彼此连通。
5.根据权利要求4所述的半导体封装结构，其中所述帽盖结构附接到所述半导体裸片。
6.根据权利要求1所述的半导体封装结构，其进一步包括安置于所述封装衬底与所述半导体裸片之间的多个U形管，所述U形管中的每一者包含两个端部，所述U形管中的每一者的所述两个端部分别连接到所述中空通孔中的两者，并且所述中空通孔中的所述两者通过所述U形管彼此连通。
7.根据权利要求1所述的半导体封装结构，其中所述封装衬底界定多个穿通孔，并且进一步包含多个内层及至少一个电路层，其中所述内层安置于所述穿通孔的所述内表面上以形成所述中空通孔，并且所述电路层与所述内层电绝缘。
8.根据权利要求1所述的半导体封装结构，其中所述封装衬底界定多个穿通孔以形成所述中空通孔。
9.一种电子装置，其包括：
半导体封装结构，其包括：
封装衬底，其包含延伸穿过所述封装衬底的多个第一中空通孔；及
半导体裸片，其电连接到所述封装衬底，其中所述第一中空通孔安置于所述半导体裸片下方；
主衬底，其电连接到所述封装衬底，其中所述主衬底包含延伸穿过所述主衬底的多个第二中空通孔，并且所述第二中空通孔与所述第一中空通孔对准；及
散热装置，其用于耗散由所述半导体裸片产生的热量，其中所述热量穿过所述第二中空通孔及所述第一中空通孔传输。
10.根据权利要求9所述的电子装置，其进一步包括：
多个帽盖结构，其安置于所述封装衬底与所述半导体裸片之间，其中所述帽盖结构中的每一者界定空腔，所述帽盖结构中的每一者附接到所述封装衬底以覆盖所述中空通孔中的两者，并且所述第一中空通孔中的所述两者通过所述帽盖结构的所述空腔彼此连通；
中间块，其安置于所述封装衬底与所述主衬底之间，其中所述中间块界定与所述第二中空通孔及所述第一中空通孔对准的多个穿通孔；
多个U形管，其安置于所述主衬底下方，所述U形管中的每一者包含两个端部，所述U形管中的每一者的所述两个端部分别连接到所述第二中空通孔中的两者，并且所述第二中空通孔中的所述两者通过所述U形管彼此连通，其中所述U形管热连接到所述散热装置；及
第一工作流体，其安置于所述U形管中。
11.根据权利要求10所述的电子装置，其中所述散热装置包含冷凝器结构、第一通道、第二通道及第二工作流体，所述冷凝器结构界定封闭室，所述U形管中的每一者的部分安置于所述冷凝器结构的所述封闭室中，所述第一通道及所述第二通道与所述冷凝器结构的所述封闭室连通，并且所述第二工作流体在所述第一通道、所述封闭室及所述第二通道中流动并且接触所述封闭室中的所述U形管中的每一者的所述部分。
12.根据权利要求9所述的电子装置，其进一步包括：
多个帽盖结构，其安置于所述封装衬底与所述半导体裸片之间，其中所述帽盖结构中的每一者界定空腔，所述帽盖结构中的每一者附接到所述封装衬底以覆盖所述中空通孔中的两者，并且所述第一中空通孔中的所述两者通过所述帽盖结构的所述空腔彼此连通；
中间块，其安置于所述封装衬底与所述主衬底之间，其中所述中间块界定与所述第二中空通孔及所述第一中空通孔对准的多个穿通孔；
多个U形管，其安置于所述主衬底下方，其中所述U形管中的每一者包含两个端部，所述U形管中的每一者的所述两个端部通过所述第二中空通孔连接到所述中间块，所述第一中空通孔与所述U形管连通，其中所述U形管热连接到所述散热装置；及
第一工作流体，其安置于所述U形管中。
13.根据权利要求12所述的电子装置，其中所述散热装置包含散热片及导热粘合剂材料，所述U形管中的每一者的部分通过所述导热粘合剂材料连接到所述散热片。
14.根据权利要求13所述的电子装置，其中所述散热片包含底板及安置于所述底板上的多个散热鳍片，所述底板界定开口，并且所述U形管的所述部分及所述导热粘合剂材料安置于所述底板的所述开口中。
15.根据权利要求9所述的电子装置，其进一步包括：
放热板，其安置于所述主衬底下方并且界定多个穿通孔；
多个顶部U形管，其中所述顶部U形管中的每一者包含两个端部及连接所述两个端部的连接部分，所述顶部U形管的所述端部延伸穿过所述封装衬底的所述第一中空通孔及所述主衬底的所述第二中空通孔，以连接所述放热板的所述穿通孔，并且所述顶部U形管的所述连接部分安置于所述封装衬底与所述半导体裸片之间；
多个底部U形管，其安置于所述放热板下方，其中所述底部U形管中的每一者包含两个端部及连接所述两个端部的连接部分，所述底部U形管的所述端部连接所述放热板的所述穿通孔，并且所述底部U形管与所述顶部U形管连通；及
第一工作流体，其安置于所述底部U形管中。
16.根据权利要求15所述的电子装置，其中所述散热装置包含散热片及散热管，所述散热管连接所述散热片及所述放热板。
17.根据权利要求16所述的电子装置，其中所述散热片包含底板及安置于所述底板上的多个散热条，所述散热管连接所述散热片的所述底板。
18.根据权利要求9所述的电子装置，其进一步包括：
多个直管，其中所述直管中的每一者包含主部分、顶部接头头部部分及底部接头头部部分，所述直管的两个顶部接头头部部分通过顶部连接元件彼此连通，并且所述直管的两个底部接头头部部分通过底部连接元件彼此连通，所述直管延伸穿过所述封装衬底的所述第一中空通孔及所述主衬底的所述第二中空通孔，其中所述底部连接元件热连接到所述散热装置；及
第一工作流体，其安置于所述直管中。
19.根据权利要求18所述的电子装置，其中所述顶部连接元件安置于所述封装衬底与所述半导体裸片之间并且包含顶部基底块及顶盖，所述顶部基底块界定从所述顶部基底块的顶表面凹入的多个顶部凹槽及从所述顶部基底块的底表面凹入的多个顶部孔，至少两个顶部孔与一个顶部凹槽连通，所述顶盖覆盖所述顶部基底块的所述顶表面，并且所述直管的所述顶部接头头部部分连接所述顶部基底块的所述顶部孔；所述底部连接元件安置于所述主衬底下方，并且包含底部基底块及底盖，所述底部基底块界定从所述底部基底块的底表面凹入的多个底部凹槽及从所述底部基底块的顶侧凹入的多个底部孔，至少两个底部孔与一个底部凹槽连通，所述底盖覆盖所述底部基底块的所述底表面，并且所述直管的所述底部接头头部部分连接所述底部基底块的所述底部孔。
20.根据权利要求19所述的电子装置，其中所述散热装置包含散热片，所述散热片包含底板及安置于所述底板上的多个散热鳍片，所述底板界定用于容纳所述底部连接元件的凹口部分。
CN202010041530.6A 2019-02-15 2020-01-15 半导体封装结构及电子装置 Pending CN111584447A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962806563P 2019-02-15 2019-02-15
US62/806,563 2019-02-15
US16/717,929 US11282767B2 (en) 2019-02-15 2019-12-17 Semiconductor package structure and electronic device
US16/717,929 2019-12-17

Publications (1)

Publication Number Publication Date
CN111584447A true CN111584447A (zh) 2020-08-25

Family

ID=72040678

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010041530.6A Pending CN111584447A (zh) 2019-02-15 2020-01-15 半导体封装结构及电子装置

Country Status (2)

Country Link
US (1) US11282767B2 (zh)
CN (1) CN111584447A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7050996B2 (ja) * 2019-02-22 2022-04-08 三菱電機株式会社 冷却装置および電力変換装置
CN117577605B (zh) * 2024-01-17 2024-03-22 江苏中科智芯集成科技有限公司 一种半导体高效散热封装结构

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3794886A (en) * 1972-06-26 1974-02-26 W Goldman Fluid cooled semiconductor socket
JPS53129863A (en) * 1977-04-19 1978-11-13 Fujitsu Ltd Multilayer printed board
US7215547B2 (en) * 2004-08-16 2007-05-08 Delphi Technologies, Inc. Integrated cooling system for electronic devices
NL1034420C2 (nl) * 2007-09-24 2009-03-26 Thales Nederland Bv Rechtstreeks geïnjecteerde gedwongen convectiekoeling voor elektronica.
US9721868B2 (en) 2009-07-30 2017-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Three dimensional integrated circuit (3DIC) having a thermally enhanced heat spreader embedded in a substrate
JP6196815B2 (ja) * 2013-06-05 2017-09-13 新光電気工業株式会社 冷却装置及び半導体装置
KR102617349B1 (ko) * 2016-12-02 2023-12-26 삼성전자주식회사 인쇄회로기판, 및 이를 가지는 솔리드 스테이트 드라이브 장치

Also Published As

Publication number Publication date
US11282767B2 (en) 2022-03-22
US20200266123A1 (en) 2020-08-20

Similar Documents

Publication Publication Date Title
US11688664B2 (en) Semiconductor device assembly with through-mold cooling channel formed in encapsulant
US20230395463A1 (en) Methods of manufacturing stacked semiconductor die assemblies with high efficiency thermal paths
US9741638B2 (en) Thermal structure for integrated circuit package
JP6626083B2 (ja) 高効率熱経路を有する積層半導体ダイアセンブリおよび関連システム
JP6122863B2 (ja) 複数の熱経路を備える積み重ねられた半導体ダイアセンブリ、ならびに関連するシステムおよび方法
US11024557B2 (en) Semiconductor package structure having vapor chamber thermally connected to a surface of the semiconductor die
JP6625599B2 (ja) 高効率熱経路を有する積層半導体ダイアセンブリおよび関連システム
CN213752684U (zh) 具有竖直热管理的堆叠式硅封装组件
CN111584447A (zh) 半导体封装结构及电子装置
CN105655307A (zh) 一种均热板散热基板功率模块结构
US10388540B2 (en) High-performance compliant heat-exchanger comprising vapor chamber
US11967540B2 (en) Integrated circuit direct cooling systems having substrates in contact with a cooling medium
US11139222B2 (en) Electronic device comprising heat pipe contacting a cover structure for heat dissipation
US11139226B2 (en) Semiconductor package structure and assembly structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination