CN111583872B - 像素补偿装置及像素补偿方法、显示装置 - Google Patents

像素补偿装置及像素补偿方法、显示装置 Download PDF

Info

Publication number
CN111583872B
CN111583872B CN202010527799.5A CN202010527799A CN111583872B CN 111583872 B CN111583872 B CN 111583872B CN 202010527799 A CN202010527799 A CN 202010527799A CN 111583872 B CN111583872 B CN 111583872B
Authority
CN
China
Prior art keywords
voltage
circuit
sensing
compensation
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010527799.5A
Other languages
English (en)
Other versions
CN111583872A (zh
Inventor
王糖祥
杨飞
王雨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010527799.5A priority Critical patent/CN111583872B/zh
Publication of CN111583872A publication Critical patent/CN111583872A/zh
Application granted granted Critical
Publication of CN111583872B publication Critical patent/CN111583872B/zh
Priority to US17/790,085 priority patent/US11694624B2/en
Priority to PCT/CN2021/097978 priority patent/WO2021249264A1/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0819Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • G09G2310/061Details of flat display driving waveforms for resetting or blanking
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0233Improving the luminance or brightness uniformity across the screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing
    • G09G2320/045Compensation of drifts in the characteristics of light emitting or modulating elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本公开实施例公开一种像素补偿装置及像素补偿方法、显示装置,涉及显示技术领域,用于对驱动晶体管的阈值电压和特征值进行补偿,提高像素补偿准确度,保证显示装置显示效果均一。该像素补偿装置包括控制器以及与控制器连接的外部补偿电路。外部补偿电路位于像素外且与至少一个像素内的像素驱动电路连接,包括第一输入电路、第二输入电路和感测电路。像素驱动电路包括驱动晶体管。第一输入电路与驱动晶体管的第一极和感测电路分别连接。第二输入电路与驱动晶体管的控制极连接。感测电路还与驱动晶体管的控制极、控制器分别连接。控制器还与驱动晶体管的控制极连接。本公开实施例中的像素补偿装置及像素补偿方法、显示装置用于像素补偿。

Description

像素补偿装置及像素补偿方法、显示装置
技术领域
本公开涉及显示领域,尤其涉及一种像素补偿装置及像素补偿方法、显示装置。
背景技术
有源矩阵有机发光二极管(Active-matrix organic light emitting diode,AMOLED)显示技术具有超轻薄、高色域、高对比度、宽视角、快速响应等诸多优点,在行业内受到广泛应用。
AMOLED显示基板中的像素包括发光器件,即OLED,以及与OLED连接的像素电路。像素电路中的驱动晶体管(Driver Thin Film Transistor,简称DTFT)的输出电流用于驱动对应OLED发光,直接决定该OLED的发光亮度。驱动晶体管的输出电流Ids满足如下公式:
Figure GDA0002912309790000011
Figure GDA0002912309790000012
其中,μ为驱动晶体管的电子迁移率,Cox为驱动晶体管的栅氧化层单位面积电容,
Figure GDA0002912309790000013
为驱动晶体管的沟道宽和沟道长之比,Vgs为驱动晶体管的栅源极电压,Vth为驱动晶体管的阈值电压,K称为驱动晶体管的特征值。K与驱动晶体管的电子迁移率有关。
由于工艺制程的差异,每个像素电路中的驱动晶体管的阈值电压和其电子迁移率等参数可能存在不同。并且,随着使用时间的增加,各驱动晶体管的阈值电压和电子迁移率等参数容易发生漂移。因此,各驱动晶体管的驱动能力(即在相同的发光驱动电压下输出电流的能力)会有所不同,导致AMOLED显示基板出现显示不均等问题。
发明内容
本公开实施例的目的在于提供一种像素补偿装置及像素补偿方法、显示装置,通过外部补偿方式,对驱动晶体管的阈值电压和特征值K进行补偿,能够有效提高像素补偿的准确度,从而保证显示装置的显示效果均一。
为达到上述目的,本公开一些实施例提供了如下技术方案:
一方面,提供了一种像素补偿装置。该像素补偿装置包括控制器以及与控制器连接的外部补偿电路。外部补偿电路位于像素外且与至少一个像素内的像素驱动电路连接。像素驱动电路包括驱动晶体管。驱动晶体管的第一极与发光器件连接。像素驱动电路的一个发光驱动周期包括初始化阶段、预存储阶段以及数据补偿写入阶段。外部补偿电路包括第一输入电路、第二输入电路和感测电路。第一输入电路与驱动晶体管的第一极、感测电路分别连接。第二输入电路与驱动晶体管的控制极连接。感测电路还与控制器、驱动晶体管的第一极连接。控制器还与驱动晶体管的控制极连接。第一输入电路配置为:在初始化阶段向驱动晶体管的第一极传输第一电压,在预存储阶段空置,以及在数据补偿写入阶段向驱动晶体管的第一极传输阈值补偿电压。第二输入电路配置为:在初始化阶段和预存储阶段向驱动晶体管的控制极传输第二电压,以使驱动晶体管的第一极的电压在预存储阶段由第一电压补偿至阈值补偿电压。其中,第一电压和阈值补偿电压均小于发光器件的开启电压。阈值补偿电压等于第二电压与驱动晶体管的阈值电压之差。感测电路配置为:在初始化阶段感测驱动晶体管的第一极传输的第一电流,并将第一电流传输至控制器;在数据补偿写入阶段感测阈值补偿电压,并将阈值补偿电压分别传输至控制器和第一输入电路。控制器配置为:在数据补偿写入阶段向驱动晶体管的控制极传输数据电压。其还配置为:根据第一电流和阈值补偿电压确定驱动晶体管的实际特征值,并根据实际特征值修正下一个数据补偿写入阶段中待传输的数据电压。
在本公开实施例提供的像素补偿装置中,第一输入电路在初始化阶段向驱动晶体管的第一极传输第一电压,在预存储阶段空置。第二输入电路在初始化阶段和预存储阶段向驱动晶体管的控制极传输第二电压。这样,能够使得驱动晶体管的第一极在初始化阶段输出第一电流;以及,使得驱动晶体管的第一极的电压,在预存储阶段由第一电压补偿至阈值补偿电压。该阈值补偿电压等于第二电压与驱动晶体管的阈值电压之差。
在此基础上,在数据补偿写入阶段,控制器将数据电压传输至驱动晶体管的控制极,同时感测电路感测阈值补偿电压,并通过第一输入电路将其馈回至驱动晶体管的第一极,可以实现像素补偿装置对阈值电压的实时补偿。并且,控制器能够根据上述的第一电流和阈值补偿电压,确定驱动晶体管的实际特征值,以在下一个数据补偿写入阶段,根据该实际特征值对待写入的数据电压进行修正。也即,在数据补偿写入阶段,控制器传输至驱动晶体管的控制极的数据电压,是根据前一周期感测后确定的实际特征值修正过的数据电压。
由此,本公开实施例中的像素补偿装置能够在每一个发光驱动周期内,使像素驱动电路获取对应的阈值补偿电压,并将该阈值补偿电压实时馈回至驱动晶体管的第一极,从而实现对驱动晶体管阈值电压的补偿。同时,该像素补偿装置还能够根据其感测到的第一电流和阈值补偿电压,对下一个发光驱动周期的待写入数据电压进行修正补偿。如此,本公开实施例中的像素补偿装置能够从驱动晶体管的阈值电压和特征值两方面进行像素补偿,有效提高了像素补偿的准确度,以保证显示装置的显示效果均一。
在一些实施例中,发光驱动周期还包括老化感测阶段。第二输入电路还配置为:在老化感测阶段向驱动晶体管的控制极传输第三电压,控制驱动晶体管关断。感测电路还配置为:在老化感测阶段感测发光器件传输至驱动晶体管的第一极的第二电流。控制器还配置为:根据第二电流确定发光器件的老化信息,并根据老化信息修正下一个数据补偿写入阶段待传输的数据电压。
在一些实施例中,感测电路包括电流感测子电路和电压感测子电路。其中,电流感测子电路与驱动晶体管的第一极以及控制器分别连接。其配置为:在初始化阶段感测第一电流,将第一电流传输至控制器;以及,在老化感测阶段感测第二电流,将第二电流传输至控制器。电压感测子电路与驱动晶体管的第一极、第一输入电路以及控制器分别连接。其配置为:在数据补偿写入阶段感测阈值补偿电压,并将其分别传输至控制器和第一输入电路。
在一些实施例中,发光驱动周期还包括第一校准阶段。第一输入电路还配置为:在第一校准阶段将第一电压传输至电压感测子电路,使电压感测子电路输出第四电压至控制器。控制器还配置为:根据第四电压与第一电压的差值,修正电压感测子电路传输至控制器的感测电压信号。其中,感测电压信号包括阈值补偿电压。
在一些实施例中,发光驱动周期还包括第二校准阶段。电流感测子电路还与基准电流源连接。基准电流源配置为:在第二校准阶段将基准电流传输至电流感测子电路,使电流感测子电路输出第三电流。控制器还配置为:根据第三电流与基准电流的差值,修正电流感测子电路传输至控制器的感测电流信号。其中,感测电流信号包括第一电流和第二电流。
在一些实施例中,外部补偿电路与多个像素内的像素驱动电路分别连接。外部补偿电路还包括存储电路。存储电路设置于感测电路与控制器之间,配置为:存储感测电路输出的感测信号;以及,响应于输出控制信号将感测信号传输至控制器。其中,感测信号包括第一电流、第二电流、第三电流、阈值补偿电压或第三电压。
在一些实施例中,存储电路包括存储电容、第八开关以及第九开关。其中,感测电路通过第八开关与存储电容的第一极连接。控制器通过第九开关与存储电容的第一极连接。存储电容的第二极接地。
在一些实施例中,电流感测子电路包括第一运算放大器、积分电容、第一开关以及第二开关。其中,第一运算放大器的同相输入端通过第二开关与基准电压端连接。第一运算放大器的反相输入端通过第一开关与驱动晶体管的第一极连接。第一运算放大器的反相输入端还与积分电容的第一极连接。第一运算放大器的输出端与积分电容的第二极、控制器分别连接。
在一些实施例中,电压感测子电路包括第一运算放大器、第四开关以及第五开关。其中,第一运算放大器的同相输入端还通过第四开关与驱动晶体管的第一极连接。第一运算放大器的反相输入端还通过第五开关与第一运算放大器的输出端连接。
在一些实施例中,第二输入电路包括多路复用器。多路复用器包括第一输入端、第二输入端、第三输入端以及输出端。其中,第一输入端与第二电压端连接,配置为接收第二电压端传输的第二电压。第二输入端与控制器连接,配置为接收控制器传输的数据电压。第三输入端与第三电压端连接,配置为接收第三电压端传输的第三电压。输出端与驱动晶体管的控制极连接,配置为:在初始化阶段和预存储阶段,将第二电压传输至驱动晶体管的控制极;在数据补偿写入阶段,将数据电压传输至驱动晶体管的控制极。
在一些实施例中,第二输入电路还包括第三运算放大器。第三运算放大器的同相输入端与多路复用器的输出端连接。第三运算放大器的输出端与驱动晶体管的控制极连接。第三运算放大器的反相输入端与其输出端连接。
在一些实施例中,第一输入电路包括第二运算放大器、第六开关以及第七开关。其中,第二运算放大器的同相输入端通过第六开关与感测电路连接。第二运算放大器的同相输入端还通过第七开关与第一电压端连接。第二运算放大器的反相输入端与其输出端连接。第二运算放大器的输出端还与驱动晶体管的第一极连接。
另一方面,提供了一种像素补偿方法,应用于如上述一些实施例所述的像素补偿装置。该补偿方法包括:在初始化阶段,第一输入电路将第一电压传输至驱动晶体管的第一极。第二输入电路将第二电压传输至驱动晶体管的控制极,驱动晶体管导通,并输出第一电流。感测电路感测第一电流,并将其传输至控制器。在预存储阶段,第一输入电路空置。第二输入电路将驱动晶体管的控制极电压维持在第二电压,驱动晶体管的第一极电压由第一电压补偿至阈值补偿电压。在数据补偿写入阶段,控制器向驱动晶体管的控制极传输数据电压。感测电路感测阈值补偿电压,并将其分别传输至控制器和第一输入电路。第一输入电路将阈值补偿电压馈回至驱动晶体管的第一极。其中,数据电压为控制器根据上一个发光驱动周期确定的驱动晶体管的实际特征值修正后的电压。
本公开实施例中像素补偿方法所能达到的有益效果,与上述一些实施例中所述的像素补偿装置所能达到的有益效果相同,此处不再赘述。
在一些实施例中,发光驱动周期还包括老化感测阶段。像素补偿方法还包括:在老化感测阶段,第二输入电路向驱动晶体管的控制极传输第三电压,控制驱动晶体管关断。感测电路感测发光器件传输至驱动晶体管的第一极的第二电流。控制器根据第二电流确定发光器件的老化信息,并根据老化信息修正待传输的数据电压。
在一些实施例中,控制器与多个外部补偿电路连接。外部补偿电路与多个像素驱动电路连接。不同的外部补偿电路中和/或同一个外部补偿电路中不同感测电路感测第一电流的时长相同。不同的外部补偿电路中和/或同一个外部补偿电路中不同感测电路感测第二电流的时长相同。
在一些实施例中,感测电路包括电流感测子电路和电压感测子电路。像素补偿方法还包括:在第一校准阶段,第一输入电路将第一电压传输至电压感测子电路,电压感测子电路输出第四电压至控制器。控制器根据第四电压与第一电压的差值,修正电压感测子电路传输至控制器的感测电压信号。在第二校准阶段,基准电流源将基准电流传输至电流感测子电路,电流感测子电路输出第三电流。控制器根据第三电流与基准电流的差值,修正电流感测子电路传输至控制器的感测电流信号。
再一方面,提供了一种显示装置,其特征在于,包括如上述一些实施例所述的像素补偿装置。
本公开实施例中显示装置所能达到的有益效果,与上述一些实施例中所述的像素补偿装置所能达到的有益效果相同,此处不再赘述。
附图说明
此处所说明的附图用来提供对本公开一些实施例的进一步理解,构成本公开实施例的一部分,本公开的示意性实施例及其说明用于解释本公开,并不构成对本公开的不当限定。在附图中:
图1为本公开一些实施例提供的一种显示装置的结构示意图;
图2为本公开一些实施例提供的另一种显示装置的结构示意图;
图3为本公开一些实施例提供的一种像素驱动电路的结构示意图;
图4为本公开一些实施例提供的一种像素补偿装置的结构示意图;
图5为本公开一些实施例提供的另一种像素补偿装置的结构示意图;
图6为本公开一些实施例提供的再一种像素补偿装置的结构示意图;
图7为本公开一些实施例提供的又一种像素补偿装置的结构示意图;
图8为本公开一些实施例提供的又一种像素补偿装置的结构示意图;
图9为图8所示的像素补偿装置在初始化阶段的第一个子阶段的信号传输方向的示意图;
图10为图8所示的像素补偿装置在初始化阶段的第二个子阶段的信号传输方向的示意图;
图11为图8所示的像素补偿装置在预存储阶段的信号传输方向的示意图;
图12为图8所示的像素补偿装置在数据补偿写入阶段的第一个子阶段的信号传输方向的示意图;
图13为图8所示的像素补偿装置在数据补偿写入阶段的第二个子阶段的信号传输方向的示意图;
图14为图8所示的像素补偿装置在老化感测阶段的第一个子阶段的信号传输方向的示意图;
图15为图8所示的像素补偿装置在老化感测阶段的第二个子阶段的信号传输方向的示意图;
图16为图8所示的像素补偿装置在第一校准阶段的第一个子阶段的信号传输方向的示意图;
图17为图8所示的像素补偿装置在第一校准阶段的第二个子阶段的信号传输方向的示意图;
图18为图8所示的像素补偿装置在第二校准阶段的第一个子阶段的信号传输方向的示意图;
图19为图8所示的像素补偿装置在第二校准阶段的第二个子阶段的信号传输方向的示意图;
图20为图8所示的像素补偿装置在模数转换器校准阶段的信号传输方向的示意图。
具体实施方式
为便于理解,下面结合说明书附图,对本公开一些实施例提供的技术方案进行详细的描述。显然,所描述的实施例仅仅是本公开的一部分实施例,而不是全部的实施例。基于本公开的一些实施例,本领域技术人员所能获得的所有其他实施例,均属于本公开保护的范围。
除非上下文另有要求,否则,在整个说明书和权利要求书中,术语“包括”被解释为开放、包含的意思,即为“包含,但不限于”。在说明书的描述中,术语“一个实施例”、“一些实施例”、“示例的”或“可选的”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外,所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。
以下,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中,除非另有说明,“多个”的含义是两个或两个以上。
在描述一些实施例时,可能使用了“连接”及其衍伸的表达。例如,描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。然而,术语“连接”也可能指两个或两个以上部件彼此间并无直接接触,但仍彼此协作或相互作用,例如通过中间介质相互作用。这里所公开的实施例并不必然限制于本文内容。
目前,AMOLED显示装置可以通过内部补偿和外部补偿两种方式对像素进行补偿,以解决AMOLED显示基板出现显示不均等不良问题。其中,内部补偿即在像素内部构建补偿子电路,以对像素进行补偿。该补偿方式容易导致像素的开口率减小,AMOLED显示基板的驱动速度降低。外部补偿即通过像素外的电路或装置感测像素内的相关电信号,例如电压或电流等,并根据该电信号调节对应像素的相关输入信号,例如数据电压等,以实现对像素的补偿。该补偿方式驱动速度快、补偿效果好。
基于此,请参阅图1,本公开一些实施例提供了一种显示装置。该显示装置通常包括显示基板1以及像素补偿装置2。
此处,显示装置的类型包括多种,例如,可以为有机发光二极管(Organic Light-Emitting Diode,简称OLED)显示装置(包括AMOLED显示装置)、量子点发光二极管(QuantumDot Light Emitting Diodes,简称QLED)显示装置或发光二极管(Light EmittingDiodes,简称LED)显示装置等。该显示装置的产品形式包括多种。例如,该显示装置具体可以为电子纸、电视机、显示器、笔记本电脑、平板电脑、数码相框、手机、导航仪等任何具有显示功能的产品或者部件。
上述显示基板1具有显示区AA和位于显示区AA的至少一侧的非显示区BB。显示区AA内设置有多个像素PX。可选的,所述多个像素PX呈阵列分布于显示区AA。每个像素PX包括发光器件以及与该发光器件连接的像素驱动电路。像素驱动电路配置为驱动对应的发光器件发光。
此处,显示基板1的类型可以有多种,例如,可以为OLED显示基板(包括AMOLED显示基板)、QLED显示基板或简称LED显示基板等。
上述发光器件的类型可以有多种,其与对应显示基板1的类型匹配设置。示例的,OLED显示基板对应的发光器件为OLED。示例的,QLED显示基板对应的发光器件为QLED。示例的,LED显示基板对应的发光器件为LED。
像素驱动电路的功能如上所述,其结构包括多种,例如“2T1C”、“3T1C”、“6T1C”、“6T2C”、“7T1C”、“7T2C”或“8T1C”等结构。其中,“T”表示为晶体管,位于“T”前面的数字表示为晶体管的个数,“C”表示为电容器,位于“C”前面的数字表示为电容器的个数。示例的,“3T1C”表示3个晶体管和1个电容器。
可选的,“3T1C”的结构如图3所示。该“3T1C”像素驱动电路包括第一晶体管T1、第二晶体管T2、驱动晶体管DT以及第一电容C0。其中,晶体管T1的控制极与第一扫描信号线G1连接,第一晶体管T1的第一极与驱动晶体管DT的控制极和第一电容C0的第一极分别连接,第一晶体管T1的第二极与节点P连接。驱动晶体管DT的第一极与第一电容C0的第二极、发光器件PD的第一极和第二晶体管T2的第一极分别连接,驱动晶体管DT的第二极与第一电源电压端VDD连接。第二晶体管T2的控制极与第二扫描信号线G2连接,第二晶体管T2的第一极与节点Q连接。发光器件PD的第二极与第二电源电压端VSS连接。其中,节点P为向驱动晶体管DT的控制极提供电压的部件与该像素驱动电路连接的节点。节点Q可以为感测驱动晶体管DT或发光器件PD相关信号(包括电流或电压等)的部件与该像素驱动电路连接的节点,和/或向驱动晶体管DT的第一极提供电压的部件与该像素驱动电路的连接的节点。
需要说明地是,在本公开的实施例提供的电路中,节点P和节点Q并非表示实际存在的部件,而是表示电路图中相关电连接的汇合点,也就是说,这些节点是由电路图中相关电连接的汇合点等效而成的节点。
示例的,发光器件PD为OLED。发光器件PD的第一极为OLED的阳极,发光器件PD的第二极为OLED的阴极。容易理解地是,此时第一电源电压端VDD提供高电平,第二电源电压端VSS提供低电平。示例的,第二电源电压端VSS接地。
需要说明地是,本公开实施例中涉及的晶体管可以为N型或P型薄膜晶体管,或其他特性相同的器件,本公开的实施例中均以P型薄膜晶体管为例进行说明。在一些实施例中,像素电路所采用的各晶体管的控制极为晶体管的栅极,第一极为晶体管的源极和漏极中一者,第二极为晶体管的源极和漏极中另一者。由于晶体管的源极、漏极在结构上可以是对称的,所以其源极、漏极在结构上可以是没有区别的,也就是说,本公开的实施例中的晶体管的第一极和第二极在结构上可以是没有区别的。示例性的,上述各晶体管为N型薄膜晶体管的情况下,各薄膜晶体管的控制极为栅极,第一极为源极,第二极为漏极。
上述像素补偿装置2与显示基板1内的各像素PX分别连接。
请参阅图2,本公开实施例提供的像素补偿装置2包括:控制器21以及与控制器21连接的外部补偿电路22。外部补偿电路22可以独立设置,也可以集成于显示基板1的非显示区BB。
此处,控制器21为具有信号传输、数据存储和处理等功能的电子装置或器件,例如屏驱动板(TCON)等。与控制器21连接的外部补偿电路22的数目可以为一个或者多个,具体根据实际需要选择确定,本公开实施例对此不做限定。示例的,与控制器21连接的外部补偿电路22的数目为多个,如图2所示。
上述外部补偿电路22位于像素PX外(即位于非显示区BB),且与至少一个像素PX内的像素驱动电路连接。
需要说明地是,与一个外部补偿电路22连接的像素驱动电路的数目可以为一个或多个,具体可以根据实际需要选择确定。示例的,与一个外部补偿电路22连接的像素驱动电路的数目为多个。此时,每个外部补偿电路22与显示基板1中各个像素驱动电路的对应关系,可以根据实际需要选择确定,只要能够顺利实现各自功能均可。可选的,显示基板1中的多个像素PX采用逐行驱动的方式进行显示,一个外部补偿电路22与多列(例如两列)像素PX的对应像素驱动电路分别连接,且任意两个部补偿电路22对应的像素驱动电路互不重叠,如图2所示。多个外部补偿电路22可以同时对同一行的不同列上的像素PX进行感测以及补偿。这样,像素补偿装置2可以通过设置较少的外部补偿电路22实现显示基板1中所有像素PX的补偿,有效提高补偿效率。
如上述一些实施例所述,像素驱动电路包括驱动晶体管DT。驱动晶体管DT的第一极与发光器件PD连接。像素驱动电路的一个发光驱动周期包括初始化阶段、预存储阶段以及数据补偿写入阶段。
请参阅图4和图5,外部补偿电路22包括第一输入电路221、第二输入电路222和感测电路223。第一输入电路221与驱动晶体管DT的第一极、感测电路223分别连接。第二输入电路222与驱动晶体管DT的控制极连接。感测电路223还与控制器21、驱动晶体管DT的第一极连接。控制器21还与驱动晶体管DT的控制极连接。
示例的,请参阅图5,像素驱动电路101的结构为如上述一些实施例所述的“3T1C”结构。第一输入电路221和感测电路223分别通过第二晶体管T2,与驱动晶体管DT的第一极连接。第二输入电路222和控制器21分别通过第一晶体管T1,与驱动晶体管DT的控制极连接。
上述第一输入电路221配置为:在初始化阶段向驱动晶体管DT的第一极传输第一电压V1,在预存储阶段空置,以及在数据补偿写入阶段向驱动晶体管DT的第一极传输阈值补偿电压ΔV。第二输入电路222配置为:在初始化阶段和预存储阶段向驱动晶体管DT的控制极传输第二电压,以使驱动晶体管DT的第一极的电压在预存储阶段由第一电压V1补偿至阈值补偿电压。其中,第一电压V1和阈值补偿电压ΔV均小于发光器件PD的开启电压。以保证发光器件PD在初始化阶段、预存储阶段和数据补偿写入阶段均不发光。阈值补偿电压等于第二电压与驱动晶体管DT的阈值电压之差。即ΔV=V2-Vth;其中,ΔV代表阈值补偿电压,Vth代表代表驱动晶体管的阈值电压,V2代表第二电压。
上述感测电路223配置为:在初始化阶段感测驱动晶体管DT的第一极传输的第一电流I2-1,并将第一电流传输至控制器21;在数据补偿写入阶段感测阈值补偿电压,并将阈值补偿电压分别传输至控制器21和第一输入电路221。
上述控制器21配置为:在数据补偿写入阶段向驱动晶体管DT的控制极传输数据电压。其还配置为:根据第一电流和阈值补偿电压确定驱动晶体管DT的实际特征值,并根据实际特征值修正下一个数据补偿写入阶段中待传输的数据电压。
具体地,本公开实施例中的像素补偿装置2采用如下所述的像素补偿方法,对显示基板1中的各像素PX进行补偿。该像素补偿方法包括S100~S300。
S100,在初始化阶段,第一输入电路221将第一电压传输至驱动晶体管DT的第一极。第二输入电路222将第二电压传输至驱动晶体管DT的控制极,驱动晶体管DT导通,并输出第一电流。感测电路223感测第一电流,并将其传输至控制器21。
示例的,请参阅图5,在该阶段,第一晶体管T1响应于第一栅极扫描信号导通。第二晶体管T2响应于第二栅极扫描信号导通。第一输入电路221通过第二晶体管T2,将第一电压传输至驱动晶体管DT的第一极和第一电容C0的第一极。第二输入电路222通过第一晶体管T1,将第二电压在传输至驱动晶体管DT的控制极和第一电容C0的第二极。这样,驱动晶体管DT导通,输出第一电流。第一电容C0充电,其第一极电压与第二电压相等,其第二极电压与第二电压相等。感测电路223通过第二晶体管T2感测第一电流,并将其传输至控制器21。
此时,驱动晶体管DT的栅源电压等于第二电压与第一电压之差,即Vgs=V2-V1;其中,Vgs代表驱动晶体管的栅源电压,V1代表第一电压。并且,驱动晶体管DT的栅源电压的绝对值大于驱动晶体管DT的阈值电压的绝对值,以使驱动晶体管满足导通条件,能够输出第一电流。
容易理解地是,第一电流与驱动晶体管DT的栅源电压满足公式:I1-2=K(Vgs-V2)2。因此,I1-2=K(V2-V1-Vth)2;其中,I1-2代表第一电流,K代表驱动晶体管DT的实际特征值。如此,根据该第一电流、第一电压、第二电压、以及后续确定的驱动晶体管DT的阈值电压,便可以确定驱动晶体管DT的实际特征值。
S200,在预存储阶段,第一输入电路221空置。第二输入电路222将驱动晶体管DT的控制极电压维持在第二电压,驱动晶体管DT的第一极电压由第一电压补偿至阈值补偿电压。
此处,第一输入电路221空置是指第一输入电路221断开与相关电压端的连接,不向驱动晶体管DT传输第一电压或其他信号。
示例的,请继续参阅图5,该阶段,第一晶体管T1响应于第一栅极扫描信号导通。响应于第二栅极扫描信号,第二晶体管T2导通。第一输入电路221空置。第二输入电路222通过第一晶体管T1,持续传输第二电压至驱动晶体管DT的控制极。该第二电压控制驱动晶体管DT导通。第一电源电压端VDD将驱动晶体管DT的第一极的电压拉高,直至驱动晶体管DT达到导通和关断的临界状态。驱动晶体管DT的第一极电压稳定于阈值补偿电压(即第二电压与驱动晶体管DT的阈值电压之差)。该阈值补偿电压同时写入第一电容C0的第二极。
S300,在数据补偿写入阶段,控制器21向驱动晶体管DT的控制极传输数据电压。感测电路223感测阈值补偿电压,并将其分别传输至控制器21和第一输入电路221。第一输入电路221将阈值补偿电压馈回至驱动晶体管DT的第一极。其中,数据电压为控制器21根据上一个发光驱动周期确定的驱动晶体管DT的实际特征值修正后的电压。
示例的,请继续参阅图5,该阶段,第一晶体管T1响应于第一栅极扫描信号导通。第二晶体管T2响应于第二栅极扫描信号导通。控制器21通过第二晶体管T2,将数据电压传输至驱动晶体管DT的第一极和第一电容C0的第一极。感测电路223通过第一晶体管T1,感测阈值补偿电压,并将其分别传输至第一输入电路221和控制器21。第一输入电路221将阈值补偿电压馈回至驱动晶体管DT的第一极。这样,驱动晶体管DT的第一极电压维持在阈值补偿电压。此时,驱动晶体管DT的栅源电压Vgs=Vdata-V2+Vth;其中,Vdata代表数据电压。
如此,在发光阶段,驱动晶体管DT的输出电流,也即发光器件PD的发光电流I发光=K(Vgs-Vth)2=K(Vdata-V2)2。可见,发光器件PD的发光电流I发光与驱动晶体管DT的阈值电压无关。也就是,本公开实施例的像素补偿装置2实现了对驱动晶体管DT的阈值电压Vth的补偿。
此外,控制器21根据接收到的上述第一电流和阈值补偿电压,便能够确定驱动晶体管DT的实际特征值K,并根据实际特征值K修正下一个数据补偿写入阶段中待传输的数据电压Vdata
示例的,控制器21中预存储有第一电压、第二电压和驱动晶体管DT的原始特征值K0的具体数值。这样,首先根据接收到的阈值补偿电压,便能确定驱动晶体管DT的阈值电压Vth的具体数值。然后,合接收到的第一电流I1-2,通过公式I1-2=K(V2-V1-Vth)2,便可以确定驱动晶体管DT的实际特征值。进而,根据驱动晶体管DT的实际特征值K与其原始特征值K0的差值,通过相关公式或对应关系,便能够修正下一个数据补偿写入阶段中待传输的数据电压。
需要说明地是,如上所述,在一些实施例中,控制器21与多个外部补偿电路22连接。外部补偿电路22与多个像素驱动电路101连接。此时,不同的外部补偿电路22中和/或同一个外部补偿电路22中不同感测电路223感测第一电流的时长相同。
也就是,像素补偿装置2中的所有感测电路223感测第一电流的时长统一设置为同一固定值。如此,利于降低因感测电路223不同带来的感测偏差,提高整体感测信号,即感测到的第一电流的准确性,进而有效保证驱动晶体管DT的特征值补偿的准确性。
可见,本公开实施例中的像素补偿装置2能够一个发光驱动周期内,使像素驱动电路101根据第二输入电路222提供的第二电压,生成对应的阈值补偿电压,并将该阈值补偿电压通过感测电路223和第一输入电路221实时馈回至驱动晶体管DT的第一极,从而实现对驱动晶体管DT的阈值电压的补偿。同时,上述阈值补偿电压还通过感测电路223传输至控制器21。而感测电路223还能够在初始化阶段,感测驱动晶体管DT输出的第一电流,并将其传输至控制器21。该第一电流为驱动晶体管DT控制极电压为第二电压、第一极电压为第一电压的情况下的输出电流。控制器21根据该第一电流和上述阈值补偿电压,能够确定驱动晶体管DT的实际特征值,以在下一个数据补偿写入阶段,根据该实际特征值对待写入的数据电压进行修正,实现对驱动晶体管DT特征值的补偿。也就是,本公开实施例中的像素补偿装置2能够对像素驱动电路101进行驱动晶体管DT的阈值电压和特征值两方面的补偿,有效提高补偿的准确度,保证显示装置的显示效果均一。
值得一提地是,在本公开实施例提供的像素补偿装置2中,感测电路223与驱动晶体管DT的第一极、发光器件PD分别连接。因此,感测电路223除能够配置为感测与驱动晶体管DT有关的信号(例如第一电流或阈值补偿电压等)以外,还能够配置为与感测发光器件PD相关的信号,例如感测发光器件PD的放电电流等。
在一些实施例中,发光驱动周期还包括老化感测阶段。第二输入电路222还配置为:在老化感测阶段向驱动晶体管DT的控制极传输第三电压,控制驱动晶体管DT关断。感测电路223还配置为:在老化感测阶段感测发光器件PD传输至驱动晶体管DT的第一极的第二电流。控制器21还配置为:根据第二电流确定发光器件PD的老化信息,并根据老化信息修正下一个数据补偿写入阶段待传输的数据电压。
相应地,本公开实施例提供的像素补偿方法还包括S400。
S400,在老化感测阶段,第二输入电路222向驱动晶体管DT的控制极传输第三电压,控制驱动晶体管DT关断。感测电路223感测发光器件PD传输至驱动晶体管DT的第一极的第二电流。控制器21根据第二电流确定发光器件PD的老化信息,并根据老化信息修正待传输的数据电压。
此处,老化感测阶段紧邻于发光阶段之后。驱动晶体管DT不向发光器件PD输出任何信号。发光器件PD依靠发光后的残余电荷进行自身放电,由此产生的放电电流即上述第二电流。该第二电流与发光器件PD的老化程度相关。
上述第三电压配置为关断驱动晶体管DT。其可以为低电平或高电平,具体根据驱动晶体管DT的类型确定。示例的,驱动晶体管DT为P型晶体管,第三电压为高电平。示例的,驱动晶体管DT为N型晶体管,第三电压为低电平。
示例的,请参阅图5,在老化感测阶段,第一晶体管T1响应于第一栅极扫描信号导通。第二晶体管T2响应于第二栅极扫描信号导通。第二输入电路222通过第一晶体管T1向驱动晶体管DT的控制极传输第三电压。驱动晶体管DT关断。感测电路223通过第二晶体管T2感测第二电流,并将其传输至控制器21。如此,控制器21便能够根据第二电流确定发光器件PD的老化信息,以修正待传输的数据电压。
由上可见,本公开实施例提供的像素补偿电路在对驱动晶体管DT的阈值电压和特征值进行补偿的情况下,还能够对发光器件PD进行老化补偿。从而,进一步提高像素补偿的效果,保证显示装置的显示效果均一。
另外,由于发光器件PD的相关电压(例如OLED的阳极电压)与其发光效率没有明确且牢固的关系,只能通过大量的测试实验获取大致的拟合关系曲线。并且该拟合关系曲线对于不同的显示基板1没有复用性。而发光器件PD的相关电流(包括发光电流或放电电流)与其发光效率之间呈线性相关,二者之间的关系更为直接、更为准确。这样,通过较少的测试实验便可确定二者的对应关系。因此,与相关技术中通过感测发光器件PD的相关电压(例如OLED的阳极电压)对其进行老化补偿的方式相比,本公开实施例中的像素补偿装置2通过感测发光器件PD的放电电流对其进行老化补偿,还能够通过更加简化的方式,获得更为准确的老化补偿效果。
值得一提地是,由于发光器件PD的老化过程通常比较缓慢,因此,对发光器件PD的老化感测可以隔一定的时间间隔进行一次。具体的时间间隔可以根据实际情况选择确定。示例的,每隔三天对发光器件PD进行一次老化检测。示例的,特定发光驱动周期内的老化感测阶段设定为有效阶段。此时,像素补偿装置2执行老化感测及补偿功能。其他发光驱动周期内的老化感测阶段设定为无效阶段。此时,像素补偿装置2不执行老化感测及补偿功能,而是跳过该阶段执行下一对应阶段的功能。
需要说明地是,在一些实施例中,控制器21与多个外部补偿电路22连接。外部补偿电路22与多个像素驱动电路101连接。不同的外部补偿电路22中和/或同一个外部补偿电路22中不同感测电路223感测第二电流的时长相同。
也就是,像素补偿装置2中的所有感测电路223感测第二电流的时长统一设置为同一固定值。如此,利于降低因感测电路223不同带来的感测偏差,提高整体感测信号,即感测到的第一电流的准确性,进而有效保证发光器件PD老化补偿的准确性。
感测电路223的功能如上所述,其具体结构可以根据实际需要选择确定,本公开实施例对此不做限定。
在一些实施例中,请参阅图6,感测电路223包括电流感测子电路2231和电压感测子电路2232。其中,电流感测子电路2231与驱动晶体管DT的第一极以及控制器21分别连接。其配置为:在初始化阶段感测第一电流,将第一电流传输至控制器21;以及,在老化感测阶段感测第二电流,将第二电流传输至控制器21。电压感测子电路2232与驱动晶体管DT的第一极、第一输入电路221以及控制器21分别连接。其配置为:在数据补偿写入阶段感测阈值补偿电压,并将其分别传输至控制器21和第一输入电路221。
上述电流感测子电路2231的结构可以有多种。示例的,请参阅图8,电流感测子电路2231包括第一运算放大器A1、积分电容C1、第一开关S1、第二开关S2以及第三开关S3。其中,第一运算放大器A1的同相输入端通过第二开关S2与基准电压端Uref连接。第一运算放大器A1的反相输入端通过第一开关S1与驱动晶体管DT的第一极连接。第一运算放大器A1的反相输入端还与积分电容C1的第一极连接、以及通过第三开关S3与基准电流源IS连接。第一运算放大器A1的输出端与积分电容C1的第二极、控制器21分别连接。需要说明地是,基准电流源IS还与相关电压端连接(图中未示出),以保证其的正常工作状态。
上述电压感测子电路2232的结构可以有多种。示例的,请继续参阅图8,电压感测子电路2232包括第一运算放大器A1、第四开关S4以及第五开关S5。其中,第一运算放大器A1的同相输入端还通过第四开关S4与驱动晶体管DT的第一极连接。第一运算放大器A1的反相输入端还通过第五开关S5与第一运算放大器A1的输出端连接。
容易理解地是,为了保证感测信号的准确性,感测电路223(包括电压感测子电路2232和电流感测子电路2231)需要通过定期校准,使自身具备良好的感测精密度。在本公开实施例的像素补偿装置2中,第一输入电路221与电压感测子电路2232连接。这样,第一输入电路221可以配置为向感测电路223提供电压输入信号,以辅助其实现校准。
在一些实施例中,发光驱动周期还包括第一校准阶段。第一输入电路221还配置为:在第一校准阶段将第一电压传输至电压感测子电路2232,使电压感测子电路2232输出第四电压至控制器21。控制器21还配置为:根据第四电压与第一电压的差值,修正电压感测子电路2232传输至控制器21的感测电压信号。其中,感测电压信号包括阈值补偿电压。
相应地,本公开实施例中的像素补偿方法还包括S500。
S500,在第一校准阶段,第一输入电路221将第一电压传输至电压感测子电路2232,电压感测子电路2232输出第四电压至控制器21。控制器21根据第四电压与第一电压的差值,修正电压感测子电路2232传输至控制器21的感测电压信号。
可见,本公开实施例中的像素补偿装置2通过复用第一输入电路221,向电压感测子电路2232提供校准所需的输入信号。与相关技术中通过引入其他外部电压端,向电压感测子电路2232提供校准所需的输入信号相比,本公开实施例中的像素补偿装置2能够精简掉对应外部电压端及相应信号线,节省对应空间,从而利于显示装置的窄边框设计。
在一些实施例中,发光驱动周期还包括第二校准阶段。电流感测子电路2231还与基准电流源IS连接。基准电流源IS配置为:在第二校准阶段将基准电流传输至电流感测子电路2231,使电流感测子电路2231输出第三电流。控制器21还配置为:根据第三电流与基准电流的差值,修正电流感测子电路2231传输至控制器21的感测电流信号。其中,感测电流信号包括第一电流和第二电流。
相应地,本公开实施例中的像素补偿方法还包括S600。
S600,在第二校准阶段,基准电流源IS将基准电流传输至电流感测子电路2231,电流感测子电路2231输出第三电流。控制器21根据第三电流与基准电流的差值,修正电流感测子电路2231传输至控制器21的感测电流信号。
值得一提地是,由于电压感测子电路2232和电流感测子电路2231失调(即精密度变差)的过程通常比较缓慢,因此,对电压感测子电路2232和电流感测子电路2231的校准可以隔一定的时间间隔进行一次。具体的时间间隔可以根据实际情况选择确定。示例的,每隔三天对电压感测子电路2232和电流感测子电路2231进行一次校准。示例的,特定发光驱动周期内的第一校准阶段或第二校准阶段设定为有效阶段。此时,像素补偿装置2执行对电压感测子电路2232的校准功能或对电流感测子电路2231的校准功能。其他发光驱动周期内的第一校准阶段或第二校准阶段设定为无效阶段。此时,像素补偿装置2不执行对电压感测子电路2232的校准功能或对电流感测子电路2231的校准功能。
可选的,第一校准阶段或第二校准阶段还可以设定在显示装置的待机时间段内。此处,所述待机时间段是指显示装置显示黑画面的时间段。如此,可以在不影响显示装置正常显示的情况下,完成对电压感测子电路2232和电流感测子电路2231的校准,保证显示过程的稳定性。
需要说明地是,请参阅图7,在外部补偿电路22与多个像素PX内的像素驱动电路101分别连接(例如为两个)的情况下,外部补偿电路22还包括存储电路224。存储电路224设置于感测电路223与控制器21之间,配置为:存储感测电路223输出的感测信号;以及,响应于输出控制信号将感测信号传输至控制器21。其中,感测信号包括第一电流、第二电流、第三电流、阈值补偿电压或第三电压。
容易理解地是,像素补偿电路利用存储电路224的暂存数据功能,可以将控制器21的数据处理时间段与感测电路223的信号感测时间段错开设置,在需要的时候将感测信号输出至控制器21。这样,可以使控制器21有更加充足的时间进行相关数据的处理,能够在保证感测电路223感测效率的情况下,有效降低控制器21、乃至显示装置的运行压力。
示例的,在初始化阶段的第一个子阶段,感测电路223感测第一电流,并将其暂存于存储电路224。在初始化阶段的第二个子阶段,存储电路224响应于对应输出控制信号,将上述第一电流传输至控制器21。
示例的,在数据补偿写入阶段的第一个子阶段,感测电路223感测阈值补偿电压,并将其暂存于存储电路224。在数据补偿写入阶段的第二个子阶段,存储电路224响应于对应输出控制信号,将上述阈值补偿电压传输控制器21。
示例的,在老化感测阶段的第一个子阶段,感测电路223感测第二电流,并将其暂存于存储电路224。在老化感测阶段的第二个子阶段,存储电路224响应于对应输出控制信号,将上述第二电流传输控制器21。
示例的,在第一校准阶段的第一个子阶段,电压感测子电路2232输出第四电压,并将其暂存于存储电路224。在第一校准阶段的第二个子阶段,存储电路224响应于对应输出控制信号,将上述第四电压传输控制器21。
示例的,在第二校准阶段的第一个子阶段,电流感测子电路2231感测第三电流,并将其暂存于存储电路224。在第二校准阶段的第二个子阶段,存储电路224响应于对应输出控制信号,将上述第三电流传输控制器21。
存储电路224存储电路224存储电路224存储电路224存储电路224存储电路224的功能如上所述,其具体结构可以根据实际需要选择确定,本公开实施例对此不做限定。
在一些实施例中,请继续参阅图8,存储电路224包括存储电容C2、第八开关S8以及第九开关S9。其中,感测电路223通过第八开关S8与存储电容C2的第一极连接。控制器21通过第九开关S9与存储电容C2的第一极连接。存储电容C2的第二极接地。
第一输入电路221的功能如上所述,其具体结构可以根据实际需要选择确定,本公开实施例对此不做限定。
在一些实施例中,请继续参阅图8,第一输入电路221包括第二运算放大器A2、第六开关S6以及第七开关S7。其中,第二运算放大器A2的同相输入端通过第六开关S6与感测电路223连接。第二运算放大器A2的同相输入端还通过第七开关S7与第一电压端U1连接。第二运算放大器A2的反相输入端与其输出端连接。第二运算放大器A2的输出端还与驱动晶体管DT的第一极连接。
第二输入电路222的功能如上所述,其具体结构可以根据实际需要选择确定,本公开实施例对此不做限定。
在一些实施例中,请继续参阅图8,第二输入电路222包括多路复用器MUX。多路复用器MUX包括第一输入端、第二输入端、第三输入端以及输出端。其中,第一输入端与第二电压端U2连接,配置为接收第二电压端U2传输的第二电压。第二输入端与控制器21连接,配置为接收控制器21传输的数据电压。第三输入端与第三电压端U3连接,配置为接收第三电压端U3传输的第三电压。输出端与驱动晶体管DT的控制极连接,配置为:在初始化阶段和预存储阶段,将第二电压传输至驱动晶体管DT的控制极;在数据补偿写入阶段,将数据电压传输至驱动晶体管DT的控制极。
容易理解地是,多路复用器MUX能够响应于对应的控制信号,实现不同数据的分时传输。示例的,请参阅图8,多路复用器MUX还与第一控制信号线H1和第二控制信号线H2分别连接。该多路复用器MUX的数据传输功能由第一控制信号和第二控制信号联合控制。示例的,第一控制信号和第二控制信号均为低电平时,多路复用器MUX输出第二电压。第一控制信号为低电平,且第二控制信号为高电平时,多路复用器MUX输出数据电压。第一控制信号和第二控制信号均为高电平时,多路复用器MUX输出第三电压。
由上可见,本实施例中控制器21通过多路复用器MUX将数据电压传输至像素驱动电路101,即多路复用器MUX分时复用为第二输入电路222或数据电压的传输信号线。如此,能够简化像素补偿装置2的结构,节省对应信号线的占用空间,利于实现显示装置的窄边框设计。
在一些实施例中,请继续参阅图8,第二输入电路222还包括第三运算放大器A3。第三运算放大器A3的同相输入端与多路复用器MUX的输出端连接。第三运算放大器A3的输出端与驱动晶体管DT的控制极连接。第三运算放大器A3的反相输入端与其输出端连接。
容易理解地是,第三运算放大器A3在第二输入电路222中作为电压跟随器使用。如此,本实施例中的像素补偿装置2通过在第二输入电路222中设置该电压跟随器,能够提高第二输入电路222的信号驱动力,也即降低数据电压在传输过程中的损耗。以有效保证像素驱动电路101接收到的数据电压的准确性,乃至显示装置的显示效果。
此外,请继续参阅图8,像素补偿装置2还可以包括模数转换器ADC和数模转换器DAC。模数转换器ADC设置于感测电路223与控制器21之间,配置为将外部补偿电路22输出的模拟信号(例如第一电流、第二电流、第三电流、阈值补偿电压或第四电压)转换为数字信号,并传输至控制器21。数模转换器DAC设置于控制器21与像素驱动电路101之间,配置为将控制器21输出的数字信号(例如数据电压)转换为模拟信号,并传输至像素驱动电路101。
为了更加清楚的说明本公开实施例中像素补偿装置2及像素补偿方法,下面以图8所示的像素补偿装置2为例,进行详细描述。
图8所示的像素驱动电路101、感测电路223、第一输入电路221、第二输入电路222以及存储电路224的内部结构在前述一些实施例中已进行了详细说明,此处不再赘述。以下仅对上述像素补偿装置2的各组成部分之间、以及其与像素驱动电路101之间的连接关系进行说明。如图8所示,像素驱动电路101中的第二晶体管T2与感测电路223中的第一开关S1、第四开关S4分别连接。感测电路223通过第一运算放大器A1的输出端与存储电路224中的第八开关S8、第一输入电路221中的第六开关S6分别连接。存储电路224通过第九开关S9与模数转换器ADC的输入端连接。模数转换器ADC的输出端与控制器21连接。控制器21还与数模转换器DAC的输入端连接。数模转换器DAC的输出端通过多路复用器MUX的第一输入端与第二输入电路222连接。第二输入电路222通过第三运算放大器A3的输出端与像素电路中的第一晶体管T1的第二极连接。
图8所示的像素补偿装置2对像素驱动电路101进行补偿的方法如下所述。
在初始化阶段(包括第一个子阶段和第二个子阶段):请参阅图9和图10,第一栅极扫描信号控制第一晶体管T1导通。第二栅极扫描信号控制第二晶体管T2导通。第六开关S6断开。第七开关S7闭合。多路复用器MUX响应于第一控制信号和第二控制信号,输出第一输入端的第二电压。第二运算放大器A2将第一电压通过第二晶体管T2传输至驱动晶体管DT的第一极。多路复用器MUX将第二电压通过第三运算放大器A3、第一晶体管T1传输至驱动晶体管DT的控制极。驱动晶体管DT输出第一电流。
需要说明地是,在初始化阶段的第一个子阶段:请参阅图9,第一开关S1、第二开关S2和第八开关S8闭合。第三开关S3、第四开关S4、第五开关S5和第九开关S9断开。第一电流通过第二晶体管T2、第一开关S1传输至第一运算放大器A1的反相输入端。基准电压通过第二开关S2传输至第一运算放大器A1的同相输入端。由积分电容C1和第三运算放大器A3组成的积分器,根据第一电流和基准电压,输出第一电流信号。第一电流信号包括电压信号或电流信号。第一电流信号通过第八开关S8,传输至存储电容C2的第一极。存储电容C2充电,存储第一电流信号。
在初始化阶段的第二个子阶段:请参阅图10,第一开关S1、第二开关S2、第三开关S3、第四开关S4、第五开关S5和第八开关S8断开。和第九开关S9闭合。存储电容C2放电,将第一电流信号通过第九开关S9、模数转换器ADC传输至控制器21。
在预存储阶段:请参阅图11,第一栅极扫描信号控制第一晶体管T1导通。第二栅极扫描信号控制第二晶体管T2导通。第一开关S1、第二开关S2、第三开关S3、第四开关S4、第五开关S5、第六开关S6、第七开关S7、第八开关S8和第九开关S9均断开。多路复用器MUX响应于第一控制信号和第二控制信号,输出第一输入端的第二电压。
第二电压通过第三运算放大器A3、第一晶体管T1继续传输至驱动晶体管DT的控制极。第二运算放大器A2的输入端空置。驱动晶体管DT的第一极电压由第一电压补偿至阈值补偿电压。该阈值补偿电压写入第一电容C0的第二极。
在数据补偿写入阶段(包括第一个子阶段和第二个子阶段):请参阅图12和图13,第一栅极扫描信号控制第一晶体管T1导通。第二栅极扫描信号控制第二晶体管T2导通。第一开关S1、第二开关S2、第三开关S3和第七开关S7断开。第四开关S4、第五开关S5和第六开关S6闭合。多路复用器MUX响应于第一控制信号和第二控制信号,输出第一输入端的数据电压。
控制器21将数据电压通过数模转换器DAC传输至多路复用器MUX的第一输入端。多路复用器MUX将数据电压通过第三运算放大器A3、第一晶体管T1传输至驱动晶体管DT的控制极。阈值补偿电压通过第二晶体管T2、第四开关S4传输至第一运算放大器A1的同相输入端,继而通过由第一运算放大器A1和第五开关S5组成的电压跟随器的输出端输出。之后,通过第六开关S6、第二运算放大器A2、第二晶体管T2馈回至驱动晶体管DT的第一极。
需要说明地是,在数据补偿写入阶段的第一个子阶段:请参阅图12,第八开关S8闭合。第九开关S9断开。由第一运算放大器A1和第五开关S5组成的电压跟随器的输出端输出的阈值补偿电压,还通过第八开关S8传输至存储电容C2的第一极。存储电容C2充电,存储阈值补偿电压。
在数据补偿写入阶段的第二个子阶段:请参阅图13,第八开关S8断开。第九开关S9闭合。存储电容C2放电,将阈值补偿电压通过第九开关S9、模数转换器ADC传输至控制器21。控制器21根据第一电流信号和阈值补偿电压,确定驱动晶体管DT的实际特征值。
在老化感测阶段(包括第一个子阶段和第二个子阶段):请参阅图14和图15,第一栅极扫描信号控制第一晶体管T1导通。第二栅极扫描信号控制第二晶体管T2导通多路复用器MUX响应于第一控制信号和第二控制信号,输出第三输入端的第三电压。第三开关S3、第四开关S4、第五开关S5、第六开关S6和第七开关S7断开。
多路复用器MUX将第三电压通过第三运算放大器A3、第一晶体管T1传输至驱动晶体管DT的控制极。驱动晶体管DT关断。发光器件PD放电输出第二电流。
需要说明地是,在老化感测阶段的第一个子阶段:请参阅图14,第一开关S1、第二开关S2和第八开关S8闭合。第九开关S9断开。第二电流通过第二晶体管T2、第一开关S1传输至第一运算放大器A1的反相输入端。基准电压通过第二开关S2传输至第一运算放大器A1的同相输入端。由积分电容C1和第三运算放大器A3组成的积分器,根据第二电流和基准电压,输出第二电流信号。第二电流信号包括电压信号或电流信号。第一电流信号通过第八开关S8,传输至存储电容C2的第一极。存储电容C2充电,存储第二电流信号。
在老化感测阶段的第二个子阶段:请参阅图15,第一开关S1、第二开关S2和第八开关S8断开。第九开关S9闭合。存储在存储电容C2的第二电流信号,通过第九开关S9、数模转换器DAC传输至控制器21。控制器21根据第二电流信号,确定发光器件PD的老化信息。
在第一校准阶段的第一个子阶段:请参阅图16,第一栅极扫描信号控制第一晶体管T1关断。第二栅极扫描信号控制第二晶体管T2关断。第四开关S4、第五开关S5、第七开关S7和第八开关S8闭合。第九开关S9断开。第一电压通过第二运算放大器A2、第四开关S4传输至第一运算放大器A1的同相输入端;由第一运算放大器A1与第五开关S5组成的电压跟随器输出第四电压。第四电压通过第八开关S8传输至存储电容C2的第一极。存储电容C2充电,存储第四电压。
在第一校准阶段的第二个子阶段:请参阅图17,第一栅极扫描信号控制第一晶体管T1关断。第二栅极扫描信号控制第二晶体管T2关断。第一开关S1、第二开关S2、第三开关S3、第四开关S4、第五开关S5、第六开关S6、第七开关S7和第八开关S8断开。第九开关S9闭合。存储电容C2放电,将第四电压通过第九开关S9、模数转换器ADC传输至控制器21。控制器21根据第四电压和第一电压的差值,修正电压感测子电路2232传输至控制器21的感测电压信号。
在第二校准阶段的第一个子阶段:请参阅图18,第一栅极扫描信号控制第一晶体管T1关断。第二栅极扫描信号控制第二晶体管T2关断。第二开关S2、第三开关S3和第八开关S8闭合。第一开关S1、第四开关S4、第五开关S5、第六开关S6、第七开关S7和第九开关S9断开。
基准电压通过第二开关S2传输至第一运算放大器A1的同相输入端。基准电流通过第三开关S3传输至第一运算放大器A1的反相输入端。由第一运算放大器A1和积分电容C1组成的积分器输出第三电流信号。第三电流信号通过第八开关S8传输至存储电容C2的第一极。存储电容C2充电,存储第三电流信号。
在第二校准阶段的第二个子阶段:请参阅图19,第一栅极扫描信号控制第一晶体管T1关断。第二栅极扫描信号控制第二晶体管T2关断。第一开关S1、第二开关S2、第三开关S3、第四开关S4、第五开关S5、第六开关S6、第七开关S7和第八开关S8断开。第九开关S9闭合。
存储电容C2放电,将第三电流信号通过第九开关S9、模数转换器ADC传输至控制器21。控制器21根据第三电流与基准电流的差值,修正电流感测子电路2231传输至控制器21的感测电流信号。
由上可见,在图8所示的像素补偿装置2中,利用第一运算放大器A1与积分电容C1组成积分器,进行电流信号(包括第一电流和第二电流)的感测及输出;通过将第一运算放大器A1的反相输入端与其输出端连接,使其作为电压跟随器,进行电压信号(包括阈值补偿电压)的感测和输出。也即,本实施例中的像素补偿装置2通过复用第一运算放大器A1,完成电压感测和电流感测两项功能。如此,可以简化像素补偿装置2的电路结构,节省对应电子器件的占用空间,从而利用实现显示装置的窄边框设计。
存储电路224需要说明地是,在本实施例提供的像素补偿装置2中,对感测电路223进行校准前,还可以利用第一电压端U1对模数转换器ADC进行校准。示例的,请参阅图20,在对模数转换器ADC校准阶段,第一栅极扫描信号控制第一晶体管T1关断。第二栅极扫描信号控制第二晶体管T2关断。第一开关S1、第二开关S2、第三开关S3和第六开关S6断开。第四开关S4、第五开关S5、第七开关S7、第八开关S8和第九开关S9闭合。第一电压通过第二运算放大器A2、第四开关S4传输至第一运算放大器A1的同相输入端;由第一运算放大器A1与第五开关S5组成的电压跟随器输出第一电压。第五电压通过第八开关S8和第九开关传输至模数转换器ADC。模数转换器ADC输出第五电压至控制器21。这样,控制器21便能够根据第五电压与第一电压的差值,修正感测电路223传输至控制器21的感测信号(包括上述感测电流信号和感测电压信号),以进一步保证感测信号的准确性,使像素补偿装置2对像素PX的补偿更为精准。
此外,本公开实施例中的第一开关S1、第二开关S2、第三开关S3、第四开关S4、第五开关S5、第六开关S6、第七开关S7、第八开关S8或第九开关S9可以为任何能够通过控制信号实现打开和闭合的电子器件。示例的,第一开关S1、第二开关S2、第三开关S3、第四开关S4、第五开关S5、第六开关S6、第七开关S7、第八开关S8或第九开关S9为开关型晶体管。该开关型晶体管包括P型晶体管或N型晶体管,通过其控制极上施加的对应控制信号控制其导通或关断。可选的,所述控制信号由控制器21(例如TCON)提供。
本公开实施例中的显示装置或像素补偿方法所能达到的有益效果与上述一些实施例中的像素补偿装置2所能达到的有益效果相同,此处不再赘述。
在上述实施方式的描述中,具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述,仅为本公开的具体实施方式,但本公开的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本公开揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本公开的保护范围之内。因此,本公开的保护范围应以所述权利要求的保护范围为准。

Claims (17)

1.一种像素补偿装置,其特征在于,包括:控制器以及与所述控制器连接的外部补偿电路;所述外部补偿电路位于像素外且与至少一个像素内的像素驱动电路连接;所述像素驱动电路包括驱动晶体管;所述像素驱动电路的一个发光驱动周期包括初始化阶段、预存储阶段以及数据补偿写入阶段;所述外部补偿电路包括第一输入电路、第二输入电路和感测电路;其中,
所述第一输入电路与所述驱动晶体管的第一极、所述感测电路分别连接,配置为:在所述初始化阶段向所述驱动晶体管的第一极传输第一电压,在所述预存储阶段空置,以及在数据补偿写入阶段向所述驱动晶体管的第一极传输阈值补偿电压;所述第二输入电路与所述驱动晶体管的控制极连接,配置为:在所述初始化阶段和所述预存储阶段向所述驱动晶体管的控制极传输第二电压,以使所述驱动晶体管的第一极的电压在所述预存储阶段由所述第一电压补偿至所述阈值补偿电压;
其中,所述驱动晶体管的第一极与发光器件连接,所述第一电压和所述阈值补偿电压均小于所述发光器件的开启电压;所述阈值补偿电压等于所述第二电压与所述驱动晶体管的阈值电压之差;
所述感测电路还与所述控制器、所述驱动晶体管的第一极连接,配置为:在所述初始化阶段感测所述驱动晶体管的第一极传输的第一电流,并将所述第一电流传输至所述控制器;在所述数据补偿写入阶段感测所述阈值补偿电压,并将所述阈值补偿电压分别传输至所述控制器和所述第一输入电路;
所述控制器还与所述驱动晶体管的控制极连接,配置为:在所述数据补偿写入阶段向所述驱动晶体管的控制极传输数据电压;所述控制器还配置为:根据所述第一电流和所述阈值补偿电压确定所述驱动晶体管的实际特征值,并根据所述实际特征值修正下一个所述数据补偿写入阶段中待传输的数据电压。
2.根据权利要求1所述的像素补偿装置,其特征在于,
所述发光驱动周期还包括老化感测阶段;
所述第二输入电路还配置为:在所述老化感测阶段向所述驱动晶体管的控制极传输第三电压,控制所述驱动晶体管关断;
所述感测电路还配置为:在所述老化感测阶段感测所述发光器件传输至所述驱动晶体管的第一极的第二电流;
所述控制器还配置为:根据所述第二电流确定所述发光器件的老化信息,并根据所述老化信息修正下一个所述数据补偿写入阶段待传输的数据电压。
3.根据权利要求2所述的像素补偿装置,其特征在于,
所述感测电路包括电流感测子电路和电压感测子电路;其中,
所述电流感测子电路与所述驱动晶体管的第一极以及所述控制器分别连接;配置为:在所述初始化阶段感测所述第一电流,将所述第一电流传输至所述控制器;以及,在所述老化感测阶段感测所述第二电流,将所述第二电流传输至所述控制器;
所述电压感测子电路与所述驱动晶体管的第一极、所述第一输入电路以及所述控制器分别连接;配置为:在所述数据补偿写入阶段感测所述阈值补偿电压,并将其分别传输至所述控制器和所述第一输入电路。
4.根据权利要求3所述的像素补偿装置,其特征在于,
所述发光驱动周期还包括第一校准阶段;
所述第一输入电路还配置为:在所述第一校准阶段将所述第一电压传输至所述电压感测子电路,使所述电压感测子电路输出第四电压至所述控制器;
所述控制器还配置为:根据所述第四电压与所述第一电压的差值,修正所述电压感测子电路传输至所述控制器的感测电压信号;所述感测电压信号包括所述阈值补偿电压。
5.根据权利要求3所述的像素补偿装置,其特征在于,
所述发光驱动周期还包括第二校准阶段;
所述电流感测子电路还与基准电流源连接;
所述基准电流源配置为:在所述第二校准阶段将基准电流传输至所述电流感测子电路,使所述电流感测子电路输出第三电流;
所述控制器还配置为:根据所述第三电流与所述基准电流的差值,修正所述电流感测子电路传输至所述控制器的感测电流信号;所述感测电流信号包括所述第一电流和所述第二电流。
6.根据权利要求1所述的像素补偿装置,其特征在于,
在所述外部补偿电路与多个所述像素内的所述像素驱动电路分别连接的情况下,所述外部补偿电路还包括存储电路;
所述存储电路设置于所述感测电路与所述控制器之间;配置为:存储所述感测电路输出的感测信号;以及,响应于输出控制信号将所述感测信号传输至所述控制器;所述感测信号包括所述第一电流或所述阈值补偿电压。
7.根据权利要求6所述的像素补偿装置,其特征在于,
所述存储电路包括存储电容、第八开关以及第九开关;其中,
所述感测电路通过所述第八开关与所述存储电容的第一极连接;所述控制器通过所述第九开关与所述存储电容的第一极连接;所述存储电容的第二极接地。
8.根据权利要求3~5任一项所述的像素补偿装置,其特征在于,
所述电流感测子电路包括第一运算放大器、积分电容、第一开关以及第二开关;其中,
所述第一运算放大器的同相输入端通过所述第二开关与基准电压端连接,所述第一运算放大器的反相输入端通过所述第一开关与所述驱动晶体管的第一极连接;所述第一运算放大器的反相输入端还与所述积分电容的第一极连接,所述第一运算放大器的输出端与所述积分电容的第二极、所述控制器分别连接。
9.根据权利要求8所述的像素补偿装置,其特征在于,
所述电压感测子电路包括所述第一运算放大器、第四开关以及第五开关;其中,
所述第一运算放大器的同相输入端还通过所述第四开关与所述驱动晶体管的第一极连接;所述第一运算放大器的反相输入端还通过所述第五开关与所述第一运算放大器的输出端连接。
10.根据权利要求1~6任一项所述的像素补偿装置,其特征在于,
所述第二输入电路包括多路复用器;所述多路复用器包括第一输入端、第二输入端、第三输入端以及输出端;
所述第一输入端与第二电压端连接,配置为接收所述第二电压端传输的所述第二电压;
所述第二输入端与控制器连接,配置为接收所述控制器传输的所述数据电压;
所述第三输入端与第三电压端连接,配置为接收所述第三电压端传输的所述第三电压;
所述输出端与所述驱动晶体管的控制极连接,配置为:在所述初始化阶段和所述预存储阶段,将所述第二电压传输至所述驱动晶体管的控制极;在所述数据补偿写入阶段,将所述数据电压传输至所述驱动晶体管的控制极。
11.根据权利要求10所述的像素补偿装置,其特征在于,
所述第二输入电路还包括第三运算放大器;
所述第三运算放大器的同相输入端与所述多路复用器的输出端连接,所述第三运算放大器的输出端与所述驱动晶体管的控制极连接;所述第三运算放大器的反相输入端与其输出端连接。
12.根据权利要求1~6任一项所述的像素补偿装置,其特征在于
所述第一输入电路包括第二运算放大器、第六开关以及第七开关;其中,
所述第二运算放大器的同相输入端通过所述第六开关与所述感测电路连接;所述第二运算放大器的同相输入端还通过所述第七开关与第一电压端连接;所述第二运算放大器的反相输入端与其输出端连接;所述第二运算放大器的输出端还与所述驱动晶体管的第一极连接。
13.一种像素补偿方法,应用于如权利要求1~12任一项所述的像素补偿装置,所述像素补偿装置包括控制器以及与所述控制器连接的外部补偿电路;所述外部补偿电路位于像素外且与至少一个像素内的像素驱动电路连接;所述像素驱动电路包括驱动晶体管;所述像素驱动电路的一个发光驱动周期包括初始化阶段、预存储阶段以及数据补偿写入阶段;所述外部补偿电路包括第一输入电路、第二输入电路和感测电路;其特征在于,所述补偿方法包括:
在所述初始化阶段,所述第一输入电路将第一电压传输至所述驱动晶体管的第一极;所述第二输入电路将第二电压传输至所述驱动晶体管的控制极,所述驱动晶体管导通,并输出第一电流;所述感测电路感测所述第一电流,并将其传输至所述控制器;
在所述预存储阶段,所述第一输入电路空置;所述第二输入电路将所述驱动晶体管的控制极电压维持在所述第二电压,所述驱动晶体管的第一极电压由所述第一电压补偿至阈值补偿电压;
在所述数据补偿写入阶段,所述控制器向所述驱动晶体管的控制极传输数据电压;所述感测电路感测所述阈值补偿电压,并将其分别传输至所述控制器和所述第一输入电路;所述第一输入电路将所述阈值补偿电压馈回至所述驱动晶体管的第一极;其中,所述数据电压为所述控制器根据上一个所述发光驱动周期确定的所述驱动晶体管的实际特征值修正后的电压。
14.根据权利要求13所述的像素补偿方法,其特征在于,所述发光驱动周期还包括老化感测阶段;
所述像素补偿方法还包括:
在所述老化感测阶段,所述第二输入电路向所述驱动晶体管的控制极传输第三电压,控制所述驱动晶体管关断;所述感测电路感测发光器件传输至所述驱动晶体管的第一极的第二电流;所述控制器根据所述第二电流确定所述发光器件的老化信息,并根据所述老化信息修正待传输的所述数据电压。
15.根据权利要求14所述的像素补偿方法,其特征在于,
所述控制器与多个所述外部补偿电路连接;所述外部补偿电路与多个所述像素驱动电路连接;
不同的所述外部补偿电路中和/或同一个所述外部补偿电路中不同所述感测电路感测所述第一电流的时长相同;
不同的所述外部补偿电路中和/或同一个所述外部补偿电路中不同所述感测电路感测所述第二电流的时长相同。
16.根据权利要求13~15任一项所述的像素补偿方法,其特征在于,
所述感测电路包括电流感测子电路和电压感测子电路,所述发光驱动周期还包括第一校准阶段和第二校准阶段;所述像素补偿方法还包括:
在所述第一校准阶段,所述第一输入电路将所述第一电压传输至所述电压感测子电路,所述电压感测子电路输出第四电压至所述控制器;所述控制器根据所述第四电压与所述第一电压的差值,修正所述电压感测子电路传输至所述控制器的感测电压信号;
在第二校准阶段,基准电流源将基准电流传输至所述电流感测子电路,所述电流感测子电路输出第三电流;所述控制器根据所述第三电流与所述基准电流的差值,修正所述电流感测子电路传输至所述控制器的感测电流信号。
17.一种显示装置,其特征在于,包括如权利要求1~12任一项所述的像素补偿装置。
CN202010527799.5A 2020-06-11 2020-06-11 像素补偿装置及像素补偿方法、显示装置 Active CN111583872B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010527799.5A CN111583872B (zh) 2020-06-11 2020-06-11 像素补偿装置及像素补偿方法、显示装置
US17/790,085 US11694624B2 (en) 2020-06-11 2021-06-02 Pixel compensation device, pixel compensation method and display apparatus
PCT/CN2021/097978 WO2021249264A1 (zh) 2020-06-11 2021-06-02 像素补偿装置及像素补偿方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010527799.5A CN111583872B (zh) 2020-06-11 2020-06-11 像素补偿装置及像素补偿方法、显示装置

Publications (2)

Publication Number Publication Date
CN111583872A CN111583872A (zh) 2020-08-25
CN111583872B true CN111583872B (zh) 2021-03-12

Family

ID=72112852

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010527799.5A Active CN111583872B (zh) 2020-06-11 2020-06-11 像素补偿装置及像素补偿方法、显示装置

Country Status (3)

Country Link
US (1) US11694624B2 (zh)
CN (1) CN111583872B (zh)
WO (1) WO2021249264A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111583872B (zh) 2020-06-11 2021-03-12 京东方科技集团股份有限公司 像素补偿装置及像素补偿方法、显示装置
CN113257184B (zh) 2021-05-10 2022-10-25 京东方科技集团股份有限公司 采样电路及驱动方法、像素采样电路、显示装置
KR20230027392A (ko) * 2021-08-18 2023-02-28 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN113920938B (zh) * 2021-10-27 2022-08-19 锐芯微电子股份有限公司 校准装置、显示芯片和显示器
CN114429749B (zh) * 2022-02-10 2024-02-06 西安芯源微科技有限公司 一种主动发光元件侦测及反向补偿电路
CN114822406B (zh) * 2022-05-20 2023-12-05 昆山国显光电有限公司 显示装置及其驱动方法
CN117594009A (zh) * 2023-12-28 2024-02-23 惠科股份有限公司 有机发光显示装置及其驱动方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103050083A (zh) * 2011-10-12 2013-04-17 乐金显示有限公司 有机发光显示设备
CN103117040A (zh) * 2013-01-25 2013-05-22 北京大学深圳研究生院 像素电路、显示装置及显示驱动方法
CN103295525A (zh) * 2013-05-31 2013-09-11 京东方科技集团股份有限公司 像素电路及其驱动方法、有机发光显示面板及显示装置
CN104200779A (zh) * 2014-09-25 2014-12-10 上海天马有机发光显示技术有限公司 像素电路及其驱动方法、显示面板、显示装置
CN105047137A (zh) * 2015-09-09 2015-11-11 深圳市华星光电技术有限公司 Amoled实时补偿系统
CN105096838A (zh) * 2015-09-25 2015-11-25 京东方科技集团股份有限公司 显示面板及其驱动方法和显示装置
CN106504707A (zh) * 2016-10-14 2017-03-15 深圳市华星光电技术有限公司 Oled像素混合补偿电路及混合补偿方法
CN108109588A (zh) * 2018-01-10 2018-06-01 京东方科技集团股份有限公司 电压采集电路及方法、外部补偿电路及显示装置
CN108766349A (zh) * 2018-06-19 2018-11-06 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板、显示面板

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5017773B2 (ja) * 2004-09-17 2012-09-05 ソニー株式会社 画素回路及び表示装置とこれらの駆動方法
KR102053444B1 (ko) * 2013-11-06 2019-12-06 엘지디스플레이 주식회사 유기발광 표시장치와 그의 이동도 보상방법
US20150279277A1 (en) * 2014-04-01 2015-10-01 Shenzhen China Star Optoelectronics Technology Co., Ltd. Pixel Driving Circuit of OLED Display and the Driving Method Thereof
KR101597037B1 (ko) * 2014-06-26 2016-02-24 엘지디스플레이 주식회사 구동소자의 전기적 특성 편차를 보상할 수 있는 유기발광 표시장치
KR102333868B1 (ko) * 2014-12-10 2021-12-07 엘지디스플레이 주식회사 Oled 표시 장치
CN106328061B (zh) 2016-10-14 2019-03-12 深圳市华星光电技术有限公司 Oled像素混合补偿电路及混合补偿方法
KR102573334B1 (ko) * 2016-12-28 2023-09-01 엘지디스플레이 주식회사 유기발광표시장치 및 그의 구동방법
CN106710528B (zh) * 2017-01-23 2019-03-12 上海天马有机发光显示技术有限公司 有机发光像素驱动电路、驱动方法以及有机发光显示面板
CN106910468B (zh) * 2017-04-28 2019-05-10 上海天马有机发光显示技术有限公司 显示面板、显示装置及像素电路的驱动方法
KR102417070B1 (ko) * 2017-11-06 2022-07-06 삼성디스플레이 주식회사 휘도 불균일 보상 방법 및 이를 채용한 표시 장치
CN108169577B (zh) * 2018-01-26 2020-06-23 京东方科技集团股份有限公司 一种电容检测方法
CN108986748B (zh) * 2018-08-02 2021-08-27 京东方科技集团股份有限公司 一种消除驱动晶体管漏电流的方法及系统、显示装置
CN110264957B (zh) * 2019-06-24 2021-01-26 京东方科技集团股份有限公司 一种像素电路的补偿方法、装置、显示设备
KR102629520B1 (ko) * 2019-07-25 2024-01-25 엘지디스플레이 주식회사 표시 장치
KR102593323B1 (ko) * 2019-11-13 2023-10-25 엘지디스플레이 주식회사 표시 장치
KR102636598B1 (ko) * 2019-12-13 2024-02-13 엘지디스플레이 주식회사 화소 구동 회로를 포함한 전계발광 표시장치
US11501707B2 (en) * 2020-03-31 2022-11-15 Chengdu Boe Optoelectronics Technology Co., Ltd. Pixel circuit and driving method thereof, display device and driving method thereof
CN111583872B (zh) 2020-06-11 2021-03-12 京东方科技集团股份有限公司 像素补偿装置及像素补偿方法、显示装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103050083A (zh) * 2011-10-12 2013-04-17 乐金显示有限公司 有机发光显示设备
CN103117040A (zh) * 2013-01-25 2013-05-22 北京大学深圳研究生院 像素电路、显示装置及显示驱动方法
CN103295525A (zh) * 2013-05-31 2013-09-11 京东方科技集团股份有限公司 像素电路及其驱动方法、有机发光显示面板及显示装置
CN104200779A (zh) * 2014-09-25 2014-12-10 上海天马有机发光显示技术有限公司 像素电路及其驱动方法、显示面板、显示装置
CN105047137A (zh) * 2015-09-09 2015-11-11 深圳市华星光电技术有限公司 Amoled实时补偿系统
CN105096838A (zh) * 2015-09-25 2015-11-25 京东方科技集团股份有限公司 显示面板及其驱动方法和显示装置
CN106504707A (zh) * 2016-10-14 2017-03-15 深圳市华星光电技术有限公司 Oled像素混合补偿电路及混合补偿方法
CN108109588A (zh) * 2018-01-10 2018-06-01 京东方科技集团股份有限公司 电压采集电路及方法、外部补偿电路及显示装置
CN108766349A (zh) * 2018-06-19 2018-11-06 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板、显示面板

Also Published As

Publication number Publication date
WO2021249264A1 (zh) 2021-12-16
US20230042060A1 (en) 2023-02-09
CN111583872A (zh) 2020-08-25
US11694624B2 (en) 2023-07-04

Similar Documents

Publication Publication Date Title
CN111583872B (zh) 像素补偿装置及像素补偿方法、显示装置
US11380268B2 (en) Driving controller, display device including the same and driving method of display device
US10930210B2 (en) Organic light-emitting diode display capable of reducing kickback effect
US11107420B2 (en) Display device
CN110969990B (zh) 电流感测装置以及包括电流感测装置的有机发光显示装置
US11107408B2 (en) Pixel circuit and driving method thereof, and display device
CN101770745B (zh) 显示装置、显示装置驱动方法及电子设备
US20210201761A1 (en) Pixel Circuit and Driving Method Thereof, and Display Device
US10755639B2 (en) Pixel unit, a display apparatus having the same and a method of driving the display apparatus
US20080225023A1 (en) Drive circuit and drive method of light emitting display apparatus
US20210142735A1 (en) Display device
US11562699B2 (en) Display device and method for driving the same
CN116416952A (zh) 显示装置
US20200118485A1 (en) Data driver integrated circuit, display device comprising the same, and method of driving the same
CN113658554B (zh) 像素驱动电路、像素驱动方法及显示装置
US11367400B2 (en) Display device
CN108470541B (zh) 像素电路及其驱动方法、显示面板及显示装置
KR20100054001A (ko) 표시 장치 및 그의 구동 방법
US20220199876A1 (en) Electroluminescence display apparatus
KR20230091554A (ko) 전계 발광 표시장치와 그 구동 장치
CN114694562A (zh) 电致发光显示装置
CN108831383B (zh) 像素电路及其驱动方法、显示面板及显示装置
US20100090993A1 (en) Led pixel driving circuit
KR20170078979A (ko) 유기발광 표시장치의 구동방법
KR102723500B1 (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant