KR20230091554A - 전계 발광 표시장치와 그 구동 장치 - Google Patents

전계 발광 표시장치와 그 구동 장치 Download PDF

Info

Publication number
KR20230091554A
KR20230091554A KR1020210180764A KR20210180764A KR20230091554A KR 20230091554 A KR20230091554 A KR 20230091554A KR 1020210180764 A KR1020210180764 A KR 1020210180764A KR 20210180764 A KR20210180764 A KR 20210180764A KR 20230091554 A KR20230091554 A KR 20230091554A
Authority
KR
South Korea
Prior art keywords
compensation value
timing controller
memory
main
boundary
Prior art date
Application number
KR1020210180764A
Other languages
English (en)
Inventor
박민주
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020210180764A priority Critical patent/KR20230091554A/ko
Priority to CN202211030990.4A priority patent/CN116266450A/zh
Priority to US17/939,775 priority patent/US20230196976A1/en
Publication of KR20230091554A publication Critical patent/KR20230091554A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0221—Addressing of scan or signal lines with use of split matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Abstract

본 명세서의 실시예에 따른 전계 발광 표시장치는 제1 픽셀들을 포함하여 제1 영상 데이터를 표시하는 제1 액티브 영역과, 제2 픽셀들을 포함하여 제2 영상 데이터를 표시하는 제2 액티브 영역을 갖는 표시패널; 상기 제1 픽셀들을 대상으로 한, 제1 메인 보상값과 제1 경계부 보상값을 저장하는 제1 메모리; 상기 제2 픽셀들을 대상으로 한, 제2 메인 보상값과 제2 경계부 보상값을 저장하는 제2 메모리; 상기 제1 메인 보상값과 상기 제1 경계부 보상값과 상기 제2 경계부 보상값을 기반으로 상기 제1 영상 데이터를 보정하는 제1 타이밍 콘트롤러; 및 상기 제2 메인 보상값과 상기 제2 경계부 보상값과 상기 제1 경계부 보상값을 기반으로 상기 제2 영상 데이터를 보정하는 제2 타이밍 콘트롤러를 포함한다.

Description

전계 발광 표시장치와 그 구동 장치{Electroluminescent Display Device and Driving Device thereof}
이 명세서는 전계 발광 표시장치와 그 구동 장치에 관한 것이다.
표시장치의 공정 기술과 구동 회로 기술의 발달에 힘입어 대화면, 고해상도 표시장치의 시장이 확대되고 있다. 고품위의 화질을 구현하기 위하여, 고해상도, 컬러 뎁쓰(Color Depth) 확장, 고 배속 구동 등으로 표시장치가 개발되고 있다.
전계 발광 표시장치는 응답속도가 빠르고 발광효율, 휘도, 시야각이 우수하여 표시장치로의 활용성이 크다. 그런데, 전계 발광 표시장치의 화면 사이즈와 커지고 해상도가 높아지면, 픽셀의 구동 특성 편차, 경시 변화 등에서 화면 위치에 따라 그 차이가 커진다. 따라서, 전계 발광 표시장치의 경우에, 화면 전체에서 픽셀들의 화질을 균일하게 할 수 있는 고해상도, 대화면 구현이 어렵다.
본 명세서의 실시예가 해결하고자 하는 과제는 화면 전체에서 균일한 화질을 구현할 수 있는 고해상도, 대화면 전계 발광 표시장치와 그 구동 장치를 제공하는 것이다.
다만, 본 명세서의 과제들은 이상에서 언급한 바로 제한되지 않으며, 이하의 실시예들로부터 또 다른 기술적 과제들이 유추될 수 있다.
본 명세서의 실시예에 따른 전계 발광 표시장치는 제1 픽셀들을 포함하여 제1 영상 데이터를 표시하는 제1 액티브 영역과, 제2 픽셀들을 포함하여 제2 영상 데이터를 표시하는 제2 액티브 영역을 갖는 표시패널; 상기 제1 픽셀들을 대상으로 한, 제1 메인 보상값과 제1 경계부 보상값을 저장하는 제1 메모리; 상기 제2 픽셀들을 대상으로 한, 제2 메인 보상값과 제2 경계부 보상값을 저장하는 제2 메모리; 상기 제1 메인 보상값과 상기 제1 경계부 보상값과 상기 제2 경계부 보상값을 기반으로 상기 제1 영상 데이터를 보정하는 제1 타이밍 콘트롤러; 및 상기 제2 메인 보상값과 상기 제2 경계부 보상값과 상기 제1 경계부 보상값을 기반으로 상기 제2 영상 데이터를 보정하는 제2 타이밍 콘트롤러를 포함한다.
본 명세서의 실시예에 따라 제1 픽셀들을 포함하여 제1 영상 데이터를 표시하는 표시패널의 제1 액티브 영역과, 제2 픽셀들을 포함하여 제2 영상 데이터를 표시하는 상기 표시패널의 제2 액티브 영역을 갖는 전계 발광 표시장치의 구동 장치는, 상기 제1 픽셀들을 대상으로 한, 제1 메인 보상값과 제1 경계부 보상값을 저장하는 제1 메모리; 상기 제2 픽셀들을 대상으로 한, 제2 메인 보상값과 제2 경계부 보상값을 저장하는 제2 메모리; 상기 제1 메인 보상값과 상기 제1 경계부 보상값과 상기 제2 경계부 보상값을 기반으로 상기 제1 영상 데이터를 보정하는 제1 타이밍 콘트롤러; 및 상기 제2 메인 보상값과 상기 제2 경계부 보상값과 상기 제1 경계부 보상값을 기반으로 상기 제2 영상 데이터를 보정하는 제2 타이밍 콘트롤러를 포함한다.
본 실시예는 다음과 같은 효과가 있다.
본 실시예는 표시패널의 화면을 복수의 액티브 영역들로 분할 구동한다. 액티브 영역들을 분할 구동을 제어하는 타이밍 콘트롤러들은 쉐어(share)된 경계부 보상값들을 상호 연관시켜 영상 처리를 수행하기 때문에 액티브 영역들 사이에 있는 경계선 근처에서의 시각적 단차 발생 가능성이 현저히 줄어들 수 있다.
이를 통해 본 실시예는 화면 전체에서 균일한 화질을 구현할 수 있는 고해상도, 대화면 표시장치를 제공할 수 있다.
본 명세서에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 명세서의 실시예에 따른 전계 발광 표시장치를 개략적으로 보여주는 도면이다.
도 2는 전계 발광 표시장치의 픽셀 어레이와 그에 포함된 픽셀 회로, 및 패널 구동회로를 보여주는 도면이다.
도 3은 전계 발광 표시장치를 전방에서 바라 본 정면도이다.
도 4는 전계 발광 표시장치를 후방에서 바라 본 배면도이다.
도 5는 전계 발광 표시장치의 표시패널이 경계선을 기준으로 제1 액티브 영역과 제2 액티브 영역으로 분할 구동되는 예를 보여주는 도면이다.
도 6은 분할 구동을 위한 메모리와 타이밍 콘트롤러 간의 연결 구성을 보여주는 도면이다.
도 7은 경계부 보상값이 공유된 상태의 영상 표시 상태와 경계부 보상값이 공유되지 않은 상태의 영상 표시 상태를 비교하여 보여주는 도면이다.
도 8 및 도 9는 분할 구동을 위한 메모리와 타이밍 콘트롤러 간의 구동 시퀀스를 보여주는 도면들이다.
이하, 본 실시예에서 전계 발광 표시장치는 유기 발광 표시장치를 중심으로 설명되지만, 본 명세서의 기술적 사상은 이에 한정되지 않는다. 본 실시예의 유기 발광 표시장치의 픽셀들 각각은 픽셀들 각각에서 OLED에 흐르는 전류를 제어하는 구동 소자를 포함한다. 구동 소자는 트랜지스터(Transistor)로 구현될 수 있다. 문턱 전압, 이동도 등과 같은 픽셀의 구동 특성은 모든 픽셀들에서 동일하게 설계됨이 바람직하나, 제조 공정의 불균일, 구동 환경 등에 의해 구동 소자의 전기적 특성이 균일하지 않다. OLED와 구동 소자는 구동 시간이 길어질수록 스트레스(stress)를 많이 받게 되고 데이터 전압에 따라 스트레스 차이가 있다. 구동 소자의 전기적 특성은 스트레스에 영향을 받는다. 픽셀들은 구동 시간이 길어질수록 열화되고 픽셀들 간에 열화 수준이 달라져 화면 상에서 화질 열화가 보여질 수 있다. 따라서, 유기 발광 표시장치는 픽셀들의 구동 특성 열화를 보상하고 그 구동 특성을 균일하게 하기 위하여 내부 보상 방법과 외부 보상 방법으로 픽셀들의 구동 특성 열화를 보상하고 있다.
내부 보상 방법은 구동 소자들 간의 문턱 전압 편차를 픽셀 회로 내부에서 자동으로 보상한다. 내부 보상을 위해서는 OLED에 흐르는 전류가 OLED와 구동 소자의 문턱 전압에 영향을 받지 않도록 OLED와 구동 소자의 문턱 전압만큼 데이터 전압을 픽셀 내에서 보상하는 내부 보상 회로가 픽셀에 추가된다.
외부 보상 방법은 픽셀의 구동 특성(문턱 전압, 이동도 등)을 센싱(sensing)하고, 그 센싱 결과를 바탕으로 표시패널 외부의 보상 회로에서 입력 영상 데이터를 변조함으로써 픽셀들 각각의 구동 특성 변화를 보상한다.
외부 보상 방법은 표시패널에서 픽셀들에 연결된 센싱 회로를 통해 픽셀의 전압 또는 전류를 센싱하고, 아날로그-디지털 변환기(Analog-to-Digital Converter, 이하 "ADC"라 함)를 이용하여 센싱 결과를 디지털 데이터로 변환하여 타이밍 콘트롤러(timing controller)로 전송한다. 타이밍 콘트롤러는 픽셀의 센싱 결과를 기초로 입력 영상의 디지털 비디오 데이터를 변조하여 픽셀의 구동 특성 변화를 보상한다.
이하의 실시예에서, 픽셀 회로는 외부 보상을 위한 센싱 회로에 연결된 예를 보여 주고 있지 않지만, 이에 한정되지 않는다. 예를 들어, 본 실시예의 픽셀 회로는 내부 보상 회로를 더 포함할 수도 있다.
본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 명세서는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서는 청구항의 범주에 의해 정의될 뿐이다.
본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용될 수 있으나, 이 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 명세서의 기술적 사상 내에서 제2 구성요소일 수도 있다.
이하, 첨부된 도면을 참조하여 본 명세서의 실시예를 상세히 설명한다. 이하의 설명에서, 본 명세서와 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
도 1은 본 명세서의 실시예에 따른 전계 발광 표시장치를 개략적으로 보여주는 도면이다. 도 2는 전계 발광 표시장치의 픽셀 어레이와 그에 포함된 픽셀 회로, 및 패널 구동회로를 보여주는 도면이다.
도 1 및 도 2를 참조하면, 본 실시예의 전계 발광 표시장치는 표시패널(PNL)과, 표시패널(PNL)을 구동하기 위한 패널 구동회로(SDRV,GDRV)와, 패널 구동회로(SDRV,GDRV)의 동작을 제어하는 타이밍 콘트롤러(TCON)와, 메모리(MEM)를 포함한다.
표시패널(PNL)에는 매트릭스 형태의 픽셀들로 이루어진 픽셀 어레이가 형성된다. 픽셀 어레이는 입력 영상 데이터(DATA)를 표시하는 액티브 영역이 된다.
액티브 영역에는 다수의 픽셀들이 배치됨과 아울러, 다수의 픽셀들로 구동 전압을 공급해주기 위한 신호 배선들이 배치될 수 있다. 이러한 신호 배선들은 데이터 전압(Vdata)을 공급하기 위한 데이터 라인들(DL)과, 게이트 신호(SCAN,SEN)를 공급하기 위한 게이트 라인들(GL)과, 기준전압(VREF)을 공급함과 아울러 픽셀 구동 특성(Vsen)을 센싱하기 위한 리드 아웃 라인들(RL)을 포함할 수 있다. 액티브 영역에 배치되는 신호 배선들은 고전위 픽셀전압(EVDD)을 전달하기 위한 구동전압 라인을 더 포함할 수 있다. 액티브 영역 상에서 데이터 라인들(DL)과 리드 아웃 라인들(RL)은 제1 방향으로 연장되도록 배치될 수 있으며, 게이트 라인들(GL)은 제1 방향과 교차되는 제2 방향으로 연장되도록 배치될 수 있다. 이러한 신호 배선들은 각 픽셀의 픽셀 회로에 연결됨과 아울러, 패널 구동회로에 연결될 수 있다. 한편, 액티브 영역으로는 저전위 픽셀전압(EVSS)이 공급될 수 있다. 여기서 저전위 픽셀전압(EVSS)은 모든 픽셀들에 인가되는 일종의 공통 전압일 수 있다. 저전위 픽셀전압(EVSS)은 영상 기입을 위한 디스플레이 모드에 비해 구동 특성 검출을 위한 센싱 모드에서 더 높게 인가될 수 있다.
복수의 픽셀들이 하나의 단위 픽셀을 구성할 수 있다. 예컨대, X 방향으로 이웃한 R(적색),W(백색),G(녹색),B(청색) 픽셀들이 하나의 단위 픽셀을 구성할 수 있다. 다만, R,G,B픽셀들이 하나의 단위 픽셀을 구성할 수도 있으며, 이 경우 W 서브 픽셀은 픽셀 어레이에서 생략될 수 있다. R,W,G,B픽셀들은 발광 소자를 구성하는 발광 물질만 다를 뿐이고, 나머지 픽셀 회로의 구성면에서 실질적으로 서로 동일하다.
일 픽셀은 도 2와 같이 발광 소자(OLED), 구동 TFT(DT), 스위치 TFT들(ST1,ST2), 및 스토리지 커패시터(Cst)를 포함할 수 있다. 구동 TFT(DT)와 스위치 TFT들(ST1,ST2)은 NMOS로 구현될 수 있으나 이에 한정되지 않는다.
발광 소자(OLED)는 구동 TFT(DT)로부터 입력되는 픽셀 전류에 대응되는 세기로 발광하는 발광 소자이다. 발광 소자(OLED)는 유기 발광층을 포함한 유기발광다이오드로 구현되거나 또는, 무기 발광층을 포함한 무기발광다이오드로 구현될 수도 있다. 발광 소자(OLED)의 애노드 전극은 제2 노드(N2)에 접속되고, 캐소드 전극은 저전위 픽셀 전압(EVSS)의 입력단에 접속된다.
구동 TFT(DT)는 게이트-소스 간 전압에 대응하여 픽셀 전류를 생성하는 구동 소자이다. 구동 TFT(DT)의 게이트전극은 제1 노드(N1)에 접속되고, 제1 전극(드레인전극)은 고전위 픽셀 전압(EVDD)의 입력단에 접속되며, 제2 전극(소스전극)은 제2 노드(N2)에 접속된다.
스위치 TFT들(ST1,ST2)은 구동 TFT(DT)의 게이트-소스 간 전압을 설정하고, 구동 TFT(DT)의 제2 전극과 리드 아웃 라인(RL)을 연결하는 스위치 소자들이다.
제1 스위치 TFT(ST1)는 데이터라인(DL)과 제1 노드(N1) 사이에 접속되어 제1 게이트라인(GL1)으로부터의 제1 게이트신호(SCAN)에 따라 턴 온 된다. 제1 스위치 TFT(ST1)는 디스플레이 모드 및 센싱 모드 각각에서 셋업 시에 턴 온 된다. 제1 스위치 TFT(ST1)가 턴 온 될 때, 디스플레이용 또는 센싱용 데이터전압(VDATA)이 제1 노드(N1)에 인가된다. 제1 스위치 TFT(ST1)의 게이트전극은 제1 게이트라인(GL1)에 접속되고, 제1 전극은 데이터 라인(DL)에 접속되며, 제2 전극은 제1 노드(N1)에 접속된다.
제2 스위치 TFT(ST2)는 리드 아웃 라인(RL)과 제2 노드(N2) 사이에 접속되어 제2 게이트라인(GL2)으로부터의 제2 게이트신호(SEN)에 따라 턴 온 된다. 제2 스위치 TFT(ST2)는 디스플레이 모드 및 센싱 모드 각각에서 셋업 시에 턴 온 되어, 기준전압(VREF)을 제2 노드(N2)에 인가한다. 또한, 제2 스위치 TFT(ST2)는 센싱 모드에서 상기 셋업 이후의 센싱 동작 중에도 턴 온 되어 구동 TFT(DT)의 소스노드 전압(또는 소스 전압)을 리드 아웃 라인(RL)에 전달한다. 그러면, 리드 아웃 라인(RL)의 기생 커패시터(Cp)에는 상기 소스 전압에 대응되는 센싱 전압(Vsen)이 저장된다. 제2 스위치 TFT(ST2)의 게이트전극은 제2 게이트라인(GL2)에 접속되고, 제1 전극은 리드 아웃 라인(RL)에 접속되며, 제2 전극은 제2 노드(N2)에 접속된다.
스토리지 커패시터(Cst)는 제1 노드(N1)와 제2 노드(N2) 사이에 접속되어 구동 TFT(DT)의 게이트-소스 간 전압을 일정 기간 동안 유지한다. 디스플레이 모드에서 구동 TFT(DT)의 게이트-소스 간 전압은 디스플레이용 데이터전압(VDATA)과 기준전압(VREF) 간의 차전압으로 셋 업 되고, 센싱 모드에서 구동 TFT(DT)의 게이트-소스 간 전압은 센싱용 데이터전압(VDATA)과 기준전압(VREF) 간의 차전압으로 셋 업 된다.
디스플레이 모드에서 구동 TFT(DT)의 게이트-소스 간 전압에 상당하는 픽셀 전류가 구동 TFT(DT)에 흐르며, 이러한 픽셀 전류에 의해 발광 소자(OLED)가 발광한다. 센싱 모드에서 구동 TFT(DT)의 게이트-소스 간 전압에 상당하는 픽셀 전류가 구동 TFT(DT)에 흐르며, 이러한 픽셀 전류에 의해 구동 TFT(DT)의 소스 노드 전압이 변한다. 구동 TFT(DT)의 구동 특성에 따라 상기 소스 노드 전압이 달라지므로, 소스 노드 전압에 대응되는 센싱 전압(Vsen)을 통해 구동 TFT(DT)의 구동 특성 변화가 검출될 수 있다. 한편, 센싱 모드에서 저전위 픽셀전압(EVSS)은 발광 소자(OLED)의 동작점 전압보다 높게 인가되기 때문에, 구동 TFT(DT)의 픽셀 전류는 발광 소자(OLED)로는 흐르지 않고, 리드 아웃 라인(RL)으로만 흐른다. 따라서, 소스 노드 전압이 빠른 시간 내에 센싱 전압(Vsen)으로 반영되기 때문에, 센싱의 신뢰성이 높아질 수 있다.
이러한 픽셀의 구성 및 동작은 일 예시일 뿐이므로, 본 명세서의 기술적 사상은 이에 한정되지 않는다. 예를 들어, 제1 및 제2 게이트신호들(SCAN,SEN)과 제1 및 제2 게이트 라인들(GL1,GL2)은 각각 하나로 단일화 될 수 있다. 또한 픽셀의 구성은 더블 레이트 드라이빙(Double Rate Driving) 방식에 맞게 설계될 수도 있다.
패널 구동회로는 데이터 라인들(DL)에 데이터전압(VDATA)을 공급하는 데이터 구동부(SDRV)와, 데이터전압(VDATA)에 동기되는 게이트 신호(SCAN,SEN)를 픽셀 어레이의 게이트 라인들(GL)에 공급하는 게이트 구동부(GDRV)를 포함한다.
데이터 구동부(SDRV)는 데이터전압(VDATA)을 생성하는 디지털-아날로그 컨버터(DAC)와 센싱 회로(SENU)와 아날로그-디지털 컨버터(ADC)를 포함한다. 디지털-아날로그 컨버터(DAC)는 디스플레이 모드에서 타이밍 콘트롤러(TCON)에서 공급된 영상 데이터(DATA)를 소스 타이밍 제어신호에 맞춰 디스플레이용 데이터전압(VDATA)으로 변환한 후, 데이터라인들(DL)에 공급한다. 디지털-아날로그 컨버터(DAC)는 센싱 모드에서 센싱용 데이터전압(VDATA)을 생성한 후, 데이터라인들(DL)에 공급한다.
센싱 회로(SENU)는 디스플레이 모드에서 기준전압(VREF)을 리드 아웃 라인들(RL)에 공급한다. 센싱 회로(SENU)는 센싱 모드에서 기준전압(VREF)을 리드 아웃 라인들(RL)에 공급한 후, 리드 아웃 라인들(RL)에 충전된 센싱 전압(Vsen)을 샘플링한다. 센싱 회로(SENU)는 리드 아웃 라인(RL)과 기준전압(VREF) 입력 단자 사이에 접속된 기준전압 스위치(SPRE)와, 리드 아웃 라인(RL)과 아날로그-디지털 컨버터(ADC) 사이에 접속된 샘플링 스위치(SAM)를 포함한다. 기준전압 스위치(SPRE)는 디스플레이 모드/센싱 모드의 셋 업 구간에서만 온 되고, 샘플링 스위치(SAM)는 센싱 모드의 샘플링 구간에서만 온 된다.
아날로그-디지털 컨버터(ADC)는 센싱 모드에서 샘플링 스위치(SAM)가 온 될 때 생성되는 샘플링 전압을 디지털 처리하여 센싱 결과 데이터(SDATA)를 출력한다.
게이트 드라이버(GDRV)는 데이터 드라이버(SDRV)를 통해 동작 전압과 게이트 타이밍 제어신호를 전달 받을 수 있다. 게이트 드라이버(GDRV)는 표시패널(PNL)의 액티브 영역 바깥의 비 표시영역에 내장될 수 있다. 게이트 드라이버(GDRV)는 게이트 타이밍 제어신호에 맞춰 제1 및 제2 게이트신호들(SCAN,SEN)을 생성하여 제1 및 제2 게이트라인들(GL1,GL2)에 공급한다. 제1 및 제2 게이트신호들(SCAN,SEN)은 디스플레이 모드에서 디스플레이용 데이터전압(VDATA)이 기입될 픽셀 행을 선택하는 역할을 하고, 센싱 모드에서 센싱용 데이터전압(VDATA)이 기입될 픽셀 행을 선택하는 역할을 한다. 여기서, 픽셀 행은 X 방향으로 이웃한 픽셀들과 신호 라인들의 집합체를 의미한다.
메모리(MEM)는 픽셀들의 구동 특성 변화를 보상할 수 있는 보상값을 저장한다. 메모리(MEM)에 저장된 픽셀 보상값들은 센싱 모드가 반복될 때마다 업데이트될 수 있다. 메모리(MEM)는 플래시 메모리로 구현될 수 있다.
타이밍 콘트롤러(TCON)는 시스템 전원이 켜질 때, 메모리(MEM)에 액세스하여 메모리(MEM)로부터 픽셀 보상값을 리드 아웃한다. 타이밍 콘트롤러(TCON)는 픽셀 보상값을 기반으로 영상 데이터를 보정하여 픽셀들의 구동 특성 변화를 보상하는 외부 보상회로를 포함한다.
본 실시예의 전계 발광 표시장치는 한 장의 표시패널 기판 상에 있는 도 1 및 도 2와 같은 액티브 영역과, 패널 구동회로(SDRV,GDRV)와 타이밍 콘트롤러(TCON)와 메모리(MEM)를 각각 두 개 이상씩 조합하여 고해상도, 대화면 표시장치를 구현한다.
도 3은 전계 발광 표시장치를 전방에서 바라 본 정면도이다. 도 4는 전계 발광 표시장치를 후방에서 바라 본 배면도이다. 그리고, 도 5는 전계 발광 표시장치의 표시패널이 경계선을 기준으로 제1 액티브 영역과 제2 액티브 영역으로 분할 구동되는 예를 보여주는 도면이다.
도 3 내지 도 5를 참조하면, 표시패널(PNL)의 화면은 2개의 액티브 영역들(LS,RS)로 나뉘어진다. 제1 액티브 영역(LS)은 화면의 좌측에 배치되어 제1 타이밍 콘트롤러(TCON1)에 의해 제어된다. 제2 액티브 영역(RS)은 화면의 우측에 배치되어 제2 타이밍 콘트롤러(TCON2)에 의해 제어된다.
데이터 구동부(SDRV)는 소스 드라이브 IC(SIC)에 집적되어 데이터 라인들(DL)과 센싱 라인들(GL)에 연결될 수 있다. 게이트 구동부(GDRV)는 표시패널(PNL)의 기판 상에 직접 형성될 수 있다. 도 3에서, “GIP(Gate In Panel)”은 표시패널(PNL)의 기판 상에 직접 형성된 게이트 구동부(GDRV)를 나타낸다.
도 3에서 “LRB”는 제1 액티브 영역(LS)과 제2 액티브 영역(RS) 간의 경계선이다. 경계선(LRB)은 서로 다른 타이밍 콘트롤러들(TCON1,TCON2)의 제어권이 미치는 경계선을 의미한다. 경계선(LRB)는 표시패널(PNL)의 기판이 물리적으로 분할된 것을 의미하는 것이 아닐 수 있으나 이에 제한되는 것은 아니다.
소스 드라이브 IC들(SIC)이 실장된 COF(chip on film)은 표시패널(PNL)과 소스 PCB(Printed Circuit Board) 사이에 연결된다. 게이트 구동부(GIP1,GIP2)를 제어하기 위한 게이트 타이밍 제어 신호들과 게이트 구동 전압은 COF를 통해 표시패널(PNL) 상의 게이트 구동부(GIP1,GIP2)로 전송된다.
타이밍 콘트롤러들(TCON1,TCON2)은 메모리들(MEM1,MEM2)과 함께 콘트롤 보드(CPCB) 상에 실장될 수 있다. 타이밍 콘트롤러들(TCON1,TCON2)은 ASIC(application-specific integrated circuit)으로 구현될 수 있으나 이에 한정되지 않는다.
타이밍 콘트롤러들(TCON1,TCON2)은 호스트 시스템(Host system)(300)으로부터 고해상도 입력 영상을 수신한다. 타이밍 콘트롤러들(TCON1,TCON2)은 각각 제1 액티브 영역(LS)과 제2 액티브 영역(RS)의 구동을 제어한다. 제1 타이밍 콘트롤러(TCON1)는 고해상도 입력 영상에서 제1 액티브 영역(LS)에 기입될 제1 영상 데이터를 분리하고, 제2 타이밍 콘트롤러(TCON2)는 고해상도 입력 영상에서 제2 액티브 영역(RS)에 기입될 제2 영상 데이터를 분리한다.
메모리들(MEM1,MEM2)은 제1 액티브 영역(LS)의 픽셀들을 대상으로 한 제1 보상값이 저장된 제1 메모리(MEM1)와, 제2 액티브 영역(RS)의 픽셀들을 대상으로 한 제2 보상값이 저장된 제2 메모리(MEM2)를 포함한다. 제1 메모리(MEM1)의 제1 보상값은 제1 메인 보상값과 제1 경계부 보상값을 포함하고, 제2 메모리(MEM2)의 제2 보상값은 제2 메인 보상값과 제2 경계부 보상값을 포함한다.
제1 타이밍 콘트롤러(TCON1)와 제2 타이밍 콘트롤러(TCON2)는 메모리들(MEM1,MEM2)에 저장된 경계부 보상값들(Edata)을 공유한다. 제1 타이밍 콘트롤러(TCON1)는 제1 메모리(MEM1)에 액세스하여 제1 보상값(메인+경계부)을 리드 아웃하고 이어서 제2 메모리(MEM2)에 액세스하여 제2 경계부 보상값을 리드 아웃한다. 제1 타이밍 콘트롤러(TCON1)는 리드 아웃한 보상값들을 기반으로 제1 영상 데이터를 보정한다. 제2 타이밍 콘트롤러(TCON2)는 제2 메모리(MEM2)에 액세스하여 제2 보상값(메인+경계부)을 리드 아웃하고 이어서 제1 메모리(MEM1)에 액세스하여 제1 경계부 보상값을 리드 아웃한다. 제2 타이밍 콘트롤러(TCON2)는 리드 아웃한 보상값들을 기반으로 제2 영상 데이터를 보정한다. 타이밍 콘트롤러들(TCON1,TCON2) 각각이 영상 데이터의 보정을 위해 제1 경계부 보상값과 제2 경계부 보상값을 모두 참조하기 때문에, 경계선(LRB) 근처에서 생길 수 있는 시각적 단차 발생 가능성이 최소화될 수 있다.
호스트 시스템(Host system)(300)의 메인 보드는 사용자 명령을 입력 받는 사용자 입력 장치, 주변 기기와의 통신을 위한 통신 모듈, 인터넷과 같은 통신망과 연결되는 통신 모듈, 전계 발광 표시장치와 연결되는 그래픽 처리 모듈 등을 포함한다. 메인 보드는 전원을 발생하는 파워 서플라이에 연결된다. 파워 서플라이는 상용 교류 전원 또는 배터리로부터의 전원을 메인 보드와 패널 구동회로에 공급한다. 호스트 시스템(300)은 텔레비전 시스템, 컴퓨터 시스템 등 표시장치가 필요한 시스템일 수 있다.
콘트롤 보드(CPCB) 상에 레벨 시프터(Level shifter), PMIC(Power management integrated circuit) 등이 더 실장될 수 있다. PMIC는 직류-직류 변환기(DC-DC)를 이용하여 직류 입력 전압을 받아 표시패널의 구동에 필요한 다양한 직류 전압들 예를 들어, EVDD, EVSS, VGH, VGL, 감마기준 전압 등을 출력한다.
레벨 시프터는 타이밍 콘트롤러들(TCON1,TCON2)로부터 수신된 게이트 타이밍 제어 신호의 전압 레벨을 시프트하여 VGH와 VGL 사이에서 스윙하는 전압으로 변환한다. 게이트 구동부(GIP1,GIP2)로부터 출력된 스캔 펄스는 VGH와 VGL 사이에서 스윙한다. VGH(Gate High Voltage)는 픽셀 회로의 스위치 TFT가 턴-온되는 게이트 온 전압이다. VGL(Gate Low Voltage)는 픽셀 회로의 스위치 TFT가 턴-오프되는 게이트 오프 전압이다.
타이밍 콘트롤러들(TCON1,TCON2) 각각은 보정된 영상 데이터를 자신이 담당하는 소스 드라이브 IC(SIC)로 전송한다. 또한, 타이밍 콘트롤러들(TCON1,TCON2) 각각은 보전된 영상 데이터와 함께 콘트롤 데이터, 클럭 등을 자신이 담당하는 소스 드라이브 IC(SIC)로 전송한다.
콘트롤 보드(CPCB)는 FFC(Flexible Flat Cable)를 통해 소스 PCB(SPCB)에 연결되고 또한, FFC를 통해 호스트 시스템(300)의 메인 보드에 연결될 수 있다.
게이트 라인들(GL)은 제1 액티브 영역(LS)과 제2 액티브 영역(RS) 간의 경계선(LRB)을 가로 질러 끊김 없이 좌우로 이웃한 액티브 영역들에 배치된다. 도 5에 도시된 바와 같이, 게이트 라인들(GL)의 양측에 게이트 구동부들(GIP1,GIP2)이 연결된다. 게이트 라인(GL)의 양측 끝단에 연결된 게이트 구동부들(GIP1,GIP2)을 통해 스캔 펄스가 동일한 게이트 라인 양측에서 동시에 인가된다.
표시패널(PNL)의 화면 상에서 제1 액티브 영역(LS)에 배치된 데이터 라인들(DL)과 센싱 라인들은 제1 액티브 영역(LS)을 담당하는 소스 드라이브 IC(SIC1)에 연결된다. 표시패널(PNL)의 화면 상에서 제2 액티브 영역(RS)에 배치된 데이터 라인들(DL)과 센싱 라인들(GL)은 제2 액티브 영역(RS)을 담당하는 소스 드라이브 IC(SIC2)에 연결된다.
제1 타이밍 콘트롤러(TCON1)는 보정된 제1 액티브 영역(LS)의 영상 데이터를 제1 구동 회로(SIC1, GIP1)의 소스 드라이브 IC(SIC1)로 전송한다. 제1 타이밍 콘트롤러(TCON1)는 도 5에 도시된 바와 같이 제1 액티브 영역(LS)의 픽셀들을 구동하기 위한 제1 구동 회로(SIC1, GIP1)의 동작 타이밍을 제어한다.
제2 타이밍 콘트롤러(TCON2)는 보정된 제2 액티브 영역(RS)의 영상 데이터를 제2 구동 회로(SIC2, GIP2)의 소스 드라이브 IC(SIC2)로 전송한다. 제2 타이밍 콘트롤러(TCON2)는 도 5에 도시된 바와 같이 제2 액티브 영역(RS)의 픽셀들을 구동하기 위한 제2 구동 회로(SIC2, GIP2)의 동작 타이밍을 제어한다.
타이밍 콘트롤러들(TCON1,TCON2)은 액티브 영역들(LS, RS) 간의 경계면 상의 데이터 연산 결과 등을 바탕으로 화질 향상 알고리즘을 더 실행할 수 있다.
도 6은 분할 구동을 위한 메모리와 타이밍 콘트롤러 간의 연결 구성을 보여주는 도면이다. 도 7은 경계부 보상값이 공유된 상태의 영상 표시 상태와 경계부 보상값이 공유되지 않은 상태의 영상 표시 상태를 비교하여 보여주는 도면이다.
도 6을 참조하면, 시스템 전원이 켜지면 타이밍 콘트롤러들(TCON1,TCON2)은 메모리들(MEM1,MEM2)에 액세스한다. 타이밍 콘트롤러들(TCON1,TCON2)의 액세스 타임은 콘트롤 신호(Csig)에 의해 제어될 수 있다.
제1 메모리(MEM1)는 제1 메인 보상값(Mdata1)이 저장된 제1 메인 영역(MAIN1)과 제1 경계부 보상값(Edata1)이 저장된 제1 서브 영역(SUB1)을 포함한다. 제2 메모리(MEM2)는 제2 메인 보상값(Mdata2)이 저장된 제2 메인 영역(MAIN2)과 제2 경계부 보상값(Edata2)이 저장된 제2 서브 영역(SUB2)을 포함한다.
제1 경계부 보상값(Edata1)은 제1 액티브 영역에서 화면의 경계선 근처에 위치하는 제1 픽셀들의 구동 특성 편차와, 제2 액티브 영역에서 상기 경계선 근처에 위치하는 제2 픽셀들의 구동 특성 편차를 모두 보상하기 위한 공통의 보상값이다. 마찬가지로, 제2 경계부 보상값(Edata2)은 제1 액티브 영역에서 화면의 경계선 근처에 위치하는 제1 픽셀들의 구동 특성 편차와, 제2 액티브 영역에서 상기 경계선 근처에 위치하는 제2 픽셀들의 구동 특성 편차를 모두 보상하기 위한 공통의 보상값이다.
제1 메인 보상값(Mdata1)은 제1 액티브 영역에서 상기 제1 픽셀들을 제외한 나머지 픽셀들의 구동 특성 편차를 보상하기 위한 보상값들이다. 그리고, 제2 메인 보상값(Mdata2)은 제2 액티브 영역에서 상기 제2 픽셀들을 제외한 나머지 픽셀들의 구동 특성 편차를 보상하기 위한 보상값들이다.
상기 구동 특성 편차는 픽셀에 포함된 구동 TFT의 문턱전압 편차, 구동 TFT의 전자 이동도 편차, 발광 소자의 문턱전압 편차 중 적어도 어느 하나 이상을 포함할 수 있다. 센싱 모드를 통해 상기 구동 특성 편차를 나타내는 센싱값들이 주기적으로 업데이트 되며, 새로운 센싱값들이 얻어질 때마다 상기 보상값들(Mdata1,2, Edata1,2)이 메모리(MEM1,2)에 업데이트 저장될 수 있다.제1 타이밍 콘트롤러(TCON1)는 시스템 전원이 켜질 때 제1 메모리(MEM1)의 제1 메인 영역(MAIN1)을 전유(appropriation)하여, 제1 메인 영역(MAIN1)으로부터 제1 메인 보상값(Mdata1)을 리드 아웃한다. 제2 타이밍 콘트롤러(TCON2)는 시스템 전원이 켜질 때 제2 메모리(MEM2)의 제2 메인 영역(MAIN2)을 전유하여, 제2 메인 영역(MAIN2)으로부터 제2 메인 보상값(Mdata2)을 리드 아웃한다.
타이밍 콘트롤러들(TCON1,TCON2)은 시스템 전원이 켜질 때 제1 메모리(MEM1)의 제1 서브 영역(SUB1)과 제2 서브 영역(SUB2)을 공유(share)하여 제1 서브 영역(SUB1)으로부터 제1 경계부 보상값(Edata1)을 리드 이웃함과 아울러, 제2 서브 영역(SUB2)으로부터 제2 경계부 보상값(Edata2)을 리드 아웃한다.
제1 타이밍 콘트롤러(TCON1)는 제1 메인 보상값(Mdata1)과 제1 경계부 보상값(Edata1)과 제2 경계부 보상값(Edata2)을 기반으로제1 영상 데이터(DATA1)를 보정할 수 있다. 예컨대, 제1 타이밍 콘트롤러(TCON1)는 제1 메인 보상값(Mdata1)과 제1 경계부 보상값(Edata1)과 제2 경계부 보상값(Edata2)을 미리 설정된 보상 알고리즘에 적용하여 제1 데이터 보정 옵셋과 제1 데이터 보정 게인을 도출하고, 제1 데이터 보정 옵셋을 제1 영상 데이터(DATA1)에 더하고 제1 데이터 보정 게인을 제1 영상 데이터(DATA1)에 곱하여 제1 영상 데이터(DATA1)를 보정할 수 있다.
제2 타이밍 콘트롤러(TCON2)는 제2 메인 보상값(Mdata2)과 제1 경계부 보상값(Edata1)과 제2 경계부 보상값(Edata2)을 기반으로 제2 영상 데이터(DATA2)를 보정할 수 있다. 예컨대, 제2 타이밍 콘트롤러(TCON2)는 제2 메인 보상값(Mdata2)과 제1 경계부 보상값(Edata1)과 제2 경계부 보상값(Edata2)을 미리 설정된 보상 알고리즘에 적용하여 제2 데이터 보정 옵셋과 제2 데이터 보정 게인을 도출하고, 제2 데이터 보정 옵셋을 제2 영상 데이터(DATA2)에 더하고 제2 데이터 보정 게인을 제2 영상 데이터(DATA2)에 곱하여 제2 영상 데이터(DATA2)를 보정할 수 있다.
타이밍 콘트롤러들(TCON1,TCON2)은 제1 및 제2 경계부 보상값들(Edata1,Edata2)을 상기 보상 알고리즘에 적용할 때, 제1 및 제2 경계부 보상값들(Edata1,Edata2)의 평균값을 이용할 수 있다. 이렇게 타이밍 콘트롤러들(TCON1,TCON2)은 쉐어된 제1 및 제2 경계부 보상값들(Edata1,Edata2)을 상호 연관시켜 경계선 근처의 픽셀들에 대한 영상 데이터 보정 처리를 수행하기 때문에 경계선 근처에서의 시각적 단차 발생 가능성이 현저히 줄어들 수 있다.
도 7에 도시된 바와 같이, 경계부 보상값들이 공유된 상태의 영상 표시 상태는, 경계부 보상값들이 공유되지 않은 상태의 영상 표시 상태에 비해 경계선(LRB) 근처에서 시각적 단차가 현저히 줄어듦을 알 수 있다. 영상 처리(즉, 보상 처리) 과정에서 제1 및 제2 경계부 보상값들(Edata1,Edata2)이 상호 연관되면, 경계선(LRB) 근처에서 입력 영상의 왜곡이 최소화될 수 있다.
또한, 타이밍 콘트롤러들(TCON1,TCON2)은 쉐어된 제1 및 제2 경계부 보상값들(Edata1,Edata2)을 상호 연관시켜 영상 처리를 수행하기 때문에, 패널의 경시 변화에 대한 보상의 정확성 및 신뢰성도 향상될 수 있다.
도 8 및 도 9는 분할 구동을 위한 메모리와 타이밍 콘트롤러 간의 구동 시퀀스를 보여주는 도면들이다.
도 8 및 도 9를 참조하면, 시스템 전원이 켜지면 리셋 신호가 발생되고 이어서 타이밍 콘트롤러들(TCON1,TCON2)은 각각의 글로벌 보상 파라미터들(PARA1,PARA2)을 별도의 레지스터로부터 리드 아웃한다. 글로벌 보상 파라미터들(PARA1,PARA2)은 화질 보상 알고리즘에 사용되는 파라미터들이다. 제1 글로벌 보상 파라미터(PARA1)는 제1 액티브 영역의 픽셀들에 기입될 제1 영상 데이터에 공통으로 적용되고, 제2 글로벌 보상 파라미터(PARA2)는 제2 액티브 영역의 픽셀들에 기입될 제2 영상 데이터에 공통으로 적용된다.
글로벌 보상 파라미터들(PARA1,PARA2)에 대한 리드 아웃 동작이 완료되면, 타이밍 콘트롤러들(TCON1,TCON2)은 동시에 메모리들(MEM1,MEM2)에 액세스하여 보상값들을 리드 아웃한다. 다시 말해, 제1 타이밍 콘트롤러(TCON1)는 제1 콘트롤 신호(Csig1)에 응답하여 제1 타이밍에서 제1 메모리(MEM1)의 제1 메인 영역(MAIN1)과 제1 서브 영역(SUB1)을 액세스하여 제1 메인 보상값과 제1 경계부 보상값을 리드 아웃한다. 이때, 제2 타이밍 콘트롤러는 제2 콘트롤 신호(Csig2)에 응답하여 상기 제1 타이밍에서 제2 메모리(MEM2)의 제2 메인 영역(MAIN2)과 제2 서브 영역(SUB2)을 액세스하여 제2 메인 보상값과 제2 경계부 보상값을 리드 아웃한다. 제1 타이밍에서, 제1 콘트롤 신호(Csig1)와 제2 콘트롤 신호(Csig2)는 모두 활성화된다.
이어서, 제1 타이밍 콘트롤러(TCON1)는 제1 타이밍과 다른 제2 타이밍에서 제1 콘트롤 신호(Csig1)에 응답하여 제2 메모리(MEM2)의 제2 서브 영역(SUB2)을 액세스하여, 제2 경계부 보상값을 리드 아웃한다. 제2 타이밍에서 제2 타이밍 콘트롤러(TCON2)는 제2 콘트롤 신호(Csig2)에 응답하여 Hi-Z 상태가 되므로, 타이밍 콘트롤러들(TCON1,TCON2) 간의 액세스 충돌이 방지될 수 있다. 제2 타이밍에서, 제1 콘트롤 신호(Csig1)가 활성되는 데 반해 제2 콘트롤 신호(Csig2)는 비 활성화된다.
이어서, 제2 타이밍 콘트롤러(TCON2)는 제1 및 제2 타이밍들과 다른 제3 타이밍에서 제2 콘트롤 신호(Csig2)에 응답하여 제1 메모리(MEM1)의 제1 서브 영역(SUB1)을 액세스하여, 제1 경계부 보상값을 리드 아웃한다. 제3 타이밍에서 제1 타이밍 콘트롤러(TCON1)는 제1 콘트롤 신호(Csig2)에 응답하여 Hi-Z 상태가 되므로, 타이밍 콘트롤러들(TCON1,TCON2) 간의 액세스 충돌이 방지될 수 있다. 제3 타이밍에서, 제2 콘트롤 신호(Csig2)가 활성되는 데 반해 제1 콘트롤 신호(Csig1)는 비 활성화된다.
이상 설명한 내용을 통해 당업자라면 본 실시예의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 실시예의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
TCON1,TCON1 : 타이밍 콘트롤러 PNL: 표시 패널
LS,RS : 액티브 영역 MEM1,MEM2: 메모리
Mdata1,Mdata2: 메인 보상값 Edata1,Edata2: 경계부 보상값

Claims (12)

  1. 제1 픽셀들을 포함하여 제1 영상 데이터를 표시하는 제1 액티브 영역과, 제2 픽셀들을 포함하여 제2 영상 데이터를 표시하는 제2 액티브 영역을 갖는 표시패널;
    상기 제1 픽셀들을 대상으로 한, 제1 메인 보상값과 제1 경계부 보상값을 저장하는 제1 메모리;
    상기 제2 픽셀들을 대상으로 한, 제2 메인 보상값과 제2 경계부 보상값을 저장하는 제2 메모리;
    상기 제1 메인 보상값, 상기 제1 경계부 보상값 및 상기 제2 경계부 보상값을 기반으로 상기 제1 영상 데이터를 보정하는 제1 타이밍 콘트롤러; 및
    상기 제2 메인 보상값, 상기 제2 경계부 보상값 및 상기 제1 경계부 보상값을 기반으로 상기 제2 영상 데이터를 보정하는 제2 타이밍 콘트롤러를 포함한 전계 발광 표시장치.
  2. 제 1 항에 있어서,
    보정된 상기 제1 영상 데이터를 상기 제1 타이밍 콘트롤러의 제어하에 상기 제1 픽셀들에 기입하는 제1 구동 회로; 및
    보정된 상기 제2 영상 데이터를 상기 제2 타이밍 콘트롤러의 제어하에 상기 제2 픽셀들에 기입하는 제2 구동 회로를 더 포함한 전계 발광 표시장치.
  3. 제 1 항에 있어서,
    상기 제1 메모리는 상기 제1 메인 보상값이 저장된 제1 메인 영역과 상기 제1 경계부 보상값이 저장된 제1 서브 영역을 포함하고,
    상기 제2 메모리는 상기 제2 메인 보상값이 저장된 제2 메인 영역과 상기 제2 경계부 보상값이 저장된 제2 서브 영역을 포함한 전계 발광 표시장치.
  4. 제 3 항에 있어서,
    상기 제1 타이밍 콘트롤러는 상기 제1 메모리의 상기 제1 메인 영역을 전유하고,
    상기 제2 타이밍 콘트롤러는 상기 제2 메모리의 상기 제2 메인 영역을 전유하고,
    상기 제1 타이밍 콘트롤러와 상기 제2 타이밍 콘트롤러는 상기 제1 메모리의 상기 제1 서브 영역과 상기 제2 메모리의 상기 제2 서브 영역을 공유하는 전계 발광 표시장치.
  5. 제 4 항에 있어서,
    상기 제1 타이밍 콘트롤러는 제1 타이밍에서 상기 제1 메모리의 상기 제1 메인 영역과 상기 제1 서브 영역을 액세스하고,
    상기 제2 타이밍 콘트롤러는 상기 제1 타이밍에서 상기 제2 메모리의 상기 제2 메인 영역과 상기 제2 서브 영역을 액세스하는 전계 발광 표시장치.
  6. 제 5 항에 있어서,
    상기 제1 타이밍 콘트롤러는 상기 제1 타이밍과 다른 제2 타이밍에서 상기 제2 메모리의 상기 제2 서브 영역을 액세스하고,
    상기 제2 타이밍 콘트롤러는 상기 제1 및 제2 타이밍들과 다른 제3 타이밍에서 상기 제1 메모리의 상기 제1 서브 영역을 액세스하는 전계 발광 표시장치.
  7. 제1 픽셀들을 포함하여 제1 영상 데이터를 표시하는 표시패널의 제1 액티브 영역과, 제2 픽셀들을 포함하여 제2 영상 데이터를 표시하는 상기 표시패널의 제2 액티브 영역을 갖는 전계 발광 표시장치의 구동 장치에 있어서,
    상기 제1 픽셀들을 대상으로 한, 제1 메인 보상값과 제1 경계부 보상값을 저장하는 제1 메모리;
    상기 제2 픽셀들을 대상으로 한, 제2 메인 보상값과 제2 경계부 보상값을 저장하는 제2 메모리;
    상기 제1 메인 보상값과 상기 제1 경계부 보상값과 상기 제2 경계부 보상값을 기반으로 상기 제1 영상 데이터를 보정하는 제1 타이밍 콘트롤러; 및
    상기 제2 메인 보상값과 상기 제2 경계부 보상값과 상기 제1 경계부 보상값을 기반으로 상기 제2 영상 데이터를 보정하는 제2 타이밍 콘트롤러를 포함한 전계 발광 표시장치의 구동 장치..
  8. 제 7 항에 있어서,
    보정된 상기 제1 영상 데이터를 상기 제1 타이밍 콘트롤러의 제어하에 상기 제1 픽셀들에 기입하는 제1 구동 회로; 및
    보정된 상기 제2 영상 데이터를 상기 제2 타이밍 콘트롤러의 제어하에 상기 제2 픽셀들에 기입하는 제2 구동 회로를 더 포함한 전계 발광 표시장치의 구동 장치..
  9. 제 7 항에 있어서,
    상기 제1 메모리는 상기 제1 메인 보상값이 저장된 제1 메인 영역과 상기 제1 경계부 보상값이 저장된 제1 서브 영역을 포함하고,
    상기 제2 메모리는 상기 제2 메인 보상값이 저장된 제2 메인 영역과 상기 제2 경계부 보상값이 저장된 제2 서브 영역을 포함한 전계 발광 표시장치의 구동 장치.
  10. 제 9 항에 있어서,
    상기 제1 타이밍 콘트롤러는 상기 제1 메모리의 상기 제1 메인 영역을 전유하고,
    상기 제2 타이밍 콘트롤러는 상기 제2 메모리의 상기 제2 메인 영역을 전유하고,
    상기 제1 타이밍 콘트롤러와 상기 제2 타이밍 콘트롤러는 상기 제1 메모리의 상기 제1 서브 영역과 상기 제2 메모리의 상기 제2 서브 영역을 공유하는 전계 발광 표시장치의 구동 장치.
  11. 제 10 항에 있어서,
    상기 제1 타이밍 콘트롤러는 제1 타이밍에서 상기 제1 메모리의 상기 제1 메인 영역과 상기 제1 서브 영역을 액세스하고,
    상기 제2 타이밍 콘트롤러는 상기 제1 타이밍에서 상기 제2 메모리의 상기 제2 메인 영역과 상기 제2 서브 영역을 액세스하는 전계 발광 표시장치의 구동 장치.
  12. 제 11 항에 있어서,
    상기 제1 타이밍 콘트롤러는 상기 제1 타이밍과 다른 제2 타이밍에서 상기 제2 메모리의 상기 제2 서브 영역을 액세스하고,
    상기 제2 타이밍 콘트롤러는 상기 제1 및 제2 타이밍들과 다른 제3 타이밍에서 상기 제1 메모리의 상기 제1 서브 영역을 액세스하는 전계 발광 표시장치의 구동 장치.
KR1020210180764A 2021-12-16 2021-12-16 전계 발광 표시장치와 그 구동 장치 KR20230091554A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210180764A KR20230091554A (ko) 2021-12-16 2021-12-16 전계 발광 표시장치와 그 구동 장치
CN202211030990.4A CN116266450A (zh) 2021-12-16 2022-08-26 电致发光显示设备及其驱动装置
US17/939,775 US20230196976A1 (en) 2021-12-16 2022-09-07 Electroluminescent display apparatus and driving device thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210180764A KR20230091554A (ko) 2021-12-16 2021-12-16 전계 발광 표시장치와 그 구동 장치

Publications (1)

Publication Number Publication Date
KR20230091554A true KR20230091554A (ko) 2023-06-23

Family

ID=86744145

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210180764A KR20230091554A (ko) 2021-12-16 2021-12-16 전계 발광 표시장치와 그 구동 장치

Country Status (3)

Country Link
US (1) US20230196976A1 (ko)
KR (1) KR20230091554A (ko)
CN (1) CN116266450A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116778858A (zh) * 2022-03-07 2023-09-19 群创光电股份有限公司 电子装置

Also Published As

Publication number Publication date
US20230196976A1 (en) 2023-06-22
CN116266450A (zh) 2023-06-20

Similar Documents

Publication Publication Date Title
GB2559861B (en) Electroluminescent display and driving device thereof
KR102565753B1 (ko) 전계 발광 표시장치와 그 구동 장치
CN109961741B (zh) 有机发光二极管显示设备
CN110520922B (zh) 显示驱动电路、方法、以及显示设备
KR102460992B1 (ko) 보상마진 제어장치, 유기발광 표시장치 및 그의 구동방법
US20190012948A1 (en) Pixel circuit, and display device and driving method therefor
US10157580B2 (en) Organic light emitting display having data driver supplying sensing data voltage in a sensing mode
KR20190055304A (ko) 표시 장치
US9165508B2 (en) Display apparatus using reference voltage line for parasitic capacitance, electronic apparatus using the display apparatus and driving method of the display apparatus
KR102363842B1 (ko) 유기 발광 다이오드 표시 장치 및 그 센싱 방법
KR20160030597A (ko) 유기전계발광표시장치
JP7262562B2 (ja) 表示装置及び補償方法
US11705056B2 (en) Electroluminescence display apparatus
KR20200042038A (ko) 유기 발광 표시 장치 및 이의 구동 방법
KR20230091554A (ko) 전계 발광 표시장치와 그 구동 장치
US11847950B2 (en) Electroluminescent display apparatus and driving method thereof
KR20200046875A (ko) Oled 표시 장치
JP2022104556A (ja) 電界発光表示装置
KR102281009B1 (ko) 유기 발광 다이오드 표시 장치 및 그 구동 방법
KR20210086018A (ko) 표시 장치 및 그의 soe 마진 최적화 방법
US11922862B2 (en) Panel driving device, driving method thereof, and electroluminescent display apparatus
KR20200016042A (ko) 데이터 구동회로, 유기발광표시장치 및 구동방법
KR102659031B1 (ko) 제어장치, 유기발광표시장치 및 그의 구동방법
US11790848B2 (en) Panel driving device, driving method thereof, and electroluminescent display apparatus incorporating the same
KR102363845B1 (ko) 유기 발광 다이오드 표시 장치 및 그 센싱 방법