CN111581140A - 数据传输及处理方法以及从装置 - Google Patents

数据传输及处理方法以及从装置 Download PDF

Info

Publication number
CN111581140A
CN111581140A CN201910123925.8A CN201910123925A CN111581140A CN 111581140 A CN111581140 A CN 111581140A CN 201910123925 A CN201910123925 A CN 201910123925A CN 111581140 A CN111581140 A CN 111581140A
Authority
CN
China
Prior art keywords
data
field
frame
slave device
processing method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910123925.8A
Other languages
English (en)
Other versions
CN111581140B (zh
Inventor
许烱发
林胜斌
洪汉仪
李建威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201910123925.8A priority Critical patent/CN111581140B/zh
Publication of CN111581140A publication Critical patent/CN111581140A/zh
Application granted granted Critical
Publication of CN111581140B publication Critical patent/CN111581140B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)

Abstract

本发明披露了一种数据传输及处理方法以及从装置。该数据传输及处理方法包含有以下步骤：由该主装置通过一传输介质传送一帧至该从装置，其中该帧包含了多个字段，该多个字段包含了一数据扩充字段以及一数据字段，且该数据扩充字段指示了该数据字段所具有的数据量；以及该从装置接收该帧，且该从装置接收该第一帧，并根据该第一帧中的该数据扩充字段所指示之该数据字段所具有的数据量，以储存该数据字段之内容、或将数据输出至该数据字段。本发明还披露一种使用后同步比特取代帧前置比特字段的方法来增加传输效能。

Description

数据传输及处理方法以及从装置
技术领域
本发明有关于数据传输，尤指一种应用在管理数据输入输出(Management DataInput/Output，MDIO)界面的数据传输及处理方法。
背景技术
在目前IEEE 802.3所规范的MDIO的帧格式中，帧会具有32比特的前置数据，以供进行后续之起始比特的判断。然而，以一个64比特的帧来说，其中所包含的有效数据仅有16比特，而大部分的内容都是非有效性的前置数据，因此严重地浪费了帧的内容，且也降低了数据传输效率。
发明内容
因此，本发明的目的之一在于提供一种基于MDIO且应用在一主装置与一从装置之间的数据传输及处理方法，其具有可扩充的数据量，且在一实施例中可以不需要设置任何的前置数据，以有效地增进数据传输效率。
在本发明的一个实施例中，披露了一种应用在一主装置与一从装置之间的数据传输及处理方法，其包含有以下步骤：由该主装置通过一传输介质传送一第一帧至该从装置，其中该第一帧包含了多个字段，该多个字段包含了一数据扩充字段以及一数据字段，且该数据扩充字段指示了该数据字段所具有的数据量；以及该从装置接收该第一帧，并根据该第一帧中的该数据扩充字段所指示之该数据字段所具有的数据量，以储存该数据字段之内容、或将该主装置欲读取之数据输出到该第一帧的该数据字段。
在本发明的另一个实施例中，披露了一种应用于一从装置的数据处理方法，其包含有以下步骤：自一主装置接收一第一帧，其中该第一帧包含了多个字段，该多个字段包含了一数据扩充字段以及一数据字段，且该数据扩充字段指示了该数据字段所具有的数据量；以及根据该第一帧中的该数据扩充字段所指示之该数据字段所具有的数据量，以储存该数据字段之内容、或将该主装置欲读取之数据输出到该第一帧的该数据字段。
在本发明的另一个实施例中，披露了一种用于数据处理的从装置，其包含：自一主装置接收一第一帧，其中该第一帧包含了多个字段，该多个字段包含了一数据扩充字段以及一数据字段，且该数据扩充字段指示了该数据字段所具有的数据量；以及根据该第一帧中的该数据扩充字段所指示之该数据字段所具有的数据量，以储存该数据字段之内容、或将该主装置欲读取之数据输出到该第一帧的该数据字段。
附图说明
图1为根据本发明一实施例之主装置与多个从装置的示意图。
图2为根据本发明一实施例之主装置将数据写入至一从装置时所传送之帧的示意图。
图3为根据本发明一实施例之主装置自一从装置读取数据时所传送之帧的示意图。
图4为从装置内部之一有限状态机的示意图。
图5为主装置对从装置进行连续写入或是连续读取操作之多个帧的示意图。
具体实施方式
图1为根据本发明一实施例之主装置(master device)110与多个从装置(slavedevice)(本实施例以8个从装置来作为说明120_1～120_8)的示意图。如图1所示，主装置110可分别与多个从装置120_1～120_8进行沟通，其中主装置110可传送一时钟信号MDC至多个从装置120_1～120_8，且也可以通过MDIO将数据写入至从装置120_1～120_8，或是自从装置120_1～120_8读取数据。在本实施例中，主装置110可以是以太网中的介质访问控制(Media Access Control，MAC)电路或其他电路模块，从装置120_1～120_8可以是以太网中的物理层(physical layer)电路或任何电路模块，且主装置110与从装置120_1～120_8可以设置在同一个系统芯片(SoC)中，或是设置在不同的芯片中。
此外，主装置110与从装置120_1～120_8之间的传输介质通过一上拉(pull up)电阻112连接到一供应电压VDD，亦即，当主装置110与从装置120_1～120_8之间没有进行数据传输时，传输介质的电压电平会逐渐被拉高至供应电压VDD，以避免主装置110与从装置120_1～120_8之间的漏电问题。
图2为根据本发明一实施例之主装置110将数据写入至一从装置时所传送之帧200的示意图，其中在以下的说明中以从装置120_1为例来进行说明。此外，从装置包含一储存元件，该储存元件具有多个对应不同地址的寄存器。如图2所示，帧200包含了起始字段(ST)202、操作字段(OP)204、数据扩充字段206、从装置地址字段(SLAVEAD)208、寄存器地址字段(REGAD)210、转回(turnaround)字段(TA)212、数据字段(DATA)214以及后同步字段(postamble)216。在本实施例中，起始字段202用来提供从装置120_1来判断是否接收到帧200，且起始字段202作为帧200的最初字段，亦即在起始字段202之前不具有任何的前置比特(preamble bit)，且起始字段202为两个比特“0”、“1”。操作字段204用来表示主装置110对于从装置120_1的操作，例如若是操作字段204中的两个比特依序为“0”、“1”，则表示主装置110要将数据写入至从装置120_1；而若是操作字段204中的两个比特依序为“1”、“0”，则表示主装置110欲自从装置120_1中读取数据。数据扩充字段206用来指出数据字段214所具有的数据量，例如数据字段214为多个预设数据量中的哪一者，在本实施例中数据扩充字段206具有两个比特S1、S0，当S1、S0分别为“0”、“0”时数据字段214的数据量为16比特，当S1、S0分别为“0”、“1”时数据字段214的数据量为32比特，当S1、S0分别为“1”、“0”时数据字段214的数据量为48比特，以及当S1、S0分别为“1”、“1”时数据字段214的数据量为64比特。在本实施例中假设从装置的数量为8个，则从装置地址字段208包含了三个比特A0～A2，其用来指出帧200中的数据用来传送给从装置120_1～120_8中的哪一个。寄存器地址字段210包含了五个比特R4～R0，其用来指出从装置内部之一组寄存器的地址(在本实施例中寄存器地址字段为5个比特，故可支持32组寄存器)。转回字段212包含了两个比特，其用来作为切换由从装置120_1传送数据至主装置110时，避免信号冲突的缓冲周期(cycles)。数据字段214包含了多个比特的数据DN～D0，其中数据字段214所包含的数据量由数据扩充字段206所设定。后同步字段216则包含至少一后同步比特，其中该至少一后同步比特所对应到的电平相同于主装置110及从装置120_1进入闲置状态时传输介质上的电平，亦即在本实施例中后同步比特为“1”(高电压电平，或是供应电压电平VDD)。
由于从装置120_1接收到帧200之前传输介质具有高电压电平(亦即，逻辑“1”)，因此当从装置120_1检测到传输介质的电压电平由高变低后再变高时，从装置120_1便可以判断出接收到帧200之起始字段202中的两个比特“0”、“1”，以开始进行后续的操作。接着，由于操作字段204的两个比特依序为“0”、“1”，故从装置120_1可以判断帧200中携带着来自主装置110的写入数据。从装置120_1接着根据数据扩充字段206的内容以得知数据字段214的数据量，以供后续获取数据时参考使用。接着，从装置120_1根据从装置地址字段208判断此数据是传送给它的并对寄存器地址字段210解码以选择出内部的一组寄存器，且由于操作字段204已指示是写入帧(write frame)，代表着不需要交换传送端，转回字段212在写入帧时并没有用途；故从装置120_1接着便将数据字段214中的数据储存至寄存器地址字段210所对应的寄存器中。若从装置120_1根据从装置地址字段208判断此数据是传送给其它装置，则从装置120_1不需理会此帧200。
在本实施例中，由于主装置110传送帧的时间间隔并不固定，再加上帧200在起始字段202之前并不具有任何的前置比特，故通过帧200的后同步字段输出比特“1”将传输介质进行预充电(precharge)而拉升至高电压电平，可以让从装置120_1准确地判断出下一个帧的起始字段202的两个比特，而不会因为帧间隔时间过短而造成传输介质无法即时通过上拉电阻112而被拉升至供应电压VDD的问题。针对帧200，此后同步比特字段216是由主装置110输出“1”到MDIO汇流排上做预充电。
如上所述，由于帧200省去了传统帧中的32个前置比特，因此可以让帧携带的数据(亦即，数据字段214)，更有效的被传输。
图3为根据本发明一实施例之主装置110自一从装置读取数据的示意图，其中在以下的说明中以从装置120_1为例来进行说明。在图3的实施例中，主装置110只会传送帧300的起始字段302、操作字段304、数据扩充字段306、从装置地址字段308及寄存器地址字段310至从装置120_1中。当从装置120_1检测到传输介质的电压电平由高变低后再变高时，从装置120_1便可以判断出接收到帧300之起始字段302中的两个比特“0”、“1”，以开始进行后续的操作。接着，由于操作字段304的两个比特依序为“1”、“0”，故从装置120_1可以判断主装置110要求读取数据，亦即帧300是读取帧(read frame)。从装置120_1接着根据数据扩充字段306的内容以得知后续需要传送给主装置110的数据量，以供后续选择数据时参考使用。接着，从装置120_1根据从装置地址字段308判断此帧是发给自己的及对寄存器地址字段310解码以选择出的一组寄存器，且紧接着是转回字段312的第一个比特“Z”(高阻抗)，代表这一个MDC时钟周期期间所有装置都不应输出电压至MDIO上，好让从装置120_1可以对接下来要传送数据电气信号回主装置110做准备。通过这样安排方式可避免主装置110和从装置120_1同时传送电气信号到MDIO上可能导致的信号冲突(signal conflict)损毁装置寿命。参考图1上的上拉电阻112在此各装置维持高阻抗输入状态的期间可以将MDIO汇流排上的电压慢慢拉升到供应电压电平，以避免MDIO连接的各装置产生漏电。在转回字段312之前是由主装置110输出电气信号到MDIO汇流排上，但在转回字段312第二个比特及之后的数据字段314、后同步比特316便都是换由从装置120_1输出电气信号到MDIO汇流排上。故从装置120_1接着便在数据字段314中，将读取对应寄存器地址字段310的数据传送至主装置110，并在最后传送后同步比特316输出“1”至MDIO汇流排以于一时钟周期内快速拉高传输介质的电压电平。之后从装置120_1上的MDIO端点维持高阻抗输入状态，不再对MDIO汇流排输出电气信号。此时没有任何装置输出电气信号至MDIO汇流排，靠着上拉电阻112可以让MDIO汇流排维持在高电平状态(即，闲置(idle)状态)直到下一次主装置110再次送出新的帧。本发明以此一比特后置同步字段取代现有技术中冗长的前置比特字段改善传输效能。
主装置110送出的每个帧可通过数据扩充字段206/306任意指定该帧承载的数据量(即，数据长度)，通过这样安排可以进一步提高传输效率与增加使用的弹性。
虽然上述实施例以从装置120_1作为示意说明，相同操作原理同样适用于其他从装置120_2～120_8。并且从装置数量不限制于8个。此外，数据扩充字段206/306在本实施例中只有2比特，然其并非用以限定本发明内容，随着不同运用场合可以弹性增减；本领域技术人员能理解相关技术之实施细节，故在此不再赘述。
此外，为了避免起始比特在检测上的错误，从装置120_1会具有如图4所示的一有限状态机。如图4所示，当从装置120_1检测到传输介质都是高电压电平时(亦即，逻辑“1”)，则从装置120_1会维持在闲置状态，而若是从装置120_1检测到传输介质转变为低电压电平时(亦即，逻辑“0”)，则从装置120_1会进入第一状态。接着，若是从装置120_1紧接着检测到传输介质具有逻辑“1”，则表示接收到了一个帧的两个起始比特，因此进入第二状态以对帧的后续字段进行处理。若是从装置120_1在第一状态后检测到传输介质具有逻辑“0”，则表示有起始比特错误，因此进入到错误状态。最后，若是从装置120_1在错误状态后检测到传输介质具有逻辑“1”，则再次回到闲置状态，以等待检测下一个帧的起始比特。
在本发明的另一个实施例中，主装置110在传送数据给从装置120_1的过程系支持连续写入(post write increment address access)的功能，且每一个帧所携带的数据可以不同。具体来说，参考图5，主装置110可以先传送第一帧至从装置120_1的某个连续写入起始地址寄存器，来启动连续写入功能，其中第一帧中的数据扩充字段的两个比特S1、S0分别为“0”、“1”，亦即数据字段所储存的数据为32比特，而在本实施例中此32比特的数据系用来指定从装置120_1中的寄存器地址。接着，主装置120传送第二帧至从装置120_1，其中第二帧中的数据扩充字段的两个比特S1、S0分别为“1”、“1”，亦即数据字段所储存的数据为64比特，此时此64比特的数据便可直接储存在第一帧中所指示之寄存器地址。接着，主装置120传送第三帧至从装置120_1，其中第三帧中的数据扩充字段的两个比特S1、S0分别为“1”、“1”，亦即数据字段所储存的数据为64比特，此64比特的数据可直接储存至紧接着上述寄存器地址之后的寄存器中。同样地，主装置110传送第四帧至从装置120_1，其中第四帧中的数据扩充字段的两个比特S1、S0分别为“0”、“1”，亦即数据字段所储存的数据为32比特，此32比特的数据可直接储存至下一笔寄存器地址的寄存器中…以此类推。当欲停止连续写入功能，只要主装置输出一个写入帧到从装置内某一定义为停止连续写的寄存器，去告知从装置停止连续写即可。从装置对下一笔帧便恢复为一般逐笔运作的方式来工作。
在本发明的另一个实施例中，主装置110在传送数据给从装置120_1的过程系支持连续读取(post read increment address access)的功能，且每一个帧所携带的数据可以不同。同样以图5的例子来作为说明，主装置110可以先传送第一帧至从装置120_1的某个连续读取起始地址寄存器来启动连续读取功能，其中第一帧中的数据扩充字段的两个比特S1、S0分别为“0”、“1”，亦即数据字段所储存的数据为32比特，而在本实施例中此32比特的数据系用来指定从装置120_1中的寄存器地址。接着，主装置120传送第二帧至从装置120_1，其中第二帧中的数据扩充字段的两个比特S1、S0分别为“1”、“1”，亦即数据字段所储存的数据为64比特，此时从装置120_1将第一帧中所指示之寄存器地址内的64比特数据传送至主装置110。接着，主装置110传送第三帧至从装置120_1，其中第三帧中的数据扩充字段的两个比特S1、S0分别为“1”、“1”，此时从装置120_1将上述寄存器地址之后的64比特数据传送至主装置110。同样地，主装置110传送第四帧至从装置120_1，其中第四帧中的数据扩充字段的两个比特S1、S0分别为“0”、“1”，此时从装置120_1将下一笔寄存器地址的寄存器的32比特数据传送至主装置110…以此类推。当欲停止连续读功能，只要主装置输出一个写入帧到从装置内某一定义为停止连续读的寄存器，去告知从装置停止连续读即可。
此外，以上实施例所述的帧架构可以相容于IEEE 802.3的规格中，只要主装置110控制连续两笔帧间隔至少32个时钟周期，来模拟32比特前置比特(preamble)的存在，且将图2和图3所示的数据扩充字段206/306的两个比特同时设为“0”；则数据扩充字段206/306的两个比特连同从装置地址字段208/308便可以一并视为IEEE 802.3规格中的5比特从装置地址，因此可以在应用上更加有弹性。
简要归纳本发明，在本发明之基于MDIO且应用在一主装置与一从装置之间的数据传输及处理方法中，通过省略掉前置比特、并使用数据扩充字段来设定数据字段的数据量大小，可以使得数据传输上更有效率。此外，通过设置后同步比特来对传输介质进行预充电，可以避免帧间隔时间过短而造成传输介质无法即时通过电阻而被拉升至供应电压的问题，以更准确地对起始比特进行判读。此外，通过本实施例所述之有限状态机，可以有效地检测帧的起始比特，并在判断出正确的起始比特之后才开始对后续字段进行读取并进行相关处理，以避免错误操作。
以上所述仅为本发明之优选实施例，凡依本发明的权利要求范围所做之均等变化与修改，皆应属本发明之涵盖范围。
【符号说明】
110 主装置
120_1～120_8 从装置
112 上拉电阻
200、300 帧
202、302 起始字段
204、304 操作字段
206、306 数据扩充字段
208、308 从装置地址字段
210、310 寄存器地址字段
212、312 转回字段
214、314 数据字段
216、316 后同步字段
S1、S0、A2～A0、R4～R0、DN～D0 比特
MDC 时钟信号
VDD 供应电压。

Claims (10)

1.一种应用在一主装置与一从装置之间的数据传输及处理方法，包含有：
由该主装置通过一传输介质传送一第一帧至该从装置，其中该第一帧包含了多个字段，该多个字段包含了一数据扩充字段以及一数据字段，且该数据扩充字段指示了该数据字段所具有的数据量；以及
该从装置接收该第一帧，并根据该第一帧中的该数据扩充字段所指示之该数据字段所具有的数据量，以储存该数据字段之内容、或将该主装置欲读取之数据输出到该第一帧的该数据字段。
2.如权利要求1所述的数据传输及处理方法，其中该数据字段能够被设定为具有多个预设数据量之一，且该数据扩充字段用来指出该数据字段所对应之预设数据量。
3.如权利要求1所述的数据传输及处理方法，其中该多个字段中的第一个字段是一起始字段，且该第一帧的该起始字段之前不具有任何的前置比特。
4.如权利要求3所述的数据传输及处理方法，其中该多个字段中的最后一个字段是一后同步字段，其中该后同步字段具有至少一后同步比特，且该至少一后同步比特所对应到的电平相同于该主装置及该从装置进入闲置状态时该传输介质上的电平。
5.如权利要求4所述的数据传输及处理方法，其中该起始字段的第一个比特的比特值不同于该至少一后同步比特的比特值；以及该至少一后同步比特为该第一帧的最后一个比特，且该起始字段的第一个比特为该第一帧的第一个比特。
6.如权利要求1所述的数据传输及处理方法，还包含有：
该从装置自该数据字段中取得该从装置之一储存元件的地址信息；
该主装置通过该传输介质传送一第二帧至该从装置；
该从装置接收该第二帧，并自该第二帧中的一数据字段中取得一数据；
根据该地址信息以将该数据写入至该储存元件；
该主装置通过该传输介质传送一第三帧至该从装置；
该从装置接收该第三帧，并自该第三帧中的一数据字段中取得另一数据；以及
将该另一数据写入至该储存元件中位于该地址信息之后的地址；其中该第一帧、第二帧以及该第三帧是连续帧。
7.如权利要求1所述的数据传输及处理方法，还包含有：
该从装置自该第一帧中的该数据字段取得该从装置之一储存元件的地址信息；
该从装置读取位于该地址信息的一数据；
该主装置通过该传输介质传送一第二帧至该从装置，该从装置将所读取的该数据输出至该第二帧中的一数据字段中；
该从装置读取位于该地址信息之后的地址中的一另一数据；
该主装置通过该传输介质传送一第三帧至该从装置，该从装置将所读取的该另一数据输出至该第三帧中的一数据字段中；其中该第一帧、第二帧以及该第三帧是连续帧。
8.如权利要求1所述的数据传输及处理方法，其中该多个字段中的第一个字段是包含多个起始比特的一起始字段，且该从装置使用一有限状态机以判断是否接收到该多个起始比特，并在判断正确接收到该多个起始比特之后判断接收到该第一帧；若非正确接收到所有该多个起始比特即忽略该第一帧。
9.一种应用于一从装置的数据处理方法，包含有：
自一主装置接收一第一帧，其中该第一帧包含了多个字段，该多个字段包含了一数据扩充字段以及一数据字段，且该数据扩充字段指示了该数据字段所具有的数据量；以及
根据该第一帧中的该数据扩充字段所指示之该数据字段所具有的数据量，以储存该数据字段之内容、或将该主装置欲读取之数据输出到该第一帧的数据字段。
10.一种用于数据处理的从装置，包含：
自一主装置接收一第一帧，其中该第一帧包含了多个字段，该多个字段包含了一数据扩充字段以及一数据字段，且该数据扩充字段指示了该数据字段所具有的数据量；以及
根据该第一帧中的该数据扩充字段所指示之该数据字段所具有的数据量，以储存该数据字段之内容、或将该主装置欲读取之数据输出到该第一帧的数据字段。
CN201910123925.8A 2019-02-19 2019-02-19 数据传输及处理方法以及从装置 Active CN111581140B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910123925.8A CN111581140B (zh) 2019-02-19 2019-02-19 数据传输及处理方法以及从装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910123925.8A CN111581140B (zh) 2019-02-19 2019-02-19 数据传输及处理方法以及从装置

Publications (2)

Publication Number Publication Date
CN111581140A true CN111581140A (zh) 2020-08-25
CN111581140B CN111581140B (zh) 2022-11-04

Family

ID=72126015

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910123925.8A Active CN111581140B (zh) 2019-02-19 2019-02-19 数据传输及处理方法以及从装置

Country Status (1)

Country Link
CN (1) CN111581140B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120188998A1 (en) * 2011-01-26 2012-07-26 Nxp B.V. Syncronizing wireless devices
TWI386807B (zh) * 2004-11-24 2013-02-21 Qualcomm Inc 數位資料介面裝置訊息格式
US20140089529A1 (en) * 2012-09-27 2014-03-27 Broadcom Corporation Management Data Input/Output Protocol With Page Write Extension
CN104794089A (zh) * 2015-05-12 2015-07-22 中国电子科技集团公司第四十七研究所 适用于单片机的改进型uart通信的方法、装置及系统
CN104811273A (zh) * 2015-04-02 2015-07-29 福州大学 一种高速单总线通信的实现方法
TWI504215B (zh) * 2013-08-20 2015-10-11 Tatung Co 資料傳輸系統及方法
US20160342565A1 (en) * 2015-05-20 2016-11-24 Honeywell International Inc. Apparatus and method for multi-master solution on mdio communication bus

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI386807B (zh) * 2004-11-24 2013-02-21 Qualcomm Inc 數位資料介面裝置訊息格式
US20120188998A1 (en) * 2011-01-26 2012-07-26 Nxp B.V. Syncronizing wireless devices
US20140089529A1 (en) * 2012-09-27 2014-03-27 Broadcom Corporation Management Data Input/Output Protocol With Page Write Extension
TWI504215B (zh) * 2013-08-20 2015-10-11 Tatung Co 資料傳輸系統及方法
CN104811273A (zh) * 2015-04-02 2015-07-29 福州大学 一种高速单总线通信的实现方法
CN104794089A (zh) * 2015-05-12 2015-07-22 中国电子科技集团公司第四十七研究所 适用于单片机的改进型uart通信的方法、装置及系统
US20160342565A1 (en) * 2015-05-20 2016-11-24 Honeywell International Inc. Apparatus and method for multi-master solution on mdio communication bus

Also Published As

Publication number Publication date
CN111581140B (zh) 2022-11-04

Similar Documents

Publication Publication Date Title
KR101611516B1 (ko) 직렬 포트 메모리 통신 레이턴시 및 신뢰성을 향상시키기 위한 방법 및 시스템
US7529862B2 (en) System for providing access of multiple data buffers to a data retaining and processing device
KR100881049B1 (ko) 복수의 어드레스 2 채널 버스 구조
US8406070B2 (en) Single-strobe operation of memory devices
TWI685259B (zh) 應用在主裝置與從裝置之間的資料傳輸及處理方法、應用於從裝置的資料處理方法、以及用於資料處理的從裝置
IL177240A (en) Scalable bus structure
US11928066B2 (en) I2C bridge device
JP2002519773A (ja) クロック回路のデータレートを制御する方法および装置
US20050108454A1 (en) Method and apparatus for providing an inter integrated circuit interface with an expanded address range and efficient priority-based data throughput
CN114446363A (zh) 存储装置和存储装置的操作方法
US7743184B2 (en) Coherent access register data transfer device and methods thereof
TW202244725A (zh) 加速比較函式執行的方法及加速比較函式執行的系統
US6662258B1 (en) Fly-by support module for a peripheral bus
CN111581140B (zh) 数据传输及处理方法以及从装置
CN115312094B (zh) Sram控制系统、方法、fpga芯片及电子设备
CN115913816A (zh) 一种主从设备间通讯的通讯转换装置及方法
TW510101B (en) Data transmitting device, data transmission system and method
CN112445744A (zh) I2c通信
CN114880270B (zh) Spi设备及其数据传输方法
US20240202142A1 (en) Method for handling configuration data for an interconnection protocol within hibernate operation, controller, and electronic device
US6425043B1 (en) Method for providing fast memory decode using a bank conflict table
CN118276953A (zh) 组态数据处理方法、控制器以及电子装置
TWI467381B (zh) 用於降低記憶體潛時之方法、裝置及系統
JP2008532188A (ja) スケーラブルバス構造
JPH11242651A (ja) インターフェース

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant