CN111564425B - 集成芯片结构、引线框架、电源模块 - Google Patents

集成芯片结构、引线框架、电源模块 Download PDF

Info

Publication number
CN111564425B
CN111564425B CN202010344405.2A CN202010344405A CN111564425B CN 111564425 B CN111564425 B CN 111564425B CN 202010344405 A CN202010344405 A CN 202010344405A CN 111564425 B CN111564425 B CN 111564425B
Authority
CN
China
Prior art keywords
chip
diode chip
pin
integrated
rectifying diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010344405.2A
Other languages
English (en)
Other versions
CN111564425A (zh
Inventor
全新
黄丕渠
雷成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENZHEN JINGDAO ELECTRONICS CO Ltd
Original Assignee
SHENZHEN JINGDAO ELECTRONICS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENZHEN JINGDAO ELECTRONICS CO Ltd filed Critical SHENZHEN JINGDAO ELECTRONICS CO Ltd
Priority to CN202010344405.2A priority Critical patent/CN111564425B/zh
Publication of CN111564425A publication Critical patent/CN111564425A/zh
Application granted granted Critical
Publication of CN111564425B publication Critical patent/CN111564425B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Rectifiers (AREA)

Abstract

本发明涉及一种集成芯片结构、引线框架及电源模块。集成芯片结构包括内部设置有具有多个基导和多个引脚的引线框架、设于引线框架的基导上的共阳极的双胞胎二极管芯片第一和第四整流二极管芯片、共阴极的双胞胎二极管芯片第二和第三整流二极管芯片、续流二极管芯片、控制芯片、功率芯片的塑封体。通过将双胞胎二极管芯片构成的整流桥电路、控制芯片、功率芯片集成在同一个芯片结构内，提高了芯片结构的集成度，减小了电源模块的体积和外围元器件的数量，降低了生产成本；同时二极管芯片的正向压降和反向电压均相同，且所述反向电压与所述控制芯片的自供电高压电压相同，有效地确保了产品性能，提高了产品的市场竞争力，降低使用电源模块的失效率。

Description

集成芯片结构、引线框架、电源模块
技术领域
本发明涉及半导体技术领域，特别是涉及一种集成芯片结构，还涉及一种引线框架及一种电源模块。
背景技术
目前市场上应用在LED的电源模块,其集成芯片结构的内部只有控制芯片和高压功率MOSFET器件，而没有集成续流二极管及整流桥堆,在应用时需要在外部接上续流二极管及整流桥堆才能正常工作，同时在应用过程中因不同厂家生产的续流二极管及整流桥堆与集成芯片结构存在匹配差异从而导致电源模块的失效率较高、可靠性较差，且终端客户在设计时系统体积较大，电源模块的外围元器件数量较多，相应的材料成本及人工成本高。
发明内容
基于此，有必要针对上述问题，提供一种集成芯片结构、引线框架及电源模块。
一种集成芯片结构,包括塑封体，所述塑封体内设置有具有多个基岛和多个引脚的引线框架，以及设置于所述引线框架的基岛上的第一整流二极管芯片、第二整流二极管芯片、第三整流二极管芯片、第四整流二极管芯片、续流二极管芯片、控制芯片、功率芯片；
所述第一整流二极管芯片的阴极和所述第二整流二极管芯片的阳极均连接所述集成芯片结构的第一交流输入引脚；所述第三整流二极管芯片的阳极和所述第四整流二极管的阴极均连接所述集成芯片结构的第二交流输入引脚；
所述续流二极管芯片的阳极连接所述功率芯片的输入端，所述功率芯片的输入端连接所述集成芯片结构的漏极引脚；
所述第二整流二极管芯片的阴极、所述第三整流二极管芯片的阴极、所述续流二极管芯片的阴极、所述控制芯片的高压端均连接所述集成芯片结构的高压供电引脚；
所述功率芯片的控制端连接所述控制芯片的栅极端，所述功率芯片的输出端分别连接所述控制芯片的片选端和所述集成芯片结构的片选信号引脚；
所述控制芯片的接地端、所述第一整流二极管芯片和所述第四整流二极管的阳极均连接所述集成芯片结构的接地引脚；
其中，所述第一整流二极管芯片和所述第四整流二极管芯片为共阳极的双胞胎二极管芯片、所述第二整流二极管芯片和所述第三整流二极管芯片为共阴极的双胞胎二极管芯片，所述第一整流二极管芯片、所述第二整流二极管芯片、所述第三整流二极管芯片、所述第四整流二极管芯片、所述续流二极管芯片的正向压降和反向电压均相同，且所述反向电压与所述控制芯片的自供电高压电压相同。
在其中一个实施例中，所述塑封体内还设置有多条金属引线，所述金属引线用于实现芯片与芯片或芯片与引脚之间的连接。
在其中一个实施例中，所述共阳极的双胞胎二极管芯片设置于所述引线框架的第一基岛上，所述控制芯片和所述功率芯片设置于所述引线框架的第二基岛上，所述共阴极的双胞胎二极管芯片和所述续流二极管芯片设置于所述引线框架的第三基岛上。
在其中一个实施例中，所述共阳极的双胞胎二极管芯片设置于所述引线框架的第四基岛上，所述控制芯片和所述功率芯片设置于所述引线框架的第五基岛上，所述续流二极管芯片设置于所述引线框架的第六基岛上，所述共阴极的双胞胎二极管芯片设置与所述引线框架的第七基岛上。
在其中一个实施例中，所述功率芯片为功率MOS芯片。
在其中一个实施例中，所述共阳极的双胞胎二极管芯片为P衬底二极管芯片、所述共阴极的双胞胎二极管芯片为N衬底二极管芯片、所述续流二极管芯片为N型衬底的二极管芯片。
在其中一个实施例中，所述集成芯片结构的接地引脚、漏极引脚、高压供电引脚均与引脚所在的基岛导通，所述集成芯片结构的第一交流输入引脚、片选信号引脚、第二交流输入引脚均与引脚所在的基岛绝缘。
在其中一个实施例中，所述共阳极的双胞胎二极管芯片、所述共阴极的双胞胎二极管芯片、所述功率芯片、所述续流二极管芯片均通过导电胶或锡膏设置于所述引线框架的基岛上，所述控制芯片通过绝缘胶设置于所述引线框架的基岛上。
一种集成芯片结构,包括塑封体，所述塑封体内设置有具有多个基岛和多个引脚的引线框架，以及设置于所述引线框架的基岛上的第一整流二极管芯片、第二整流二极管芯片、第三整流二极管芯片、第四整流二极管芯片、续流二极管芯片、控制芯片、功率芯片；所述第一整流二极管芯片的阴极和所述第二整流二极管芯片的阳极均连接所述集成芯片结构的第一交流输入引脚；所述第三整流二极管芯片的阳极和所述第四整流二极管的阴极均连接所述集成芯片结构的第二交流输入引脚；所述续流二极管芯片的阳极连接所述功率芯片的输入端，所述功率芯片的输入端连接所述集成芯片结构的漏极引脚；所述第二整流二极管芯片的阴极、所述第三整流二极管芯片的阴极、所述续流二极管芯片的阴极、所述控制芯片的高压端均连接所述集成芯片结构的高压供电引脚；所述功率芯片的控制端连接所述控制芯片的栅极端，所述功率芯片的输出端分别连接所述控制芯片的片选端和所述集成芯片结构的片选信号引脚；所述控制芯片的接地端、所述第一整流二极管芯片和所述第四整流二极管的阳极均连接所述集成芯片结构的接地引脚；其中，所述第一整流二极管芯片和所述第四整流二极管芯片为共阳极的双胞胎二极管芯片、所述第二整流二极管芯片和所述第三整流二极管芯片为共阴极的双胞胎二极管芯片，所述第一整流二极管芯片、所述第二整流二极管芯片、所述第三整流二极管芯片、所述第四整流二极管芯片、所述续流二极管芯片的正向压降和反向电压均相同，且所述反向电压与所述控制芯片的自供电高压电压相同。本申请通过将第一整流二极管芯片、第二整流二极管芯片、第三整流二极管芯片、第四整流二极管芯片、控制芯片、功率芯片集成在同一个集成芯片结构内，提高了芯片结构的集成度，有效地缩小LED电源模块的体积，同时电源模块外围少了一个续流二极管及整流桥堆,在减小LED电源模块的体积的同时减少LED电源模块的外围元器件的数量，降低了生产成本。同时第一整流二极管芯片和第四整流二极管芯片为共阳极的双胞胎二极管芯片、第二整流二极管芯片和第三整流二极管芯片为共阴极的双胞胎二极管芯片，减小了第一整流二极管芯片和第四整流二极管芯片、第二整流二极管芯片和第三整流二极管芯片之间的正向压降的差值，避免了集成芯片结构因正向压降差值过大导致各芯片之间功耗差异大的问题，提高产品的可靠性。第一整流二极管芯片、第二整流二极管芯片、第三整流二极管芯片、第四整流二极管芯片、续流二极管芯片的正向压降和反向电压均相同，且所述反向电压与所述控制芯片的自供电高压电压相同，有效地确保了产品性能，提高了产品的市场竞争力，降低使用电源模块的失效率。
一种引线框架，所述引线框架用于形成塑封体内具有三个基岛的上述集成芯片结构，所述引线框架包括：
与第一基岛连接的第一引脚，与第二基岛连接的第二引脚，与第三基岛连接的第三引脚，不与基岛相连第四引脚、第五引脚、第六引脚；
所述第一基岛用于设置共阳极的双胞胎二极管芯片，所述第二基岛用于设置功率芯片和控制芯片，所述第三基岛用于设置共阴极的双胞胎二极管芯片和续流二极管芯片；
其中，所述第一引脚为所述集成芯片结构的接地引脚，所述第二引脚为所述集成芯片结构的漏极引脚，所述第三引脚为所述集成芯片结构的高压供电引脚，所述第四引脚为所述集成芯片结构的第一交流输入引脚，所述第五引脚为所述集成芯片结构的片选信号引脚，所述第六引脚为所述集成芯片结构的第二交流输入引脚。
上述引线框架，用于形成上述集成芯片结构，所述引线框架包括：与第一基岛连接的第一引脚，与第二基岛连接的第二引脚，与第三基岛连接的第三引脚，不与基岛相连第四引脚、第五引脚、第六引脚；所述第一基岛用于设置共阳极的双胞胎二极管芯片，所述第二基岛用于设置功率芯片和控制芯片，所述第三基岛用于设置共阴极的双胞胎二极管芯片和续流二极管芯片；其中，所述第一引脚为所述集成芯片结构的接地引脚，所述第二引脚为所述集成芯片结构的漏极引脚，所述第三引脚为所述集成芯片结构的高压供电引脚，所述第四引脚为所述集成芯片结构的第一交流输入引脚，所述第五引脚为所述集成芯片结构的片选信号引脚，所述第六引脚为所述集成芯片结构的第二交流输入引脚。本申请中的引线框架用于将第一整流二极管芯片、第二整流二极管芯片、第三整流二极管芯片、第四整流二极管芯片、控制芯片、功率芯片集成在同一个集成芯片结构内，提高了芯片结构的集成度，有效地缩小LED电源模块的体积，同时电源模块外围少了一个续流二极管及整流桥堆,在减小LED电源模块的体积的同时减少LED电源模块的外围元器件的数量，降低了生产成本。同时第一整流二极管芯片和第四整流二极管芯片为共阳极的双胞胎二极管芯片、第二整流二极管芯片和第三整流二极管芯片为共阴极的双胞胎二极管芯片，减小了第一整流二极管芯片和第四整流二极管芯片、第二整流二极管芯片和第三整流二极管芯片之间的正向压降的差值，避免了集成芯片结构因正向压降差值过大导致各芯片之间功耗差异大的问题，提高产品的可靠性。第一整流二极管芯片、第二整流二极管芯片、第三整流二极管芯片、第四整流二极管芯片、续流二极管芯片的正向压降和反向电压均相同，且所述反向电压与所述控制芯片的自供电高压电压相同，有效地确保了产品性能，提高了产品的市场竞争力，降低使用电源模块的失效率。
一种电源模块，包括第一滤波电容、储能电感、第二滤波电容、负载，所述电源模块还包括上述任一项所述的集成芯片结构；所述集成芯片结构的第一交流输入引脚、第二交流输入引脚分别与交流电源的火线端和零线端电连接；所述集成芯片结构的高压供电引脚与所述第一滤波电容、第二滤波电容、负载的一端连接；所述集成芯片结构的漏极引脚与所述储能电感的一端连接，所述储能电感的另一端与所述第二滤波电容及负载的另一端连接；所述集成芯片结构的片选信号引脚、所述第一滤波电容的另一端接地。
上述电源模块，包括第一滤波电容、储能电感、第二滤波电容、负载，所述电源模块还包括上述任一项所述的集成芯片结构；所述集成芯片结构的第一交流输入引脚、第二交流输入引脚分别与交流电源的火线端和零线端电连接；所述集成芯片结构的高压供电引脚与所述第一滤波电容、第二滤波电容、负载的一端连接；所述集成芯片结构的漏极引脚与所述储能电感的一端连接，所述储能电感的另一端与所述第二滤波电容及负载的另一端连接；所述集成芯片结构的片选信号引脚、所述第一滤波电容的另一端接地。本申请电源模块中的集成芯片结构通过将第一整流二极管芯片、第二整流二极管芯片、第三整流二极管芯片、第四整流二极管芯片、控制芯片、功率芯片集成在同一个集成芯片结构内，提高了芯片结构的集成度，有效地缩小LED电源模块的体积，同时电源模块外围少了一个续流二极管及整流桥堆,在减小LED电源模块的体积的同时减少LED电源模块的外围元器件的数量，降低了生产成本。同时第一整流二极管芯片和第四整流二极管芯片为共阳极的双胞胎二极管芯片、第二整流二极管芯片和第三整流二极管芯片为共阴极的双胞胎二极管芯片，减小了第一整流二极管芯片和第四整流二极管芯片、第二整流二极管芯片和第三整流二极管芯片之间的正向压降的差值，避免了集成芯片结构因正向压降差值过大导致各芯片之间功耗差异大的问题，提高产品的可靠性。第一整流二极管芯片、第二整流二极管芯片、第三整流二极管芯片、第四整流二极管芯片、续流二极管芯片的正向压降和反向电压均相同，且所述反向电压与所述控制芯片的自供电高压电压相同，有效地确保了产品性能，提高了产品的市场竞争力，降低电源模块的失效率。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一实施例中集成芯片结构的结构框图；
图2为一实施例中引线框架的结构框图；
图3为一实施例中电源模块的电路示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
示例性的市场上应用的LED电源模块的集成芯片结构的内部只有控制芯片和高压功率MOS器件，需要在外部接上续流二极管及整流桥堆才能正常工作，同时不同厂家生产的续流二极管及整流桥堆和电源模块的集成芯片结构存在一定的参数匹配差异，即二极管生产厂家虽然有对二极管芯片的参数进行控制，但因各个二级管在生产时选取的硅片材料及生产工艺都存在一定的差别，从而导致二极管的参数范围存在一定的波动性，导致将二极管及整流桥堆与集成芯片结构相连使用后，电源模块的失效率较高，并且终端客户使用该电源模块时系统体积大，相应的材料成本及人工成本高，并且电源模块中的外围元器件数量较多。
如图1所示，在一个实施例中，提供一种集成芯片结构,包括塑封体，所述塑封体内设置有具有多个基岛和多个引脚的引线框架100，以及设置于所述引线框架100的基岛上的第一整流二极管芯片102、第二整流二极管芯片104、第三整流二极管芯片106、第四整流二极管芯片108、续流二极管芯片110、控制芯片112、功率芯片114；
所述第一整流二极管芯片102的阴极和所述第二整流二极管芯片104的阳极均连接所述集成芯片结构的第一交流输入引脚116；所述第三整流二极管芯片106的阳极和所述第四整流二极管108的阴极均连接所述集成芯片结构的第二交流输入引脚118；
所述续流二极管芯片110的阳极连接所述功率芯片114的输入端，所述功率芯片114的输入端连接所述集成芯片结构的漏极引脚120；
所述第二整流二极管芯片104的阴极、所述第三整流二极管芯片106的阴极、所述续流二极管芯片110的阴极、所述控制芯片112的高压端均连接所述集成芯片结构的高压供电引脚122；
所述功率芯片114的控制端连接所述控制芯片的栅极端，所述功率芯片114的输出端分别连接所述控制芯片112的片选端和所述集成芯片结构的片选信号引脚124；
所述控制芯片112的接地端、所述第一整流二极管芯片102和所述第四整流二极管108的阳极均连接所述集成芯片结构的接地引脚126；
其中，所述第一整流二极管芯片102和所述第四整流二极管芯片108为共阳极的双胞胎二极管芯片、所述第二整流二极管芯片104和所述第三整流二极管芯片106为共阴极的双胞胎二极管芯片，所述第一整流二极管芯片102、所述第二整流二极管芯片104、所述第三整流二极管芯片106、所述第四整流二极管芯片108、所述续流二极管芯片110的正向压降和反向电压均相同，且所述反向电压与所述控制芯片的自供电高压电压相同。
第一整流二极管芯片102和所述第四整流二极管芯片108构成的共阳极的双胞胎二极管芯片、所述第二整流二极管芯片104和所述第三整流二极管芯片106构成共阴极的双胞胎二极管芯片作为整流桥电路，将交流信号转化为直流信号输出给集成芯片结构使用，使用共阳极的双胞胎二极管芯片和共阴极的双胞胎二极管芯片形成集成芯片结构过程中，粘片时邦头只要吸取一次芯片即可，并且双胞胎二极管芯片的生产效率是二极管单芯片的生产效率的两倍，在性能无差异的情形下，采用双胞胎二极管芯片可明显提高生产效率，生产成本亦可明显得到有效控制。
在一个实施例中，所述塑封体内还设置有多条金属引线128，所述金属引线128用于实现芯片与芯片或芯片与引脚之间的连接。
在一个实施例中，所述金属引线为铜线。
在一个实施例中，所述共阳极的双胞胎二极管芯片设置于所述引线框架100的第一基岛上，所述控制芯片112和所述功率芯片114设置于所述引线框架100的第二基岛上，所述共阴极的双胞胎二极管芯片和所述续流二极管芯片110设置于所述引线框架100的第三基岛上。
在一个实施例中，所述共阳极的双胞胎二极管芯片设置于所述引线框架的第四基岛上，所述控制芯片和所述功率芯片设置于所述引线框架的第五基岛上，所述续流二极管芯片设置于所述引线框架的第六基岛上，所述共阴极的双胞胎二极管芯片设置与所述引线框架的第七基岛上。
在一个实施例中，所述功率芯片114为功率MOS芯片。
在一个实施例中，所述共阳极的双胞胎二极管芯片为P衬底二极管芯片、所述共阴极的双胞胎二极管芯片为N衬底二极管芯片、所述续流二极管芯片为N型衬底的二极管芯片。
单芯片在粘片过程中因芯片识别因素，导致粘片识取无规律从而无法有效保证同一个集成芯片结构中构成整流电路的芯片为相邻的两个芯片，另外既使粘片时拾取有规律，邦头在拾取时从晶圆的最左端到最右端，在换行拾取时存在上一行的最右边芯片与下一行最左边芯片构成同一个集成芯片结构中的整流电路，亦无法完全有效保证同一个集成芯片结构中的整流电路内的芯片为晶圆上相邻的两个芯片,虽成品测试时有控VF在同一Spec内，但无法有效控制其VFM在5mV以内，由功耗功式P＝VF*IF可知，功耗P与VF成正比，也就是说两个芯片的VFM差值越大，则两个芯片的功耗差亦越大，两个芯片的温差越大，从而易导致器件在应用过程中失效，可靠性差。
而使用P衬底的共阳极的双胞胎二极管芯片和N衬底的共阴极的双胞胎二极管芯片构成整流桥电路的集成芯片结构中，双胞胎二极管芯片形成集成芯片结构的粘片工艺时，邦头只要吸取一次即可，与使用单芯片相对比选用双胞胎芯片的生产效率是单芯片的生产效率的二倍，在性能无差异的情形下，采用双胞胎芯片其生产效率可明显提升，生产成本亦可明显得到有效控制。同时采用双胞胎芯片可有效地保证产品性能一致性，因为双胞胎二极管芯片是由同一片晶圆上相邻的两个芯片构成的，而同一片晶圆上中相邻的两个芯片的参数比较接近，参数的一致性较好，且其VFM值可控制5mV以内(VFM＝VF1-VF2,也就是两个芯片正向压降之差)，可有效的保证两个芯片的功耗一致性，降低失效比例。
在一个实施例中，所述集成芯片结构的接地引脚126、漏极引脚120、高压供电引脚122均与引脚所在的基岛导通，所述集成芯片结构的第一交流输入引脚116、片选信号引脚124、第二交流输入引脚118均与引脚所在的基岛绝缘。
在一个实施例中，所述共阳极的双胞胎二极管芯片、所述共阴极的双胞胎二极管芯片、所述功率芯片114、所述续流二极管芯片110均通过导电胶或锡膏设置于所述引线框架100的基岛上，所述控制芯片112通过绝缘胶设置于所述引线框架100的基岛上。
一种集成芯片结构,包括塑封体，所述塑封体内设置有具有多个基岛和多个引脚的引线框架，以及设置于所述引线框架的基岛上的第一整流二极管芯片、第二整流二极管芯片、第三整流二极管芯片、第四整流二极管芯片、续流二极管芯片、控制芯片、功率芯片；所述第一整流二极管芯片的阴极和所述第二整流二极管芯片的阳极均连接所述集成芯片结构的第一交流输入引脚；所述第三整流二极管芯片的阳极和所述第四整流二极管的阴极均连接所述集成芯片结构的第二交流输入引脚；所述续流二极管芯片的阳极连接所述功率芯片的输入端，所述功率芯片的输入端连接所述集成芯片结构的漏极引脚；所述第二整流二极管芯片的阴极、所述第三整流二极管芯片的阴极、所述续流二极管芯片的阴极、所述控制芯片的高压端均连接所述集成芯片结构的高压供电引脚；所述功率芯片的控制端连接所述控制芯片的栅极端，所述功率芯片的输出端分别连接所述控制芯片的片选端和所述集成芯片结构的片选信号引脚；所述控制芯片的接地端、所述第一整流二极管芯片和所述第四整流二极管的阳极均连接所述集成芯片结构的接地引脚；其中，所述第一整流二极管芯片和所述第四整流二极管芯片为共阳极的双胞胎二极管芯片、所述第二整流二极管芯片和所述第三整流二极管芯片为共阴极的双胞胎二极管芯片，所述第一整流二极管芯片、所述第二整流二极管芯片、所述第三整流二极管芯片、所述第四整流二极管芯片、所述续流二极管芯片的正向压降和反向电压均相同，且所述反向电压与所述控制芯片的自供电高压电压相同。本申请通过将第一整流二极管芯片、第二整流二极管芯片、第三整流二极管芯片、第四整流二极管芯片、控制芯片、功率芯片集成在同一个集成芯片结构内，提高了芯片结构的集成度，有效地缩小LED电源模块的体积，同时电源模块外围少了一个续流二极管及整流桥堆,在减小LED电源模块的体积的同时减少LED电源模块的外围元器件的数量，降低了生产成本。同时第一整流二极管芯片和第四整流二极管芯片为共阳极的双胞胎二极管芯片、第二整流二极管芯片和第三整流二极管芯片为共阴极的双胞胎二极管芯片，减小了第一整流二极管芯片和第四整流二极管芯片、第二整流二极管芯片和第三整流二极管芯片之间的正向压降的差值，避免了集成芯片结构因正向压降差值过大导致各芯片之间功耗差异大的问题，提高产品的可靠性。第一整流二极管芯片、第二整流二极管芯片、第三整流二极管芯片、第四整流二极管芯片、续流二极管芯片的正向压降和反向电压均相同，且所述反向电压与所述控制芯片的自供电高压电压相同，有效地确保了产品性能，提高了产品的市场竞争力，降低使用电源模块的失效率。
如图2所示，在一个实施例中，提供一种引线框架，所述引线框架用于形成塑封体内具有三个基岛的上述集成芯片结构，所述引线框架包括：
与第一基岛200连接的第一引脚202，与第二基岛300连接的第二引脚204，与第三基岛400连接的第三引脚206，不与基岛相连第四引脚208、第五引脚210、第六引脚212；
所述第一基岛200用于设置共阳极的双胞胎二极管芯片，所述第二基岛300用于设置功率芯片和控制芯片，所述第三基岛400用于设置共阴极的双胞胎二极管芯片和续流二极管芯片；
其中，所述第一引脚202为所述集成芯片结构的接地引脚，所述第二引脚204为所述集成芯片结构的漏极引脚，所述第三引脚206为所述集成芯片结构的高压供电引脚，所述第四引脚204为所述集成芯片结构的第一交流输入引脚，所述第五引脚210为所述集成芯片结构的片选信号引脚，所述第六引脚212为所述集成芯片结构的第二交流输入引脚。
在一个实施例中，所述第一基岛200、所述第二基岛300、所述第三基岛400中相邻基岛之间的间距大于等于0.15毫米且小于等于0.25毫米。
本方案中集成芯片结构内的三基岛引线框架在冲切时，基岛与基岛之间的平整度与共面性更好，可有效地保证键合品质。并且基岛上承载芯片的有效面积更大，散热效果更好。
上述引线框架，用于形成上述集成芯片结构，所述引线框架包括：与第一基岛连接的第一引脚，与第二基岛连接的第二引脚，与第三基岛连接的第三引脚，不与基岛相连第四引脚、第五引脚、第六引脚；所述第一基岛用于设置共阳极的双胞胎二极管芯片，所述第二基岛用于设置功率芯片和控制芯片，所述第三基岛用于设置共阴极的双胞胎二极管芯片和续流二极管芯片；其中，所述第一引脚为所述集成芯片结构的接地引脚，所述第二引脚为所述集成芯片结构的漏极引脚，所述第三引脚为所述集成芯片结构的高压供电引脚，所述第四引脚为所述集成芯片结构的第一交流输入引脚，所述第五引脚为所述集成芯片结构的片选信号引脚，所述第六引脚为所述集成芯片结构的第二交流输入引脚。本申请中的引线框架用于将第一整流二极管芯片、第二整流二极管芯片、第三整流二极管芯片、第四整流二极管芯片、控制芯片、功率芯片集成在同一个集成芯片结构内，提高了芯片结构的集成度，有效地缩小LED电源模块的体积，同时电源模块外围少了一个续流二极管及整流桥堆,在减小LED电源模块的体积的同时减少LED电源模块的外围元器件的数量，降低了生产成本。同时第一整流二极管芯片和第四整流二极管芯片为共阳极的双胞胎二极管芯片、第二整流二极管芯片和第三整流二极管芯片为共阴极的双胞胎二极管芯片，减小了第一整流二极管芯片和第四整流二极管芯片、第二整流二极管芯片和第三整流二极管芯片之间的正向压降的差值，避免了集成芯片结构因正向压降差值过大导致各芯片之间功耗差异大的问题，提高产品的可靠性。第一整流二极管芯片、第二整流二极管芯片、第三整流二极管芯片、第四整流二极管芯片、续流二极管芯片的正向压降和反向电压均相同，且所述反向电压与所述控制芯片的自供电高压电压相同，有效地确保了产品性能，提高了产品的市场竞争力，降低使用电源模块的失效率。
如图3所示，在一个实施例中，提供一种电源模块，包括第一滤波电容C1、储能电感L1、第二滤波电容C2、负载R3，所述电源模块还包括上述任一项所述的集成芯片结构IC1；所述集成芯片结构IC1的第一交流输入引脚AC1、第二交流输入引脚AC2分别与交流电源的火线端L和零线端N电连接；所述集成芯片结构IC1的高压供电引脚H与所述第一滤波电容C1、第二滤波电容C2、负载R3的一端连接；所述集成芯片结构IC1的漏极引脚D与所述储能电感L1的一端连接，所述储能电感L1的另一端与所述第二滤波电容C2及负载R3的另一端连接；所述集成芯片结构IC1的片选信号引脚CS、所述第一滤波电容C1的另一端接地。其中，集成芯片结构U1的片选信号引脚CS通过并联电阻R1和R2接地。使用该电池模块的LED产品并联在负载R3的两端。
上述电源模块，包括第一滤波电容、储能电感、第二滤波电容、负载，所述电源模块还包括上述任一项所述的集成芯片结构；所述集成芯片结构的第一交流输入引脚、第二交流输入引脚分别与交流电源的火线端和零线端电连接；所述集成芯片结构的高压供电引脚与所述第一滤波电容、第二滤波电容、负载的一端连接；所述集成芯片结构的漏极引脚与所述储能电感的一端连接，所述储能电感的另一端与所述第二滤波电容及负载的另一端连接；所述集成芯片结构的片选信号引脚、所述第一滤波电容的另一端接地。本申请电源模块中的集成芯片结构通过将第一整流二极管芯片、第二整流二极管芯片、第三整流二极管芯片、第四整流二极管芯片、控制芯片、功率芯片集成在同一个集成芯片结构内，提高了芯片结构的集成度，有效地缩小LED电源模块的体积，同时电源模块外围少了一个续流二极管及整流桥堆,在减小LED电源模块的体积的同时减少LED电源模块的外围元器件的数量，降低了生产成本。同时第一整流二极管芯片和第四整流二极管芯片为共阳极的双胞胎二极管芯片、第二整流二极管芯片和第三整流二极管芯片为共阴极的双胞胎二极管芯片，减小了第一整流二极管芯片和第四整流二极管芯片、第二整流二极管芯片和第三整流二极管芯片之间的正向压降的差值，避免了集成芯片结构因正向压降差值过大导致各芯片之间功耗差异大的问题，提高产品的可靠性。第一整流二极管芯片、第二整流二极管芯片、第三整流二极管芯片、第四整流二极管芯片、续流二极管芯片的正向压降和反向电压均相同，且所述反向电压与所述控制芯片的自供电高压电压相同，有效地确保了产品性能，提高了产品的市场竞争力，降低电源模块的失效率。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种集成芯片结构,包括塑封体，所述塑封体内设置有具有多个基岛和多个引脚的引线框架，以及设置于所述引线框架的基岛上的第一整流二极管芯片、第二整流二极管芯片、第三整流二极管芯片、第四整流二极管芯片、续流二极管芯片、控制芯片、功率芯片；
所述第一整流二极管芯片的阴极和所述第二整流二极管芯片的阳极均连接所述集成芯片结构的第一交流输入引脚；所述第三整流二极管芯片的阳极和所述第四整流二极管的阴极均连接所述集成芯片结构的第二交流输入引脚；
所述续流二极管芯片的阳极连接所述功率芯片的输入端，所述功率芯片的输入端连接所述集成芯片结构的漏极引脚；
所述第二整流二极管芯片的阴极、所述第三整流二极管芯片的阴极、所述续流二极管芯片的阴极、所述控制芯片的高压端均连接所述集成芯片结构的高压供电引脚；
所述功率芯片的控制端连接所述控制芯片的栅极端，所述功率芯片的输出端分别连接所述控制芯片的片选端和所述集成芯片结构的片选信号引脚；
所述控制芯片的接地端、所述第一整流二极管芯片和所述第四整流二极管的阳极均连接所述集成芯片结构的接地引脚；
其中，所述第一整流二极管芯片和所述第四整流二极管芯片为共阳极的双胞胎二极管芯片、所述第二整流二极管芯片和所述第三整流二极管芯片为共阴极的双胞胎二极管芯片，所述第一整流二极管芯片、所述第二整流二极管芯片、所述第三整流二极管芯片、所述第四整流二极管芯片、所述续流二极管芯片的正向压降和反向电压均相同，且所述反向电压与所述控制芯片的自供电高压电压相同。
2.根据权利要求1所述的集成芯片结构，其特征在于，所述塑封体内还设置有多条金属引线，所述金属引线用于实现芯片与芯片或芯片与引脚之间的连接。
3.根据权利要求1所述的集成芯片结构，其特征在于，所述共阳极的双胞胎二极管芯片设置于所述引线框架的第一基岛上，所述控制芯片和所述功率芯片设置于所述引线框架的第二基岛上，所述共阴极的双胞胎二极管芯片和所述续流二极管芯片设置于所述引线框架的第三基岛上。
4.根据权利要求1所述的集成芯片结构，其特征在于，所述共阳极的双胞胎二极管芯片设置于所述引线框架的第四基岛上，所述控制芯片和所述功率芯片设置于所述引线框架的第五基岛上，所述续流二极管芯片设置于所述引线框架的第六基岛上，所述共阴极的双胞胎二极管芯片设置与所述引线框架的第七基岛上。
5.根据权利要求1所述的集成芯片结构，其特征在于，所述功率芯片为功率MOS芯片。
6.根据权利要求1所述的集成芯片结构，其特征在于，所述共阳极的双胞胎二极管芯片为P衬底二极管芯片、所述共阴极的双胞胎二极管芯片为N衬底二极管芯片、所述续流二极管芯片为N型衬底的二极管芯片。
7.根据权利要求1所述的集成芯片结构，其特征在于，所述集成芯片结构的接地引脚、漏极引脚、高压供电引脚均与引脚所在的基岛导通，所述集成芯片结构的第一交流输入引脚、片选信号引脚、第二交流输入引脚均与引脚所在的基岛绝缘。
8.根据权利要求1所述的集成芯片结构，其特征在于，所述共阳极的双胞胎二极管芯片、所述共阴极的双胞胎二极管芯片、所述功率芯片、所述续流二极管芯片均通过导电胶或锡膏设置于所述引线框架的基岛上，所述控制芯片通过绝缘胶设置于所述引线框架的基岛上。
9.一种引线框架，其特征在于，所述引线框架用于形成权利要求1所述的集成芯片结构，所述引线框架包括：
与第一基岛连接的第一引脚，与第二基岛连接的第二引脚，与第三基岛连接的第三引脚，不与基岛相连第四引脚、第五引脚、第六引脚；
所述第一基岛用于设置共阳极的双胞胎二极管芯片，所述第二基岛用于设置功率芯片和控制芯片，所述第三基岛用于设置共阴极的双胞胎二极管芯片和续流二极管芯片；
其中，所述第一引脚为所述集成芯片结构的接地引脚，所述第二引脚为所述集成芯片结构的漏极引脚，所述第三引脚为所述集成芯片结构的高压供电引脚，所述第四引脚为所述集成芯片结构的第一交流输入引脚，所述第五引脚为所述集成芯片结构的片选信号引脚，所述第六引脚为所述集成芯片结构的第二交流输入引脚。
10.一种电源模块，包括第一滤波电容、储能电感、第二滤波电容、负载，其特征在于，所述电源模块还包括权利要求1-8任一项所述的集成芯片结构；所述集成芯片结构的第一交流输入引脚、第二交流输入引脚分别与交流电源的火线端和零线端电连接；所述集成芯片结构的高压供电引脚与所述第一滤波电容、第二滤波电容、负载的一端连接；所述集成芯片结构的漏极引脚与所述储能电感的一端连接，所述储能电感的另一端与所述第二滤波电容及负载的另一端连接；所述集成芯片结构的片选信号引脚、所述第一滤波电容的另一端接地。
CN202010344405.2A 2020-04-27 2020-04-27 集成芯片结构、引线框架、电源模块 Active CN111564425B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010344405.2A CN111564425B (zh) 2020-04-27 2020-04-27 集成芯片结构、引线框架、电源模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010344405.2A CN111564425B (zh) 2020-04-27 2020-04-27 集成芯片结构、引线框架、电源模块

Publications (2)

Publication Number Publication Date
CN111564425A CN111564425A (zh) 2020-08-21
CN111564425B true CN111564425B (zh) 2023-03-14

Family

ID=72073165

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010344405.2A Active CN111564425B (zh) 2020-04-27 2020-04-27 集成芯片结构、引线框架、电源模块

Country Status (1)

Country Link
CN (1) CN111564425B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114823593A (zh) * 2022-03-23 2022-07-29 华为数字技术（苏州）有限公司 一种双向开关的封装结构、半导体器件及功率变换器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108461459A (zh) * 2018-04-02 2018-08-28 日照鲁光电子科技有限公司 一种负极对接双向整流二极管及其制造工艺
CN109300889A (zh) * 2018-10-30 2019-02-01 山东晶导微电子股份有限公司 一种ac-dc芯片与高压续流二极管集成芯片结构及电源模组
CN109698182A (zh) * 2018-12-28 2019-04-30 珠海锦泰电子科技有限公司 一种大功率整流二极管用封装框架

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7623362B2 (en) * 2007-10-30 2009-11-24 Tdk Corporation Switching power supply unit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108461459A (zh) * 2018-04-02 2018-08-28 日照鲁光电子科技有限公司 一种负极对接双向整流二极管及其制造工艺
CN109300889A (zh) * 2018-10-30 2019-02-01 山东晶导微电子股份有限公司 一种ac-dc芯片与高压续流二极管集成芯片结构及电源模组
CN109698182A (zh) * 2018-12-28 2019-04-30 珠海锦泰电子科技有限公司 一种大功率整流二极管用封装框架

Also Published As

Publication number Publication date
CN111564425A (zh) 2020-08-21

Similar Documents

Publication Publication Date Title
US9129947B2 (en) Multi-chip packaging structure and method
CN101976951B (zh) 多相功率开关模式电压调节器
CN101325197B (zh) 具有共同封装的肖特基二极管的高压高功率升压变换器
US20090096435A1 (en) Layout schemes and apparatus for high performance dc-dc output stage
US7211894B2 (en) Capacitor-related systems for addressing package/motherboard resonance
CN106711137A (zh) 半导体装置及采用该半导体装置的交流发电机
CN102005441A (zh) 混合封装栅极可控的半导体开关器件及制备方法
US7999271B2 (en) Luminous element having a plurality of cells
CN111564425B (zh) 集成芯片结构、引线框架、电源模块
US10431530B2 (en) Power semiconductor module and method for manufacturing the same
US6791127B2 (en) Semiconductor device having a condenser chip for reducing a noise
CN110649060A (zh) 微发光二极管芯片及制作方法、显示面板制作方法
KR101216938B1 (ko) 다수의 셀이 결합된 발광 소자 및 이의 제조 방법 및 이를이용한 발광 장치
US4725759A (en) Pilot lamp
CN111564434B (zh) 集成芯片结构及电源模块
CN115021590A (zh) 一种智能功率模块
CN211238247U (zh) 集成芯片结构及电源模块
CN111710665A (zh) 一种倍压整流模块及采用该模块的倍压整流电路
CN111584452A (zh) 引线框架、集成芯片结构及电源模块
CN215377401U (zh) 一种封装的集成电路芯片
CN217606812U (zh) 集成芯片结构及电源模块
CN212182321U (zh) 一种倍压整流模块及采用该模块的倍压整流电路
CN219811493U (zh) 功率器件封装结构
CN117673065B (zh) 智能功率模块和电子设备
CN213242543U (zh) 一种增加芯片面积的引线框架封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant