CN111564348A

CN111564348A - 高计数率阻性微井型探测器放大单元的制备方法

Info

Publication number: CN111564348A
Application number: CN202010330888.0A
Authority: CN
Inventors: 周意; 吕游; 王旭; 尚伦霖; 张广安; 鲁志斌; 刘建北; 张志永; 邵明
Original assignee: University of Science and Technology of China USTC
Current assignee: University of Science and Technology of China USTC
Priority date: 2020-04-23
Filing date: 2020-04-23
Publication date: 2020-08-21
Anticipated expiration: 2040-04-23
Also published as: CN111564348B

Abstract

本公开提供一种高计数率阻性微井型探测器放大单元的制备方法，包括：步骤S1：制备基材层；步骤S2：制备读出电极PCB；步骤S3：将步骤S1制备的基材层与步骤S2制备的读出电极PCB通过Pre‑preg层粘接；步骤S4：制备导电过孔；步骤S5：刻蚀基材层至DLC上表面形成井型放大孔阵列；以及步骤S6：移除导电过孔上表面附近的铜层，完成高计数率阻性微井型探测器放大单元的制备。

Description

高计数率阻性微井型探测器放大单元的制备方法

技术领域

本公开涉及微结构气体探测器技术领域，尤其涉及一种高计数率阻性微井型探测器放大单元的制备方法。

背景技术

上世纪90年代以来，微结构气体探测器(Micro-Pattern Gaseous Detector，MPGD)得到了蓬勃的发展。但是随着粒子物理实验的进一步发展，探测器所处的环境越来越苛刻，对于探测器的性能要求也越来越高，传统的微结构气体探测器也已经暴露出了许多技术上的不足。阻性技术的引入使微结构气体探测器开辟了新的发展方向。阻性微井型探测器(Micro-Resistive WELL，μRWELL)是一种具有单级放大结构、采用类金刚石碳(Diamond-like Carbon，DLC)阻性阳极技术的新型微结构气体探测器。阻性微井型探测器的结构紧凑，工艺简单，是微结构气体探测器未来的发展方向之一。阻性微井型探测器的主要部件是一块集成了放大单元和读出电极的μRWELL PCB，其结构如图1所示。阻性微井型探测器的放大单元是一种井型的盲孔，井壁是聚酰亚胺(APICAL)，井壁上方是铜电极，放大单元底部是一层DLC阻性电极，其作用是为了抑制探测器的打火放电，使得探测器能够实现更高的增益。当探测器出现打火放电现象时，会有相对较大的电流流过DLC阻性电极，因此在DLC阻性电极上会产生一定的压降，而由于整个探测器高压回路的压降维持不变，这样就会使放电区域上下电极之间的电压降低，放大区内电场减弱，从而抑制雪崩放大的进一步产生，对打火放电起到猝灭的作用。

普通的阻性微井型探测器在结构以及制作工艺方面相较于传统的微结构气体探测器具有明显的优势。但是由于DLC阻性阳极的引入，使得阻性微井型探测器的计数率能力受到限制。当入射粒子穿过探测器时，原初的电子漂移到井型放大孔内进行雪崩放大，放大后的次级电子收集在DLC电极上，并需要一定的时间才能通过DLC电极进入地回路，在DLC上电荷完全疏散之前，会在DLC阻性阳极表面形成压降。当入射粒子的计数率较高时，DLC电极会由于电荷泄放速度不够快而积累电荷，这会使探测器的增益明显下降，无法满足应用需求。测试结果表明，普通10cm×10cm阻性微井型探测器，在采用面电阻率为60MΩ/□左右的DLC薄膜作为阻性电极时，其计数率能力约为100kHz/cm²。随着探测器面积的增大，DLC电极上电荷疏散的时间会变长，从而使得探测器的计数率能力会进一步地降低。例如现有技术所制备的单阻性层快速接地(SG2++)阻性微井型探测器，首先，如图2所示，制备SG2++阻性微井型探测器所使用的基材为铜层/APICAL/DLC/铜层复合基材，在单面附铜的APICAL基材的另一面使用磁控溅射方法得到合适电阻率的DLC薄膜；然后再在DLC薄膜表面使用磁控溅射方法得到厚度为数微米的铜层；进一步的，如图3所示，再使用光刻的方法将DLC表面的铜层刻蚀为接地铜条；进一步的，如图4所示，制备阻性微井型探测器所使用的PCB读出电极结构；进一步的，使用Pre-preg将铜层/APICAL/DLC/铜层复合基材与PCB读出电极粘接起来；然后使用光刻方法在APICAL以及APICAL铜层上刻蚀得到井型放大区结构，最后将接地铜条与外围的地电位连接起来，得到如图5所示的SG2++阻性微井型探测器放大单元结构。当入射粒子穿过探测器时，原初电子在井型放大区内进行雪崩放大，放大后的次级电子经DLC收集并通过接地铜条能够实现快速疏散，从而提高探测器的计数率能力。

然而SG2++阻性微井型探测器目前主要存在两个不足之处：1)由于SG2++阻性微井型探测器采用的是“铜层/APICAL/DLC/铜层”复合基材结构，制备复合基材最关键的一步是要求在DLC表面使用磁控溅射方法制备一层数微米厚度的铜薄膜材料。然而在DLC表面溅射沉积铜薄膜材料后，会使得DLC的面电阻率呈现数倍的减小且面电阻率变化量很难精确刻度。因此在完成阻性微井型探测器放大单元的制备时，无法知道DLC阻性电极面电阻率的值，会给SG2++阻性微井型探测器的性能带来不确定性，有时候制备出来的探测器由于DLC面电阻率过低而完全不能工作。2)为了保证探测器能够正常工作，在使用光刻方法刻蚀得到井型放大孔时，要避开铜接地条上方的区域，如图5中所示。即铜接地条不能位于井型放大孔的下方，否则当入射粒子在铜接地条上方发生雪崩放大时，雪崩后的电子会直接穿过DLC到达铜接地条而无法达到猝灭的效果，从而使得探测器无法正常工作。然而在制备大面积探测器时，较大面积APICAL基材很容易发生形变，铜接地条的位置会由于APICAL基材的形变而发生变化，从而使得刻蚀井型放大区时，无法精确判断铜接地条的位置，很难避免出现铜接地条在井型放大孔下方的情况，因此该技术几乎无法应用于大面积探测器的制备。可在一些极端的应用环境中，比如在欧洲核子中心大型强子对撞机的前向区域，对于探测器的计数率能力要求为～10MHz/cm²，远远高于普通的阻性微井型探测器计数率性能。在下一代陶粲装置中的内部径迹探测器要求阻性微井型探测器不仅需要较高的计数率性能，而且还需要单个探测器具有较大的面积。因此如何实现高计数率性能并且能够大面积制作在阻性微井型探测器研究中显得尤为重要。

公开内容

(一)要解决的技术问题

基于上述问题，本公开提供了一种高计数率阻性微井型探测器放大单元的制备方法，以缓解现有技术中大面积的阻性微井型探测器制作时无法精确的控制DLC阻性电极的面电阻率，难以避免因铜接地条出现在井型放大孔下方而导致雪崩后的电子会直接穿过DLC到达铜接地条而无法达到猝灭的效果等技术问题。

(二)技术方案

本公开提供一种高计数率阻性微井型探测器放大单元的制备方法，包括：步骤S1：制备基材层；步骤S2：制备读出电极PCB；步骤S3：将步骤S1制备的基材层与步骤S2制备的读出电极PCB通过Pre-preg层粘接；步骤S4：制备导电过孔；步骤S5：刻蚀基材层至DLC上表面形成井型放大孔阵列；以及步骤S6：移除导电过孔上表面附近的铜层，完成高计数率阻性微井型探测器放大单元的制备。

在本公开实施例中，步骤S1中所述基材层由上至下依此为铜层、APICAL层、DLC层。

在本公开实施例中，所述步骤S4，包括：子步骤S41：在对应读出电极PCB的多个读出电极的上方刻蚀基材层的铜层以及APICAL层得到刻蚀孔阵列；子步骤S42：在刻蚀孔阵列的孔内继续打小孔至贯穿对应的一读出电极；以及子步骤S43：在刻蚀孔和小孔阵列内刷满导电银胶，使得DLC能够通过导电银胶与读出电极PCB上的一读出电极相连接，形成导电过孔。

在本公开实施例中，读出电极PCB的读出电极包括条状读出电极或Pad读出电极。

在本公开实施例中，所述DLC层的厚度为40nm-200nm，面电阻率为40MΩ/□～300MΩ/□。

在本公开实施例中，所述刻蚀孔直径为0.2mm-0.5mm。

在本公开实施例中，小孔直径小于刻蚀孔直径。

在本公开实施例中，井型放大孔边缘与导电过孔边缘的距离不小于250μm。

在本公开实施例中，导电过孔上表面附近的铜层与导电过孔孔壁的距离不小于150μm。

在本公开实施例中，井型放大孔的内径为数十微米。

(三)有益效果

从上述技术方案可以看出，本公开高计数率阻性微井型探测器放大单元的制备方法至少具有以下有益效果其中之一或其中一部分：

(1)极大的提高阻性微井型探测器的计数率性能，计数率可达10MHz/cm²以上；

(2)DLC面电阻率在制备过程中能够被更加精确的控制，保证了DLC面电阻率的稳定性；

(3)能够简化制备工艺并降低制做成本。

附图说明

图1为现有技术中μRWELL PCB的结构示意图。

图2为现有技术中铜层/APICAL/DLC/铜层复合基材的结构示意图。

图3为现有技术中将图2中DLC表面的铜层刻蚀为接地铜条后的结构示意图。

图4为现有技术中读出电极PCB的结构示意图。

图5为现有技术中SG2++阻性微井型探测器放大单的元构示意图。

图6为本公开实施例的所制备的高计数率阻性微井型探测器放大单元的结构示意图。

图7为本公开实施例基材层的结构示意图。

图8为本公开实施例读出电极PCB的结构示意图。

图9为本公开实施例将基材层与读出电极PCB通过Pre-preg层粘接后的结构示意图。

图10为本公开实施例在对应读出电极上方刻蚀基材层的铜层以及APICAL层得到刻蚀孔阵列的结构示意图。

图11为本公开实施例在刻蚀孔阵列的孔内继续打小孔至贯穿对应的一读出电极的结构示意图。

图12为本公开实施例在刻蚀孔和小孔阵列内刷满导电银胶形成导电过孔后的结构示意图。

图13为本公开实施例刻蚀基材层至DLC上表面形成井型放大孔阵列的结构示意图。

图14为本公开实施例高计数率阻性微井型探测器放大单元的制备方法的流程示意图。

具体实施方式

本公开提供了一种高计数率阻性微井型探测器放大单元的制备方法，其制作出的高计数率阻性微井型探测器放大单元不仅继承了普通阻性微井型探测器放大单元结构紧凑，工艺简单的优势，而且能够更加精确的控制DLC阻性电极的面电阻率，且能够大面积制备，极大的扩展了阻性微井型探测器的应用范围。

为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。

在本公开实施例中，提供一种高计数率阻性微井型探测器放大单元的制备方法，结合图6至图14所示，所述高计数率阻性微井型探测器放大单元的制备方法，包括：

步骤S1：制备基材层；

如图7所示，所述基材层由上至下依此为铜层、APICAL层、DLC层；

具体步骤包括：选取厚度为50μm的标准APICAL层，在APICAL层的一表面附有5μm的铜层；使用磁控溅射方法在APICAL层另一表面镀上厚度为40nm-200nm，面电阻率为40MΩ/□-300MΩ/□的DLC薄膜作为DLC层，DLC层的厚度和面电阻率根据具体应用需求进行选择。在本实施例中，选用的DLC薄膜厚度为100nm，面电阻率为80MΩ/□。

步骤S2：制备读出电极PCB；

如图8所示，读出电极PCB上的读出电极形状根据具体应用需求进行选择，本实施例中使用矩形Pad形状读出电极。

具体步骤包括：根据具体应用需求制备出读出电极PCB，读出电极的形状可以设计为条状或者Pad等读出方式，其具体结构和尺寸根据应用需求而定。本实施案例中，根据实验需求读出电极设计为矩形Pad读出，Pad的大小为0.85mm×2.85mm，整个读出电极PCB的有效区为5cm×5cm，总的读出Pad数为768路。

步骤S3：将步骤S1制备的基材层与步骤S2制备的读出电极PCB通过Pre-preg层粘接；

具体步骤包括：在读出电极PCB的表面制作一层Pre-preg层，将铜层/APICAL/DLC基材粘接在Pre-preg层上，有铜的一面远离Pre-preg层(如图9所示)。粘接过程中需要对基材施加10kg/cm²-20kg/cm²的压力，本实施案例中优选使用的压力为20kg/cm²。

步骤S4：制备导电过孔；包括：

子步骤S41：在对应读出电极PCB的多个读出电极的上方刻蚀基材层的铜层以及APICAL层得到刻蚀孔阵列；

具体包括：使用化学刻蚀方法对粘接在读出电极PCB上的基材层表面的铜层和Apical层先后进行刻蚀，形成刻蚀孔阵列；每个刻蚀孔贯穿铜层及APICAL层至DLC上表面，且对应读出电极PCB上某一读出Pad的上方(如图10所示)；所述刻蚀孔直径为0.2mm-0.5mm；刻蚀孔直径和孔之间的间距为应根据具体应用需求而确定。本实施案例中优选的刻蚀孔直径为0.3mm，刻蚀孔之间的间距为1.2cm。

子步骤S42：在刻蚀孔阵列的孔内继续打小孔至贯穿对应的一读出电极；

具体包括：使用机械钻孔方法在子步骤S41形成的刻蚀孔内继续打小孔，使得小孔贯穿DLC、Pre-preg以及读出电极PCB上的读出Pad，小孔的孔径根据具体应用需求而确定，但需要小于步骤S41中通过化学刻蚀方法制备出来的刻蚀孔的直径(如图11所示)。本实施案例中优选的小孔孔径为0.15mm。

子步骤S43：在刻蚀孔和小孔阵列内刷满导电银胶，使得DLC能够通过导电银胶与读出电极PCB上的一读出Pad相连接，形成导电过孔(如图12所示)；

步骤S5：刻蚀基材层至DLC上表面形成井型放大孔阵列；

具体包括：对粘接在读出电极PCB上的放大单元基材表面的铜以及APICAL进行刻蚀，得到井型放大孔阵列(如图13所示)，作为探测器的雪崩放大区。

所述井型放大孔的内径为数十微米左右，间距为百微米左右，且离导电过孔最近的井型放大孔边缘离导电过孔边缘的距离不小于250μm。本实施案例中优选的井型孔内径为50μm，间距为140μm，离导电过孔最近的井型放大孔边缘离导电过孔边缘的距离为250μm。

步骤S6：移除导电过孔上表面附近的铜层，完成高计数率阻性微井型探测器放大单元的制备；

具体包括：使用光刻方法移除导电过孔附近的铜层，使得导电过孔上表面附近的铜与导电过孔孔壁的距离不小于150μm，保证APICAL基材的上下表面绝缘(如图14所示)。本实施案例中导电过孔附近的铜与导电过孔孔壁的优选距离为150μm。最终得到有效面积为5cm×5cm的高计数率阻性微井型探测器放大单元。

至此，已经结合附图对本公开实施例进行了详细描述。需要说明的是，在附图或说明书正文中，未绘示或描述的实现方式，均为所属技术领域中普通技术人员所知的形式，并未进行详细说明。此外，上述对各元件和方法的定义并不仅限于实施例中提到的各种具体结构、形状或方式，本领域普通技术人员可对其进行简单地更改或替换。

依据以上描述，本领域技术人员应当对本公开高计数率阻性微井型探测器放大单元的制备有了清楚的认识。

综上所述，本公开提供了一种高计数率阻性微井型探测器放大单元的制备，使用铜层/APICAL/DLC基材，与读出电极PCB粘结后，再制备贯穿上表面铜层至读出电极PCB上某一读出电极的导电过孔，从而，入射粒子穿过探测器时，原初电子在井型放大区内进行雪崩放大，放大后的次级电子漂移到DLC上，经附近的导电过孔快速疏散到某一读出电极上，实现快速接地。相较于普通的阻性微井型探测器放大单元，本发明能够极大的提高阻性微井型探测器的计数率性能，从而实现高计数率环境下的应用。保证了DLC面电阻率的稳定性；相对于已有的高计数率阻性微井型探测器放大单元(SG2++)，本发明制备高计数率阻性微井型探测器放大单元的基材为如图7所示的铜层/APICAL/DLC结构，因此无需在DLC表面镀铜，因此DLC面电阻率在制备过程中能够被更加精确的控制。只需要求小孔在读出电极PCB上的读出条上方。在制备大面积高计数率阻性微井型探测器放大单元时，读出电极PCB为硬质材料不会发生形变，能够保证导电过孔与读出电极PCB上的读出条严格对齐，从而制备导电过孔，实现快速接地，因此该工艺不仅能够应用于大面积高计数率阻性微井型探测器放大单元的制备，而且能够简化制备工艺并降低制做成本。

还需要说明的是，实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向，并非用来限制本公开的保护范围。贯穿附图，相同的元素由相同或相近的附图标记来表示。在可能导致对本公开的理解造成混淆时，将省略常规结构或构造。

并且图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本公开实施例的内容。另外，在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。

除非有所知名为相反之意，本说明书及所附权利要求中的数值参数是近似值，能够根据通过本公开的内容所得的所需特性改变。具体而言，所有使用于说明书及权利要求中表示组成的含量、反应条件等等的数字，应理解为在所有情况中是受到「约」的用语所修饰。一般情况下，其表达的含义是指包含由特定数量在一些实施例中±10％的变化、在一些实施例中±5％的变化、在一些实施例中±1％的变化、在一些实施例中±0.5％的变化。

再者，单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。

说明书与权利要求中所使用的序数例如“第一”、“第二”、“第三”等的用词，以修饰相应的元件，其本身并不意味着该元件有任何的序数，也不代表某一元件与另一元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的一元件得以和另一具有相同命名的元件能做出清楚区分。

此外，除非特别描述或必须依序发生的步骤，上述步骤的顺序并无限制于以上所列，且可根据所需设计而变化或重新安排。并且上述实施例可基于设计及可靠度的考虑，彼此混合搭配使用或与其他实施例混合搭配使用，即不同实施例中的技术特征可以自由组合形成更多的实施例。

本领域那些技术人员可以理解，可以对实施例中的设备中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件，以及此外可以把它们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。并且，在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。

类似地，应当理解，为了精简本公开并帮助理解各个公开方面中的一个或多个，在上面对本公开的示例性实施例的描述中，本公开的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本公开要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，公开方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本公开的单独实施例。

以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims

1.一种高计数率阻性微井型探测器放大单元的制备方法，包括：

步骤S1：制备基材层；

步骤S2：制备读出电极PCB；

步骤S4：制备导电过孔；

步骤S5：刻蚀基材层至DLC上表面形成井型放大孔阵列；以及

步骤S6：移除导电过孔上表面附近的铜层，完成高计数率阻性微井型探测器放大单元的制备。

2.根据权利要求1所述的高计数率阻性微井型探测器放大单元的制备方法，步骤S1中所述基材层由上至下依此为铜层、APICAL层、DLC层。

3.根据权利要求1所述的高计数率阻性微井型探测器放大单元的制备方法，所述步骤S4，包括：

子步骤S42：在刻蚀孔阵列的孔内继续打小孔至贯穿对应的一读出电极；以及

子步骤S43：在刻蚀孔和小孔阵列内刷满导电银胶，使得DLC能够通过导电银胶与读出电极PCB上的一读出电极相连接，形成导电过孔。

4.根据权利要求1所述的高计数率阻性微井型探测器放大单元的制备方法，读出电极PCB的读出电极包括条状读出电极或Pad读出电极。

5.根据权利要求2所述的高计数率阻性微井型探测器放大单元的制备方法，所述DLC层的厚度为40nm-200nm，面电阻率为40MΩ/□～300MΩ/□。

6.根据权利要求3所述的高计数率阻性微井型探测器放大单元的制备方法，所述刻蚀孔直径为0.2mm-0.5mm。

7.根据权利要求3所述的高计数率阻性微井型探测器放大单元的制备方法，小孔直径小于刻蚀孔直径。

8.根据权利要求1所述的高计数率阻性微井型探测器放大单元的制备方法，井型放大孔边缘与导电过孔边缘的距离不小于250μm。

9.根据权利要求1所述的高计数率阻性微井型探测器放大单元的制备方法，导电过孔上表面附近的铜层与导电过孔孔壁的距离不小于150μm。

10.根据权利要求1所述的高计数率阻性微井型探测器放大单元的制备方法，井型放大孔的内径为数十微米。