CN111563282B - 干扰检测装置及其检测灵敏度调整方法 - Google Patents

干扰检测装置及其检测灵敏度调整方法 Download PDF

Info

Publication number
CN111563282B
CN111563282B CN201910112492.6A CN201910112492A CN111563282B CN 111563282 B CN111563282 B CN 111563282B CN 201910112492 A CN201910112492 A CN 201910112492A CN 111563282 B CN111563282 B CN 111563282B
Authority
CN
China
Prior art keywords
delay
signal
interference detection
circuit
interference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910112492.6A
Other languages
English (en)
Other versions
CN111563282A (zh
Inventor
饶维克
杨睿
温海华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ali Corp
Original Assignee
Ali Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ali Corp filed Critical Ali Corp
Priority to CN201910112492.6A priority Critical patent/CN111563282B/zh
Priority to US16/689,001 priority patent/US11100224B2/en
Publication of CN111563282A publication Critical patent/CN111563282A/zh
Application granted granted Critical
Publication of CN111563282B publication Critical patent/CN111563282B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/55—Detecting local intrusion or implementing counter-measures
    • G06F21/556—Detecting local intrusion or implementing counter-measures involving covert channels, i.e. data leakage between processes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/001—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
    • G01R31/002—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing where the device under test is an electronic circuit
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/76—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in application-specific integrated circuits [ASIC] or field-programmable devices, e.g. field-programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/03—Indexing scheme relating to G06F21/50, monitoring users, programs or devices to maintain the integrity of platforms
    • G06F2221/034—Test or assess a computer or a system
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manipulation Of Pulses (AREA)
  • Monitoring And Testing Of Transmission In General (AREA)

Abstract

一种干扰检测装置及其检测灵敏度调整方法。信号产生电路产生检测信号。延迟电路延迟检测信号而产生延迟时间不同的多个延迟信号。决策电路依据第一选择信号自多个延迟信号选择其一与检测信号进行比较以产生干扰侦测结果，其中延迟信号用于调整干扰检测装置的检测灵敏度。

Description

干扰检测装置及其检测灵敏度调整方法
技术领域
本发明是有关于一种检测装置，且特别是有关于一种干扰检测装置及其检测灵敏度调整方法。
背景技术
为了获取芯片中机密信息，骇客可透过对芯片进行实体扰动(例如，通过物理接触或破坏信号线、通过施加高功率雷射或电磁脉冲、或通过在电源或其他外部介面上产生突波)使电路出现错误操作，进而导致电路输出机密信息的相关数据或是协助骇客渗透电路或其储存的数据。为了有效保护芯片中的机密信息，可在芯片上设置检测电路来检测芯片是否遭受攻击，以在芯片开始遭到攻击而未泄漏敏感数据时，及时地启动相应的安全措施，进而有效地防止机密信息外泄。因此，检测电路对于攻击的检测灵敏度高低攸关攻击抵御的成功与否，然而由于芯片设计时的模拟失误或制程变异的关系，检测电路的灵敏度可能无法达到电路设计时的预期，而使得芯片无法有效地抵御攻击。
发明内容
本发明提供一种干扰检测装置及其检测灵敏度调整方法，可最佳化干扰检测装置的干扰检测灵敏度，除可有效避免机密信息因干扰攻击外泄之外，更因其灵敏度的可调特性可降低检测装置误动作发生的机率。
本发明的干扰检测装置包括信号产生电路、延迟电路以及决策电路。信号产生电路产生检测信号。延迟电路耦接信号产生电路，延迟检测信号而产生延迟时间不同的多个延迟信号。决策电路耦接信号产生电路与延迟电路，决策电路依据第一选择信号自多个延迟信号选择其一与检测信号进行比较以产生干扰侦测结果，其中延迟信号用于调整干扰检测装置的检测灵敏度。
本发明提供的干扰检测装置的检测灵敏度调整方法，包括下列步骤。依据第一时钟信号产生第一检测信号至延迟电路，以产生第一延迟信号。比较第一检测信号与第一延迟信号，产生第一干扰侦测结果。依据第一干扰侦测结果判断是否发生异常。若依据第一干扰侦测结果判断未发生异常，依据频率大于第一时钟信号的第二时钟信号产生第二检测信号至延迟电路，以产生第二延迟信号。比较第二检测信号与第二延迟信号，产生第二干扰侦测结果。依据第二干扰侦测结果判断是否发生异常。若依据第二干扰侦测结果判断发生异常，将当前的延迟电路的延迟时间作为最终确定的延迟时间。若依据第二干扰侦测结果判断未发生异常，增加延迟电路的延迟时间，以再次产生第一干扰侦测结果。
基于上述，本发明的实施例的延迟电路可延迟检测信号而产生延迟时间不同的多个延迟信号，决策电路可自多个延迟信号选择其一与检测信号进行比较以产生干扰侦测结果，其中选择不同的延迟信号可调整干扰检测装置的检测灵敏度。通过选择恰当的延迟信号可最佳化干扰检测装置的干扰检测灵敏度，以在干扰攻击发生及时地启动安全保护措施，有效避免机密信息因干扰攻击外泄以及降低检测装置误动作发生的机率。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1是依照本发明的实施例的一种干扰检测装置的示意图。
图2是依照本发明一实施例的干扰检测装置的电路架构示意图。
图3是依照本发明一实施例的干扰检测装置的检测灵敏度调整方法的流程图。
具体实施方式
图1是依照本发明的实施例的一种干扰检测装置100的示意图。干扰检测装置100包括信号产生电路102、延迟电路104以及决策电路106。信号产生电路102产生检测信号SD1并提供给延迟电路104，延迟电路104耦接至信号产生电路102并延迟检测信号SD1，产生多个延迟信号DL1～DLN+1，其中N为正整数，延迟信号DL1～DLN+1分别对应不同的延迟时间。决策电路106耦接至信号产生电路102与延迟电路104，依据选择信号SS1选择延迟信号DL1～DLN+1其中之一并将选定之延迟信号与检测信号SD1进行比较，以产生干扰侦测结果SO1给后级的安全保护电路(图中未示)，其中，干扰侦测结果SO1可用以判断应用干扰检测装置100的电子装置是否受到攻击，后级的安全保护电路可依据干扰侦测结果SO1启动安全保护措施，例如进行系统重置、关闭电源或改变数据处理方式等等，以避免应用干扰检测装置100的电子装置中的机密信息外泄。
进一步来说，当应用干扰检测装置100的电子装置受到攻击时，延迟电路104延迟检测信号SD1的时间将产生变化，也就是说延迟信号DL1～DLN+1所对应的延迟时间将产生变化。如此一来，决策电路106对所选择的延迟信号进行取样所得到的信号值将可能产生变化，进而与正常工作条件下取样所得到的信号值不同。换言之，当延迟信号产生变化时，干扰侦测结果SO1也将不同，因此藉由干扰侦测结果SO1可得知应用干扰检测装置100的电子装置是否受到攻击。
由此可知，决策电路106所选择的延迟信号的延迟时间与干扰检测装置100的检测灵敏度有关，所选择的延迟信号使干扰检测装置100在不输出异常的干扰侦测结果SO1的情形下，可容忍的延迟时间的变化裕度越小，干扰检测装置100的检测灵敏度越高。
在一实施例中，延迟信号的选择方式可藉由改变检测信号SD1的频率所得到的干扰侦测结果SO1来决定。具体而言就是依据具有正常频率的检测信号SD1所对应的干扰侦测结果SO1与提高频率后的检测信号SD1所对应的干扰侦测结果SO1，判断所选择的延迟信号是否具有适当的延迟时间。举例来说，若所选择的延迟信号具有适当的延迟时间，具有正常频率的检测信号所对应的干扰侦测结果SO1不会出现异常，而提高频率后的检测信号SD1所对应的干扰侦测结果SO1则将出现异常。又例如，若所选择的延迟信号使干扰侦测结果SO1在提高检测信号SD1的频率前后皆不会出现异常，但若选择具有更长延迟时间的延迟信号，则干扰侦测结果SO1在提高检测信号SD1的频率前即出现异常，则可将所选择的延迟信号作为最终选择的延迟信号，以最佳化检测装置的检测灵敏度。通过选择具有适当的延迟时间的延迟信号，可最佳化干扰检测装置100的检测灵敏度，进而有效地避免机密信息因干扰攻击外泄以及降低检测装置误动作发生的机率。
图2是依照本发明一实施例的干扰检测装置100的电路架构示意图。在图2中，信号产生电路102包括触发器DF1、反相器A1以及多工器MU1，延迟电路104包括多个彼此串接的延迟单元104-0～104-N。决策电路106则包括多工器MU2、触发器DF2、DF3以及比较单元202。
在一实施例中，信号产生电路102中之触发器DF1的输出端Q耦接至延迟单元104-0的输入端、决策电路106之触发器DF3的输入端D、以及反相器A1的输入端。反相器A1的输出端则耦接至触发器DF1的输入端D。多工器MU1的输入端接收第一时钟信号CK1与第二时钟信号CK2，其中第二时钟信号CK2的频率大于第一时钟信号CK1的频率，多工器MU1的输出端耦接触发器DF1、DF2以及DF3的时钟输入端CK。
在一实施例中，延迟电路104包含多个彼此串接之延迟单元104-0～104-N，延迟单元104-1～104-N可例如以多个串接的反相器来实施，然而本发明并不以此为限。延迟单元104-1～104-N耦接于触发器DF1的输出端Q与多工器MU2的输入端之间，其中，每一延迟单元104-0～104-N的输出端分别耦接至多工器MU2的输入端，以输出延迟信号DL1～DLN+1至多工器MU2。在一实施例中，延迟单元104-0的延迟时间可大于其他延迟单元104-1～104-N的延迟时间，也就是延迟信号DL1的延迟时间大于其他各个延迟信号DL2～DLN+1的延迟时间，然而本发明并不以此为限。延迟单元104-0可用于粗调延迟时间，而延迟单元104-1～104-N可用于微调延迟时间。决策电路106中之多工器MU2接收多个延迟信号DL1～DLN+1，多工器MU2的输出端耦接至触发器DF2的输入端D，触发器DF2以及DF3的输出端Q耦接比较单元202。
接着说明干扰检测装置100的工作原理。多工器MU1依据一选择信号SS2，自第一时钟信号CK1与第二时钟信号CK2中选择其一作为操作时钟IPCLK，并将之输出至触发器DF1、DF2以及DF3的时钟输入端CK，以控制触发器DF1、DF2以及DF3分别锁存并输出其输入端D所接收之信号，例如，触发器DF1可锁存其输入端D的信号并输出检测信号SD1至延迟单元104-0以及触发器DF3的输入端D。其中，操作时钟IPCLK的频率由多工器MU1所选择的时钟信号决定之，而触发器DF1、DF2以及DF3锁存并输出信号的频率也将随着操作时钟IPCLK的频率改变。例如，当操作时钟IPCLK的频率提高时，检测信号SD1的频率亦将提高。多工器MU2依据选择信号SS1自延迟信号DL1～DLN+1中选择其一输出至触发器DF2的输入端D，触发器DF2可依据操作时钟IPCLK锁存并输出多工器MU2所选择的延迟信号给比较单元202，触发器DF3可依据操作时钟IPCLK锁存并输出检测信号SD1给比较单元202。另外，比较单元202则可对触发器DF2所提供的延迟信号以及触发器DF3所提供的检测信号SD1进行比较，以输出干扰侦测结果SO1。
在一实施例中，比较单元202可为一互斥或闸，然而本发明并不以此为限。由于互斥或闸在输入端的信号皆相同时输出逻辑值“0”，而在输入端的信号不同时输出逻辑值“1”。因此，使用互斥或闸可利用干扰侦测结果SO1的逻辑值判断是否有干扰攻击导致触发器DF2输出与触发器DF3不同的逻辑值，而使得后级的安全保护电路可依据干扰侦测结果SO1启动安全保护措施，避免应用干扰检测装置100的电子装置中的机密信息外泄。
如上述实施例所述，藉由多工器MU2选择延迟信号DL1～DLN+1之其一输出给触发器DF2、配合多工器MU1切换操作时钟IPCLK的频率来改变检测信号SD1的频率，并利用比较单元202比较触发器DF2与DF3所分别输出的延迟信号与检测信号是否一致，便可找出干扰检测装置100可容忍的延迟时间的变化裕度最小的延迟信号，而最佳化干扰检测装置100的灵敏度。由于延迟信号的选择方式已于图1实施例中说明，本领域技术人员应可由图1实施例的说明推知利用本实施例的干扰检测装置100选择延迟信号的实施方式，因此在此不再赘述。
图3是依照本发明一实施例的干扰检测装置的检测灵敏度调整方法的流程图。干扰检测装置的检测灵敏度调整方法可至少包括下列步骤：首先，依据第一时钟信号产生第一检测信号至延迟电路，以产生第一延迟信号(步骤S302)。接着，比较第一检测信号与第一延迟信号，以产生第一干扰侦测结果(步骤S304)，例如可对第一检测信号与第一延迟信号进行互斥或逻辑运算，以产生第一干扰侦测结果。然后再依据第一干扰侦测结果判断是否发生异常(步骤S306)，在第一检测信号与第一延迟信号具有不同值的情形下，可依据第一干扰侦测结果判断出发生异常。若判断出发生异常，则接着判断是否第一次依据第一干扰侦测结果判断出发生异常(步骤S320)，若是第一次依据第一干扰侦测结果判断出发生异常，代表可能是干扰检测装置本身有故障的情形而非第一延迟信号的延迟时间过长，可直接判断为干扰检测装置故障(步骤S322)。其中在第一次依据第一干扰侦测结果判断出发生异常时，可先选择延迟时间较短的延迟信号作为第一延迟信号，以避免将干扰检测装置误判为故障。而若在步骤S320判断出非第一次依据第一干扰侦测结果判断出发生异常，则可将延迟电路的前一延迟时间作为最终确定的延迟时间(步骤S324)
若在步骤S306判断出未发生异常，可接着依据频率大于第一时钟信号的第二时钟信号产生第二检测信号至延迟电路，以产生第二延迟信号(步骤S308)。然后再比较第二检测信号与第二延迟信号，以产生第二干扰侦测结果(步骤S310)。之后，依据第二干扰侦测结果判断是否发生异常(步骤S312)，在第二检测信号与第二延迟信号具有不同值的情形下，可依据第二干扰侦测结果判断出发生异常。若判断出发生异常，将延迟电路当前的延迟时间作为最终确定的延迟时间(步骤S314)，而若判断出未发生异常，则增加延迟电路的延迟时间(步骤S316)，然后再回到步骤S302，依据第一时钟信号使延迟电路产生增加延迟时间后的第一延迟信号，并接着执行后续的步骤，直到决定出适当的延迟时间。
综上所述，本发明实施例中之延迟电路可延迟检测信号而产生延迟时间不同的多个延迟信号，决策电路可自多个延迟信号选择其一与检测信号进行比较以产生干扰侦测结果，其中选择不同的延迟信号可调整干扰检测装置的检测灵敏度。如此，即使因电路设计的模拟失误或制程变异导致干扰检测装置的灵敏度未达到电路设计时的预期，仍可通过选择恰当的延迟信号可最佳化干扰检测装置的干扰检测灵敏度，而在干扰攻击发生及时地启动安全保护措施，有效避免机密信息因干扰攻击外泄以及降低检测装置误动作发生的机率。

Claims (9)

1.一种检测灵敏度可调的干扰检测装置，其特征在于，包括：
一信号产生电路，该信号产生电路依据一第一时钟信号产生一第一检测信号，依据一第二时钟信号产生一第二检测信号，其中，该第二时钟信号的频率大于该第一时钟信号的频率，而使得该第二检测信号的频率大于该第一检测信号的频率；
一延迟电路，耦接该信号产生电路，延迟该第一检测信号或该第二检测信号而产生延迟时间不同的多个延迟信号；以及
一决策电路，耦接该信号产生电路与该延迟电路，该决策电路依据一第一选择信号自该些延迟信号选择其一与该第一检测信号或该第二检测信号进行比较以产生一干扰侦测结果，其中该些延迟信号用于调整该干扰检测装置的检测灵敏度。
2.根据权利要求1所述的干扰检测装置，其特征在于，该信号产生电路包括：
一第一触发器，耦接该延迟电路和该决策电路；
一反相器，其输入端与输出端分别耦接该第一触发器的输出端与输入端；以及
一第一多工器，接收该第一时钟信号与该第二时钟信号，依据一第二选择信号自该第一时钟信号与该第二时钟信号中选择其一作为一操作时钟输出至该第一触发器。
3.根据权利要求2所述的干扰检测装置，其特征在于，该决策电路包括：
一第二多工器，接收该些延迟信号，依据该第一选择信号自该些延迟信号选择其一；
一第二触发器，耦接该第二多工器的输出端；
一第三触发器，耦接该信号产生电路，以接收该第一检测信号或该第二检测信号；以及
一比较单元，耦接该第二触发器与该第三触发器的输出端，比较该第二触发器与该第三触发器的输出产生该干扰侦测结果，
其中，该第一触发器与该第二触发器基于该操作时钟而作动。
4.根据权利要求1所述的干扰检测装置，其特征在于，该延迟电路包括：
一第一延迟单元，耦接该信号产生电路，依据该第一检测信号输出一第一延迟信号至该决策电路；以及
N个彼此串接的第二延迟单元，其中N为正整数，该些N个第二延迟单元的第一个耦接至该第一延迟单元并输出一第二延迟信号至该决策电路，该些N个第二延迟单元的最后一个输出一第N+1延迟信号至该决策电路，
其中，该第一延迟单元的延迟时间大于该些N个第二延迟单元中每一该第二延迟单元的延迟时间。
5.一种干扰检测装置的检测灵敏度调整方法，其特征在于，包括：
依据一第一时钟信号产生一第一检测信号至一延迟电路，以产生一第一延迟信号；
比较该第一检测信号与该第一延迟信号，产生一第一干扰侦测结果；
依据该第一干扰侦测结果判断是否发生异常；
若依据该第一干扰侦测结果判断未发生异常，依据频率大于该第一时钟信号的一第二时钟信号产生一第二检测信号至该延迟电路，以产生一第二延迟信号；
比较该第二检测信号与该第二延迟信号，产生一第二干扰侦测结果；
依据该第二干扰侦测结果判断是否发生异常；
若依据该第二干扰侦测结果判断发生异常，将当前的该延迟电路的延迟时间作为最终确定的延迟时间；以及
若依据该第二干扰侦测结果判断未发生异常，增加该延迟电路的延迟时间，以再次产生该第一干扰侦测结果。
6.根据权利要求5所述的干扰检测装置的检测灵敏度调整方法，其特征在于，当第一次依据该第一干扰侦测结果判断出发生异常时，判断该干扰检测装置故障。
7.根据权利要求5所述的干扰检测装置的检测灵敏度调整方法，其特征在于，当非第一次依据该第一干扰侦测结果判断出发生异常时，将该延迟电路的前一延迟时间作为最终确定的延迟时间。
8.根据权利要求5所述的干扰检测装置的检测灵敏度调整方法，其特征在于，该比较为互斥或逻辑运算。
9.根据权利要求5所述的干扰检测装置的检测灵敏度调整方法，其特征在于，依据该第一干扰侦测结果判断出发生异常表示该第一检测信号与该第一延迟信号具有不同值，依据该第二干扰侦测结果判断出发生异常表示该第二检测信号与该第二延迟信号具有不同值。
CN201910112492.6A 2019-02-13 2019-02-13 干扰检测装置及其检测灵敏度调整方法 Active CN111563282B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910112492.6A CN111563282B (zh) 2019-02-13 2019-02-13 干扰检测装置及其检测灵敏度调整方法
US16/689,001 US11100224B2 (en) 2019-02-13 2019-11-19 Interference detection device and detection sensitivity adjusting method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910112492.6A CN111563282B (zh) 2019-02-13 2019-02-13 干扰检测装置及其检测灵敏度调整方法

Publications (2)

Publication Number Publication Date
CN111563282A CN111563282A (zh) 2020-08-21
CN111563282B true CN111563282B (zh) 2023-11-07

Family

ID=71945260

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910112492.6A Active CN111563282B (zh) 2019-02-13 2019-02-13 干扰检测装置及其检测灵敏度调整方法

Country Status (2)

Country Link
US (1) US11100224B2 (zh)
CN (1) CN111563282B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11010233B1 (en) 2018-01-18 2021-05-18 Pure Storage, Inc Hardware-based system monitoring
US11720692B2 (en) 2019-11-22 2023-08-08 Pure Storage, Inc. Hardware token based management of recovery datasets for a storage system
US11341236B2 (en) 2019-11-22 2022-05-24 Pure Storage, Inc. Traffic-based detection of a security threat to a storage system
US11687418B2 (en) 2019-11-22 2023-06-27 Pure Storage, Inc. Automatic generation of recovery plans specific to individual storage elements
US11520907B1 (en) * 2019-11-22 2022-12-06 Pure Storage, Inc. Storage system snapshot retention based on encrypted data
US11625481B2 (en) * 2019-11-22 2023-04-11 Pure Storage, Inc. Selective throttling of operations potentially related to a security threat to a storage system
US11720714B2 (en) 2019-11-22 2023-08-08 Pure Storage, Inc. Inter-I/O relationship based detection of a security threat to a storage system
US11941116B2 (en) 2019-11-22 2024-03-26 Pure Storage, Inc. Ransomware-based data protection parameter modification
US11651075B2 (en) * 2019-11-22 2023-05-16 Pure Storage, Inc. Extensible attack monitoring by a storage system
US20210382992A1 (en) * 2019-11-22 2021-12-09 Pure Storage, Inc. Remote Analysis of Potentially Corrupt Data Written to a Storage System
US11675898B2 (en) 2019-11-22 2023-06-13 Pure Storage, Inc. Recovery dataset management for security threat monitoring
US11755751B2 (en) * 2019-11-22 2023-09-12 Pure Storage, Inc. Modify access restrictions in response to a possible attack against data stored by a storage system
US11657155B2 (en) 2019-11-22 2023-05-23 Pure Storage, Inc Snapshot delta metric based determination of a possible ransomware attack against data maintained by a storage system
US11645162B2 (en) 2019-11-22 2023-05-09 Pure Storage, Inc. Recovery point determination for data restoration in a storage system
US11636210B2 (en) * 2020-07-01 2023-04-25 Meta Platforms Technologies, Llc Artificial reality system with multi-stage boot process
US11880456B1 (en) * 2021-08-13 2024-01-23 Ansys, Inc. Adaptive leakage impact region detection and modeling for counterfeit chips detection

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4591834A (en) * 1983-11-25 1986-05-27 Argus Systems, Inc. Intrusion detecting apparatus with zone identification and with noise interference discrimination
US5159282A (en) * 1989-12-06 1992-10-27 Kabushiki Kaisha Toshiba Demodulation apparatus incorporating adaptive equalizer for digital communication
US6763074B1 (en) * 2000-11-08 2004-07-13 Skyworks Solutions, Inc. Adaptive configurable demodulation system with multiple operating modes
US7321632B2 (en) * 2003-09-30 2008-01-22 Intel Corporation Method and apparatus for multi-algorithm detection
TWI279130B (en) * 2004-07-06 2007-04-11 Realtek Semiconductor Corp Interference detecting circuit for use in ATSC system and method thereof
US20080315927A1 (en) * 2007-06-11 2008-12-25 Hynix Semiconductor Inc. Frequency adjusting apparatus and dll circuit including the same
CN103391072B (zh) * 2012-05-10 2016-03-16 扬智科技股份有限公司 用来检测时脉抖动的检测电路
CN104297609B (zh) * 2013-07-19 2017-05-24 瑞昱半导体股份有限公司 判断第一接脚与第二接脚连接状态的检测电路与检测方法
CN107944309A (zh) 2017-10-31 2018-04-20 北京中电华大电子设计有限责任公司 一种抗物理攻击的屏蔽检测电路
US10860052B2 (en) * 2018-01-12 2020-12-08 California Institute Of Technology Hybrid single loop feedback retiming circuit
CN109286397B (zh) * 2018-11-15 2024-01-19 北京兆芯电子科技有限公司 延迟锁定回路以及时钟产生方法

Also Published As

Publication number Publication date
US11100224B2 (en) 2021-08-24
US20200257798A1 (en) 2020-08-13
CN111563282A (zh) 2020-08-21

Similar Documents

Publication Publication Date Title
CN111563282B (zh) 干扰检测装置及其检测灵敏度调整方法
US5036221A (en) Circuit for eliminating metastable events associated with a data signal asynchronous to a clock signal
US20150369865A1 (en) Detection of fault injection attacks using high-fanout networks
TWI521378B (zh) 偵測錯誤注入的裝置與方法
TWI793405B (zh) 使用時脈閘控時脈進行數據取樣完整性檢查之電子裝置及其方法
CN108073831B (zh) 一种检测安全芯片工作状态的方法及检测电路
US20100026358A1 (en) Protection against fault injections of an electronic circuit with flip-flops
TWI760694B (zh) 使用具有相對延遲的正反器進行資料取樣完整性檢查之電子裝置及其方法
CN110311659B (zh) 一种触发器及集成电路
CN113835012A (zh) 定时错误检测和校正电路
EP1237282A1 (en) Circuit for the detection of clock signal period abnormalities
US11757450B2 (en) Random-number generator and random-number generating method
US11588487B1 (en) Eye opening monitor device and operation method thereof
EP4002691A2 (en) Method and circuit for monitoring and controlling duty margin of a signal
US20220209759A1 (en) Clock sweeping system
US20230027416A1 (en) Method for detecting perturbations in a logic circuit and logic circuit for implementing this method
EP2267574A2 (en) Detection of bad clock conditions
JP2011014963A (ja) 半導体装置、半導体装置のノイズ除去方法
US20240110977A1 (en) Comparator testing circuit and testing method thereof
US20230213578A1 (en) System on chip including a pvt sensor and corresponding pvt sensing method
US20200327007A1 (en) Electronic circuit
JPH10239397A (ja) Ｉｃ試験装置
US9003520B2 (en) Securing a storage element for a binary datum, control register and chip card
JP3061972B2 (ja) タイミング検証モデル
CN115130151A (zh) 一种安全检测电路以及安全检测方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant