CN111524977A - 一种双栅极结构像素电路及制作方法 - Google Patents

一种双栅极结构像素电路及制作方法 Download PDF

Info

Publication number
CN111524977A
CN111524977A CN202010305261.XA CN202010305261A CN111524977A CN 111524977 A CN111524977 A CN 111524977A CN 202010305261 A CN202010305261 A CN 202010305261A CN 111524977 A CN111524977 A CN 111524977A
Authority
CN
China
Prior art keywords
layer
gate
hole
semiconductor layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010305261.XA
Other languages
English (en)
Inventor
陈伟
黄志杰
苏智昱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Huajiacai Co Ltd
Original Assignee
Fujian Huajiacai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Huajiacai Co Ltd filed Critical Fujian Huajiacai Co Ltd
Priority to CN202010305261.XA priority Critical patent/CN111524977A/zh
Publication of CN111524977A publication Critical patent/CN111524977A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种双栅极结构像素电路，包括栅极层，所述栅极层被图案化为第一栅极层、第二栅极层，所述第一栅极层的上方设置栅极绝缘层和第一半导体层，所述第二栅极层的上方设置栅极绝缘层和第二半导体层，所述第一半导体层和第二半导体层的上方还设置阻隔层，所述第一半导体的上方还设置有第一过孔，所述第一过孔穿透阻隔层暴露出第一半导体层；所述第二栅极层上方设置有第二通孔、第三通孔，所述第二通孔、第三通孔均为穿透栅极绝缘层和阻隔层暴露出第二栅极层的设置，上述技术方案通过将SD层在图案化同时图案化出第二顶栅部，形成双栅结构的TFT，这种设计有更高的电流和器件稳定性，避免了器件因阈值电压漂移而造成OLED器件发光亮度不均。

Description

一种双栅极结构像素电路及制作方法
技术领域
本发明涉及像素电路的设计方案，尤其涉及一种能够提供双栅驱动结构的TFT的电路结构及制作方法。
背景技术
目前非晶态金属氧化物半导体发展迅速。其中，非晶InGaZnO(IGZO)凭借其简单的制备工艺以及优异的光电学性能而成为TFT制备的理想材料，以其制备的TFT有着高迁移率、高开关比等特点，具有替代a-Si的潜力。较a-Si TFT相比，IGZO-TFT的载流子迁移率可以达到10～30cm2/V·S，大大提高TFT对像素电极的充放电效率和响应速度。更为重要的是，IGZO制程和现有的a-Si生产线具有很好的兼容性，较生产工艺更为复杂、设备投资更高的低温多晶硅(LTPS)具有更低的投资成本。
有源矩阵有机发光二极管AMOLED因其具有高响应、高对比度及低功耗等优点被认为是下一代主流的显示技术。AMOLED作为电流驱动器件，以常见的2T1C为例，由开关TFT、驱动TFT和电容共同构成像素电路，其中，开关TFT主要是控制数据输入信号，驱动TFT主要是为OLED提供电流。然而这种TFT技术难免存在阈值电压漂移、阈值电压不均匀等异常情况，严重影响了最终OLED的显示质量。
为解决阈值电压漂移等异常现象，有设计了多个TFT或多条控制信号线来对TFT进行补偿作用，这样的设计虽然起到了预期的作用，然而复杂的电路架构和控制时序，为外围驱动的实现增加了很大的难度。
发明内容
为此，需要提供一种新的TFT结构设计，降低偏移从而解决现有电路发光不稳定的问题。
为实现上述目的，发明人提供了一种双栅极结构像素电路，包括栅极层，所述栅极层被图案化为第一栅极层、第二栅极层，所述第一栅极层的上方设置栅极绝缘层和第一半导体层，所述第二栅极层的上方设置栅极绝缘层和第二半导体层，所述第一半导体层和第二半导体层的上方还设置阻隔层，所述第一半导体的上方还设置有第一过孔，所述第一过孔穿透阻隔层暴露出第一半导体层；所述第二栅极层上方设置有第二通孔、第三通孔，所述第二通孔、第三通孔均为穿透栅极绝缘层和阻隔层暴露出第二栅极层的设置，所述阻隔层上还包括电极金属层，所述电极金属层被图案化为包括透过第一过孔与第一半导体层相接并透过第二通孔与第二栅极层相接的第一导通部，以及设置于第二半导体层上的阻隔层上方并延伸至透过第三通孔与第二栅极层相接的第二顶栅部。
具体地，所述第一栅极层上方设置有第一通孔，所述第一通孔穿透栅极绝缘层和阻隔层暴露出第一栅极层；
所述电极金属层还被图案化为包括设置于第一半导体层上的阻隔层上方并延伸至透过第一通孔与第一栅极层相接的第一顶栅部。
一种双栅极结构像素电路制作方法，包括如下步骤，
图案化栅极层，所述栅极层被图案化为第一栅极层、第二栅极层；
在栅极层上成膜栅极绝缘层，再在栅极绝缘层上图案化半导体层，所述半导体层包括第一栅极层的上方设置的第一半导体层，以及第二栅极层的上方设置的第二半导体层；
在所述第一半导体层和第二半导体层的上方成膜阻隔层，并在第一半导体的上方的阻隔层蚀刻第一过孔，所述第一过孔穿透阻隔层暴露出第一半导体层；在所述第二栅极层上方的栅极绝缘层和阻隔层蚀刻第二通孔、第三通孔，所述第二通孔、第三通孔均穿透栅极绝缘层和阻隔层暴露出第二栅极层；
在阻隔层上成膜电极金属层并图案化，所述电极金属层被图案化为包括透过第一过孔与第一半导体层相接并透过第二通孔与第二栅极层相接的第一导通部，以及设置于第二半导体层上的阻隔层上方并延伸至透过第三通孔与第二栅极层相接的第二顶栅部。
具体地，所述第一栅极层上方设置有第一通孔，所述第一通孔穿透栅极绝缘层和阻隔层暴露出第一栅极层；
所述电极金属层还被图案化为包括设置于第一半导体层上的阻隔层上方并延伸至透过第一通孔与第一栅极层相接的第一顶栅部。
区别于现有技术，上述技术方案通过将SD层在图案化同时图案化出第二顶栅部，形成双栅结构的TFT，这种设计有更高的电流和器件稳定性，避免了器件因阈值电压漂移而造成OLED器件发光亮度不均。
附图说明
图1为具体实施方式所述的双栅极结构像素电路示意图；
图2为具体实施方式所述的BCE型双栅极结构像素电路示意图；
图3为具体实施方式所述的ES型双栅极结构像素电路示意图；
图4为具体实施方式所述的垂直基板方向投影示意图；
图5为具体实施方式所述的等效电路示意图。
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。
请参阅图1，分阶段展示了一种双栅极结构像素电路，包括栅极层GE，所述栅极层被图案化为第一栅极层GE1、第二栅极层GE2，如图所示分列图中左右两边。然后经过②、③阶段我们看到，所述第一栅极层的上方设置栅极绝缘层GI和第一半导体层SE1，所述第二栅极层的上方设置栅极绝缘层GI和第二半导体层SE2。在第④阶段，第一半导体层SE1和第二半导体层SE2的上方还设置阻隔层ES，所述第一半导体的上方的阻隔层处还设置有第一过孔DC4，所述第一过孔穿透阻隔层暴露出第一半导体层；同时我们可以看到在右侧第二栅极层上方设置有第二通孔DC2、第三通孔DC3，所述第二通孔、第三通孔均为穿透栅极绝缘层和阻隔层暴露出第二栅极层的设置，到了第⑤阶段我们可以看到，所述阻隔层上还包括电极金属层SD，所述电极金属层被图案化为包括透过第一过孔DC4与第一半导体层相接并透过第二通孔DC2与第二栅极层相接的第一导通部SD3，以及设置于第二半导体层上的阻隔层上方并延伸至透过第三通孔与第二栅极层相接的第二顶栅部SD2。通过上述方案，我们通过第二栅极层所在的驱动TFT上设计第二顶栅部，从而使得驱动TFT以双栅结构工作，双栅结构的TFT具有更好的抗漂移特性，从而使得像素电路能够更好地进行稳定的显示。另一些方面，通过顶栅与SD金属层共光罩，较传统双栅这样可以避免顶栅极与SD金属层出现重叠区域，消除了顶栅极与SD金属层之间的寄生电容。过大的寄生电容会使TFT应用于液晶面板的驱动电路过程中，在信号传输上会产生相当大的电阻电容负载(RCLoading)，导致显示器的显示品质下降。
其他如图2、图3所示的实施例中也展示了通过不同的图案化方式来达到相同的双栅结构的效果，与之前的实施例的①至③阶段相同，对于具体的TFT构造图2和图3的④至⑥阶段分别将其制成了BCE型和ES型，图2和图3的左半部分展示了垂直基板方向上的投影，剖面方向取A-B方向。其中区别在于图2、3的实施例中没有采用如图1中所示的在第一半导体层上设置第一顶栅部的技术方案。具体如图1所示，第一栅极层上方设置有第一通孔DC1，所述第一通孔穿透栅极绝缘层和阻隔层暴露出第一栅极层；所述电极金属层还被图案化为包括设置于第一半导体层上的阻隔层上方并延伸至透过第一通孔DC1与第一栅极层相接的第一顶栅部SD1。
图4是图1所示的实施例在垂直基板方向上的视图，参考截平面为A(A’)-B。同时还给出了该电路与外部电路的连接方式，除了上述的结构外第二半导体层还通过SD层图案化的一个电极与电容CS连接。具体地，开关T1的顶栅极与底栅极通过DC1相连到scan，当scan信号开启的同时，顶栅极也作用在T1，形成双栅结构的T1。驱动TFT(T2)的顶栅极通过DC3与底栅极连接，即使当scan信号关闭后，由于存储电容CS保持的电压同样可以导通顶栅极，形成双栅结构的T2，从而实现TFT器件性能的稳定。
图5还展示了图1和图2、3所代表的等效电路结构。可以看出，区别在于第一TFT是否为双栅极结构。
对于IGZOTFT器件，双栅结构TFT本身较传统单栅极结构TFT器件具有更好的电学稳定性和更强的栅控能力，且双栅结构的TFT器件特点是电子迁移率更高，具有栅极偏压及光照高稳定性。上述发明中实施例一有举例了双栅结构的开关TFT和驱动TFT，旨在提高开关TFT对存储电容充电能力和驱动TFT提供更加稳定的输出电流。实施例二和三与实施例一最大区别在于开关TFT是单栅结构，不过驱动TFT仍为双栅结构，设计思路是考量了驱动TFT相较开关TFT对Vth偏移稳定性要求更高，因此在不增加制程条件的情况下，可以把开关TFT分别设计为BCE和ES型的单栅结构。另一方面，因为驱动TFT是最直接影响OLED电流的稳定性，因此最好是保持驱动TFT为双栅结构，反过来意义不大。
同样地，以上实施例只是以2T1C电路为最基础说明如何在制程和设计上更容易达到所要的双栅结构，其主旨中心是对驱动TFT采用双栅结构，控制通过OLED的电流的稳定性。而基于开关TFT和驱动TFT可以拓展出更复杂电路中(如7T1C)等，不仅可以增加补偿电路，也可采用本发明的设计思路进一步控制驱动TFTVth的正负漂移来达到电流的稳定性。
进一步地，在如图1所示的实施例中，发明人还提供一种一种双栅极结构像素电路制作方法，包括如下步骤，
①GE制程：图案化栅极层GE，所述栅极层被图案化为第一栅极层、第二栅极层；材质可以选为Mo、Al、Ti等复合材料。
②GI制程：在栅极层上成膜栅极绝缘层GI，
③SE制程：再在栅极绝缘层上图案化半导体层SE，其中SE可以为IGZO。所述半导体层包括第一栅极层的上方设置的第一半导体层，以及第二栅极层的上方设置的第二半导体层；
④ES制程：在所述第一半导体层和第二半导体层的上方成膜阻隔层ES，并在第一半导体的上方的阻隔层蚀刻第一过孔，所述第一过孔穿透阻隔层暴露出第一半导体层；在所述第二栅极层上方的栅极绝缘层和阻隔层蚀刻第二通孔、第三通孔，所述第二通孔、第三通孔均穿透栅极绝缘层和阻隔层暴露出第二栅极层；
⑤SD制程：在阻隔层上成膜电极金属层SD并图案化，材质可以选为Mo、Al、Ti等复合材料,所述电极金属层被图案化为包括透过第一过孔与第一半导体层相接并透过第二通孔与第二栅极层相接的第一导通部，以及设置于第二半导体层上的阻隔层上方并延伸至透过第三通孔与第二栅极层相接的第二顶栅部。
⑥PV制程：最后成膜一层绝缘层PV。PV和ES的材料可以选为硅氧化物。
本方法还可以具体包括步骤，第一栅极层上方设置有第一通孔，所述第一通孔穿透栅极绝缘层和阻隔层暴露出第一栅极层；
所述电极金属层还被图案化为包括设置于第一半导体层上的阻隔层上方并延伸至透过第一通孔与第一栅极层相接的第一顶栅部。
需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本发明的专利保护范围。因此，基于本发明的创新理念，对本文所述实施例进行的变更和修改，或利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本发明的专利保护范围之内。

Claims (4)

1.一种双栅极结构像素电路，其特征在于，包括栅极层，所述栅极层被图案化为第一栅极层、第二栅极层，所述第一栅极层的上方设置栅极绝缘层和第一半导体层，所述第二栅极层的上方设置栅极绝缘层和第二半导体层，所述第一半导体层和第二半导体层的上方还设置阻隔层，所述第一半导体的上方还设置有第一过孔，所述第一过孔穿透阻隔层暴露出第一半导体层；所述第二栅极层上方设置有第二通孔、第三通孔，所述第二通孔、第三通孔均为穿透栅极绝缘层和阻隔层暴露出第二栅极层的设置，所述阻隔层上还包括电极金属层，所述电极金属层被图案化为包括透过第一过孔与第一半导体层相接并透过第二通孔与第二栅极层相接的第一导通部，以及设置于第二半导体层上的阻隔层上方并延伸至透过第三通孔与第二栅极层相接的第二顶栅部。
2.根据权利要求1所述双栅极结构像素电路，其特征在于，所述第一栅极层上方设置有第一通孔，所述第一通孔穿透栅极绝缘层和阻隔层暴露出第一栅极层；
所述电极金属层还被图案化为包括设置于第一半导体层上的阻隔层上方并延伸至透过第一通孔与第一栅极层相接的第一顶栅部。
3.一种双栅极结构像素电路制作方法，其特征在于，包括如下步骤，
图案化栅极层，所述栅极层被图案化为第一栅极层、第二栅极层；
在栅极层上成膜栅极绝缘层，再在栅极绝缘层上图案化半导体层，所述半导体层包括第一栅极层的上方设置的第一半导体层，以及第二栅极层的上方设置的第二半导体层；
在所述第一半导体层和第二半导体层的上方成膜阻隔层，并在第一半导体的上方的阻隔层蚀刻第一过孔，所述第一过孔穿透阻隔层暴露出第一半导体层；在所述第二栅极层上方的栅极绝缘层和阻隔层蚀刻第二通孔、第三通孔，所述第二通孔、第三通孔均穿透栅极绝缘层和阻隔层暴露出第二栅极层；
在阻隔层上成膜电极金属层并图案化，所述电极金属层被图案化为包括透过第一过孔与第一半导体层相接并透过第二通孔与第二栅极层相接的第一导通部，以及设置于第二半导体层上的阻隔层上方并延伸至透过第三通孔与第二栅极层相接的第二顶栅部。
4.根据权利要求3所述双栅极结构像素电路制作方法，其特征在于，所述第一栅极层上方设置有第一通孔，所述第一通孔穿透栅极绝缘层和阻隔层暴露出第一栅极层；
所述电极金属层还被图案化为包括设置于第一半导体层上的阻隔层上方并延伸至透过第一通孔与第一栅极层相接的第一顶栅部。
CN202010305261.XA 2020-04-17 2020-04-17 一种双栅极结构像素电路及制作方法 Pending CN111524977A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010305261.XA CN111524977A (zh) 2020-04-17 2020-04-17 一种双栅极结构像素电路及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010305261.XA CN111524977A (zh) 2020-04-17 2020-04-17 一种双栅极结构像素电路及制作方法

Publications (1)

Publication Number Publication Date
CN111524977A true CN111524977A (zh) 2020-08-11

Family

ID=71910766

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010305261.XA Pending CN111524977A (zh) 2020-04-17 2020-04-17 一种双栅极结构像素电路及制作方法

Country Status (1)

Country Link
CN (1) CN111524977A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900653A (zh) * 2015-04-14 2015-09-09 深圳市华星光电技术有限公司 Tft布局结构
WO2019187139A1 (ja) * 2018-03-30 2019-10-03 シャープ株式会社 表示デバイス
CN212485338U (zh) * 2020-04-17 2021-02-05 福建华佳彩有限公司 一种双栅极结构像素电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900653A (zh) * 2015-04-14 2015-09-09 深圳市华星光电技术有限公司 Tft布局结构
WO2019187139A1 (ja) * 2018-03-30 2019-10-03 シャープ株式会社 表示デバイス
CN212485338U (zh) * 2020-04-17 2021-02-05 福建华佳彩有限公司 一种双栅极结构像素电路

Similar Documents

Publication Publication Date Title
CN102646386B (zh) 一种像素单元电路、像素阵列、面板及面板驱动方法
CN107799062B (zh) 一种像素电路及其驱动方法、显示装置
CN103646629B (zh) 一种主动矩阵有机发光显示器的像素驱动装置
CN105929615B (zh) 一种薄膜晶体管阵列基板及液晶面板
CN105280141B (zh) 一种oled显示像素电路及驱动方法
US20080218061A1 (en) Pixel structure of organic electroluminescent display panel and method of making the same
CN109326624B (zh) 像素电路、其制造方法及显示装置
KR20010014475A (ko) 전자 발광 표시 장치
US20230351958A1 (en) Array substrate, display panel comprising the array substrate, and display device
CN212485338U (zh) 一种双栅极结构像素电路
US9842891B2 (en) Pixel circuit
JP2019078788A (ja) 有機ｅｌ表示装置およびアクティブマトリクス基板
WO2022198480A1 (zh) 阵列基板及其显示面板和显示装置
CN112365849A (zh) 一种像素驱动电路及显示面板
US11793034B2 (en) Display panel and display device
US11450721B2 (en) Array substrate including pixel unit with switching transistor and driving transistor having different threshold voltages for improving display effect, and method of manufacturing the same
US10559265B2 (en) Display
WO2020206857A1 (zh) 像素驱动电路及显示面板
CN109545836B (zh) 一种oled显示装置及其制作方法
CN110137182A (zh) 一种阵列基板及其制造方法和显示面板
US11942038B1 (en) Pixel driving circuit, pixel driving method and display panel
CN110828486B (zh) 显示面板的制作方法和显示面板
CN111524977A (zh) 一种双栅极结构像素电路及制作方法
WO2020252913A1 (zh) 像素驱动电路及显示面板
CN217334090U (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination