CN111521861A - 一种用于过压保护的高电压检测电路 - Google Patents

Abstract

本发明属于过压保护技术领域，公开了一种用于过压保护的高电压检测电路，其特征在于：包括译码器、可调节降压模块和比较电路；所述译码器为3‑8译码器，包括三个输入端口和七个输出端口；所述可调节降压模块，用于将输入的高电压降低至低电压，包括七段所述降压电路，且七段降压电路分别与七个输出端口相适配；所述比较电路中包括正反馈环路，且正反馈环路包括反相器和lvlshift模块，基于lvlshift模块设置比较电路的比较阈值，并实现可调节降压模块降压后的电压与比较阈值之间的对比；综上，本发明基于七段降压电路能有效形成不同程度的降压，减小了电压检测电路的面积，使输出结果更为稳定，并且还具有提高电路效率的效果。

Description

一种用于过压保护的高电压检测电路

技术领域

本发明属于过压保护技术领域，具体涉及一种用于过压保护的高电压检测电路。

背景技术

过压保护是指当输入被保护电路的电压高于一定值时，切断或抑制该电压，以避免被保护电路被损毁，在电子电路设计中，过压保护电路广泛置于被保护电路的前端，以此实现有效的过压保护。

在现有的过压保护电路中，包括电压比较型的过压保护电路，而在该类型的过压保护电路中，电压检测电路是一重要组成部分，用于检测输入被保护电路的电压是否超过预设值，是则输出相应的信号传递给过压保护电路的执行部分，以执行过压保护。

在现有技术中，通常是以三极管、电阻、三段可调基准源组成电压检测电路，具体其原理为：基于电阻阻值将输入电压由高压转化为低压，然后将将转化的低压与基准源内置的基准电压进行比较，从而控制执行电路是否工作。但上述电路存在一定缺点：

(1)采用电阻进行分压，输出能力较小，负载稍有变化就会影响输出电压，而且电路面积较大；

(2)电阻消耗较大，会导致电路效率较低；

(3)采用基准源的内置电压作为基准电压，使得基准电压不易调节；

(4)现有电压检测电路驱动力较低，延迟时间较长。

发明内容

鉴于此，本发明的目的在于提供一种用于过压保护的高电压检测电路，以解决上述背景技术中提出的问题，从而实现稳定、高效、及时且准确的电路电压检测。

为实现上述目的，本发明提供如下技术方案：一种用于过压保护的高电压检测电路，其特征在于：包括译码器、可调节降压模块和比较电路；其中：

所述译码器为3-8译码器，包括：三个输入端口，分别实现三个控制信号的输入；七个输出端口，基于控制信号分别向所述可调节降压模块输出高、低电平；

所述可调节降压模块，用于将输入的高电压降低至低电压；包括七段所述降压电路，且每段降压电路分别与译码器的一个输出端口相对应，接收相应输出的高、低电平，以实现所述译码器对所述降压电路的调控；

每段所述降压电路均由第一稳压管、电阻、第二稳压管、第一NMOS管和n个第二NMOS管组合构成；其中所述电阻、第二稳压管、第一NMOS管和n个第二NMOS管组成一段降压电路的开关控制部分，以控制该段降压电路的降压值；

七段所述降压电路中，所述第二NMOS管的数量以1为单位依次递减，且n个第二NMOS管中包括1个译码器输出管，所述译码器输出管与译码器的一个输出端口相对应；

所述比较电路中包括正反馈环路，且正反馈环路包括反相器和lvlshift模块，其中基于lvlshift模块设置比较电路的比较阈值，并实现所述可调节降压模块降压后的电压与比较阈值之间的对比，所述比较电路基于对比结果输出高、低电平。

优选的，所述第一稳压管和第二稳压管的型号均为zd_dio_gb_4t。

优选的，所述开关控制部分中，所述电阻与第二稳压管配合，用于控制第一NMOS管的Vg和Vd之间的电压差。

优选的，n个所述第二NMOS中还包括1个比较电路镜像输出管、以及n-2个分压管，所述比较电路镜像输出管、译码器输出管和分压管依次串联，且比较电路镜像输出管为n个串联管子中的最后一个管子。

优选的，所述比较电路中还包括两个电容，且两个电容分别为MOSCAP和MIMCAP。

优选的，所述比较电路中还包括一电源：所述比较电路输出高电平时，输出高电平的电压与电源电压相等。

本发明与现有技术相比，具有以下有益效果：

在本发明中，采用MOS管、电阻和稳压管构成七段降压电路，而七段降压电路的开关状态可由3-8译码器进行调节，从而使七段降压电路能有效形成不同程度的降压，减小了电压检测电路的面积，使输出结果更为稳定，并且还具有提高电路效率的效果。

针对上述MOS管，采用串联分担压降的方式，以有效限制每个MOS管上分担的电压，从而避免单个MOS管需承载高压。

针对上述译码器，采用七段降压电路的部分输出电压为其供电，因而无需为整体电路提供额外的电源，具有结构简单优点。

在本发明中，还包括采用了正反馈驱动的比较电路，由此有效提高了整体电路的驱动能力，并降低了延迟时间。

附图说明

图1为本发明的结构框图；

图2为本发明中译码器的电路结构示意图；

图3为本发明中可调节降压模块的电路结构示意图；

图4为本发明中比较电路的电路结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参阅图1所示，为本发明所提供的一种用于过压保护的高电压检测电路的结构框图，由图示可知，整体电路包括译码器、可调节降压模块和比较电路三个部分；

在本发明中，关于上述提供的检测电路的工作原理为：

向译码器输入第一控制信号，译码器基于第一控制信号向可调节降压模块输入第二控制信号，以调整可调节降压模块的降压值；

向可调节降压模块输入高电压，基于上述调整的降压值对高电压进行降压，以获得输出低电压；

向比较电路输出上述降压后的低电压，并比较低电压与比较阈值，基于比较结果输出高、低电平，以对应驱动包含有整体检测电路的过压保护电路。

其中：

(1)关于译码器为3-8译码器，包括：

三个输入端口，分别实现三个控制信号的输入；

七个输出端口，基于控制信号分别向可调节降压模块输出高、低电平。

具体，在本实施例中，3-8译码器为三位二进制译码器，共有八种输入状态(000-111)，在不同的输入状态下，七个输出端口具有不同数量的高电平输出；例如：输入001，七个输出端口中有一个高电平；输入010，七个输出端口中有两个高电平；一直到输入111，输出高电平数量则为7。

另外，在本实施例中，关于3-8译码器的电路结构如图2所示，在图中以三个输入端口输入的控制信号分别为A2/A1/A0；七个输出端口则分别为VBIT0到VBIT6。

综上可知，向译码器输入的第一控制信号即为三个三位控制信号，译码器输出的第二控制信号即为七个高、低电平信号。

(2)关于可调节降压模块，用于将输入的高电压降低至低电压；结合图3所示的结构示意图可知，可调节降压模块包括：

七段降压电路，且每段降压电路分别与译码器的一个输出端口相对应，接收相应输出的高、低电平，以实现译码器对降压电路的调控；

每段降压电路均由第一稳压管、电阻、第二稳压管、第一NMOS管和n个第二NMOS管组合构成；其中电阻、第二稳压管、第一NMOS管和n个第二NMOS管组成一段降压电路的开关控制部分，以控制该段降压电路的降压值；

七段降压电路中，第二NMOS管的数量以1为单位依次递减，且n个第二NMOS管中包括1个译码器输出管，译码器输出管与译码器的一个输出端口相对应。

优选的，n个第二NMOS管中还包括1个比较电路镜像输出管、以及n-2个分压管，比较电路镜像输出管、译码器输出管和分压管依次串联，且比较电路镜像输出管为n个串联管子中的最后一个管子。

综上，在图3中，以第一段降压电路为例：其中输入电压为Vsupply，第一稳压管为VD1，电阻为R2、第二稳压管为VD2，n-2个分压管分别为V6至V0，比较电路镜像输出管为VBIASN，译码器输出管为VBIT6，而译码器输出管则对应于译码器的VBIT6输出端。

对于上述VBIASN，为比较电路中某一个NMOS管的栅极电压；

具体，每段降压电路的最后一个管子均为VBIASN，其目的是：与比较电路中对应NMOS管组合，构成电流镜，从而将比较电路中对应NMOS管上的电流镜像过来，以作为开关部分闭合时流经V6到VBIASN的电流。

进一步的，以第一段降压电路为例：

(a)当译码器输出端VBIT6为低电平时，n个串联的第二NMOS管上基本无电流经过，由此整体开关部分处于闭合状态，使得电流从电压为Vg的第一NMOS管流过，第一稳压管VD1则未处于击穿状态；在此状态中，第一NMOS管的Vd-Vs的电压差为0.8V，即开关部分闭合，输入电压Vsupply经过第一段降压电路时电压降低0.8V。

(b)当译码器输出端VBIT6为高电平时，n个串联的第二NMOS管上有电流流过，此时电阻R2产生压降，且压降大小近似等于第二稳压管为VD2的稳定电压，由此使第一NMOS管的Vg与Vs近似相等，在此状态下第一NMOS管则不导通，使得电流不能从第一NMOS管流过，整体开关部分处于打开状态，则电流只能击穿第一稳压管VD1，并从第一稳压管VD1流过；具体，第一稳压管VD1的稳压为5.7V，即开关部分打开，输入电压Vsupply经过第一段降压电路时电压降低5.7V。

综上可知，译码器可有效控制七段降压电路，而对于每段降压电路，开关控制部分闭合时，降低0.8V电压；开关控制部分打开时，降低5.7V电压；且七段降压电路中可随机闭合1至7个，由此基于整体可调节降压模块能有效控制产生0V到40V的压降。

另外，在如图3可知，关于第一稳压管和第二稳压管，共有VD1至VD14，且上述多个稳压管的型号均为zd_dio_gb_4t。

(3)关于比较电路，其具体的电路结构如图4所示，结合图示可知，比较电路中包括lvlshift模块，基于lvlshift模块设置比较电路的比较阈值，并实现可调节降压模块降压后的电压与比较阈值之间的对比，比较电路基于对比结果输出高、低电平。

在图中，V0表示为上述可调节降压模块降压后最终输出的电压；且比较电路中还包括由VI和VL3组成的反相器，即VI和VL3电压趋势相反，例如：VI电压上升，VL3电压则下降。

具体，关于lvlshift模块：可以通过设置其内部MOS管的参数来控制比较电路的阈值电压，而基于该设置的阈值电压即可与V0形成比较，例如：V0小于阈值电压时，输出为低电平；V0大于阈值电压时，输出为高电平。

在比较电路中还包括两个电容，分别为：电容C1，采用MOSCAP；电容C2，采用MIMCAP。

比较电路中还包括一个电源vref，基于此，若比较电路的输出电压Vout为高电平时，则高电平电压值等于电源vref的电压值。

综上可知，整体比较电路的变化过程为：当七段降压电路总体降得电压值不变时，输入电压vsupply所减小的电压值不变，因而随着输入电压vsupply的逐渐增加，输出电压V0逐渐增大，进而导致VI电压逐渐减小，VL3电压增大。具体，当VL3电压增大到超过阈值电压时，输出电压Vout由低电平跳变为高电平。

在实际电路中，当输出电压由低电平变到高电平时，并不会直接跳变，而是需要一定的上升时间，以从低电平上升到高电平。基于此，结合图4所示，在比较电路中设有正反馈环路(图4中虚线框内的环路，lvlshift模块及反相器均包括于正反馈环路内)，由此：

当输出电压开始由低电平向高电平上升时，升高的输出电压会通过正反馈环路传递到电路中，以促进输出电压进一步升高，而进一步升高的输出电压又再次反馈到电路中，继续促进输出电压的升高；综上，持续循环，能有效加快输出电压的上述速度，进而大大缩短输出电压的上升时间。

尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (6)

1.一种用于过压保护的高电压检测电路，其特征在于：包括译码器、可调节降压模块和比较电路；其中：

所述译码器为3-8译码器，包括：三个输入端口，分别实现三个控制信号的输入；七个输出端口，基于控制信号分别向所述可调节降压模块输出高、低电平；

所述可调节降压模块，用于将输入的高电压降低至低电压；包括七段所述降压电路，且每段降压电路分别与译码器的一个输出端口相对应，接收相应输出的高、低电平，以实现所述译码器对所述降压电路的调控；

每段所述降压电路均由第一稳压管、电阻、第二稳压管、第一NMOS管和n个第二NMOS管组合构成；其中所述电阻、第二稳压管、第一NMOS管和n个第二NMOS管组成一段降压电路的开关控制部分，以控制该段降压电路的降压值；

七段所述降压电路中，所述第二NMOS管的数量以1为单位依次递减，且n个第二NMOS管中包括1个译码器输出管，所述译码器输出管与译码器的一个输出端口相对应；

所述比较电路中包括正反馈环路，且正反馈环路包括反相器和lvlshift模块，其中基于lvlshift模块设置比较电路的比较阈值，并实现所述可调节降压模块降压后的电压与比较阈值之间的对比，所述比较电路基于对比结果输出高、低电平。

2.根据权利要求1所述的一种用于过压保护的高电压检测电路，其特征在于：所述第一稳压管和第二稳压管的型号均为zd_dio_gb_4t。

3.根据权利要求2所述的一种用于过压保护的高电压检测电路，其特征在于：所述开关控制部分中，所述电阻与第二稳压管配合，用于控制第一NMOS管的Vg和Vd之间的电压差。

4.根据权利要求2所述的一种用于过压保护的高电压检测电路，其特征在于：n个所述第二NMOS中还包括1个比较电路镜像输出管、以及n-2个分压管，所述比较电路镜像输出管、译码器输出管和分压管依次串联，且比较电路镜像输出管为n个串联管子中的最后一个管子。

5.根据权利要求1所述的一种用于过压保护的高电压检测电路，其特征在于：所述比较电路中还包括两个电容，且两个电容分别为MOSCAP和MIMCAP。

6.根据权利要求5所述的一种用于过压保护的高电压检测电路，其特征在于，所述比较电路中还包括一电源：

所述比较电路输出高电平时，输出高电平的电压与电源电压相等。

Images