CN111506143A - 电流源电路 - Google Patents

电流源电路 Download PDF

Info

Publication number
CN111506143A
CN111506143A CN202010253121.2A CN202010253121A CN111506143A CN 111506143 A CN111506143 A CN 111506143A CN 202010253121 A CN202010253121 A CN 202010253121A CN 111506143 A CN111506143 A CN 111506143A
Authority
CN
China
Prior art keywords
circuit
pmos
tube
transistor
nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010253121.2A
Other languages
English (en)
Other versions
CN111506143B (zh
Inventor
邵博闻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202010253121.2A priority Critical patent/CN111506143B/zh
Publication of CN111506143A publication Critical patent/CN111506143A/zh
Application granted granted Critical
Publication of CN111506143B publication Critical patent/CN111506143B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Abstract

本申请公开了一种电流源电路，涉及集成电路领域。该电流源电路包括主体电路、启动电路和大电流限制电路；所述主体电路由2个PMOS管和2个NMOS管构成，所述启动电路由2个PMOS管构成，所述主体电路与所述启动电路连接；所述大电流限制电路连接电源电压，所述大电流限制电路与所述启动电路连接，所述大电流限制电路用于在所述电源电压的上跳幅度大于所述启动电路中PMOS管的阈值电压时，限制电流源电路的基础电流变化幅度包括；解决了现有的电流源电路在电源电压跳变幅度较大时，电流源电路的基础电流上跳幅度大的问题；达到了在电源电压异常跳变时稳定电流源电路输出的效果。

Description

电流源电路
技术领域
本申请涉及集成电路领域，具体涉及一种电流源电路。
背景技术
模拟集成电路中广泛使用各种电流源，电流源为电路中的其他模块提供偏置电流，为了保证电路正常工作，电流源需要提供不随电源电压变化的源电流。
图1提供了一种传统的电流源电路，第一PMOS管MP1的栅极与第二PMOS管MP2的栅极连接，第一NMOS管MN1的栅极与第二NMOS管MN2的栅极连接，第二PMOS管的栅极和漏极连接，第一NMOS管的栅极与漏极连接，第一PMOS管与第一NMOS管连接，第二PMOS管与第二NMOS管连接，第二PMOOS管的漏极与第三PMOS管的栅极连接，第三PMOS管的漏极与第四PMOS管的栅极、电容C分别连接，第四PMOS管的漏极与第一NMOS管的栅极连接，第四PMOS管的源极连接电源电压VDD。
在图1中，当电源电压稳定在正常值时，第三PMOS管MP3的漏极电流较小，第四PMOS管MP4关断；当电源电压突然上跳时，且电源电压上跳幅度较大，变化幅度超过第四PMOS管的阈值电压时，第三PMOS管MP3的漏电流增大，与第三PMOS管MP3漏极连接的电容C来不及充电，第四PMOS管MP4导通，第四PMOS管MP4的漏电流上升，导致与第四PMOS管MP4漏极连接的第一NMOS管MN1和第二NMOS管MN2的电流增大，进而电流源电路的整体电流发生跳变，影响其他模块的正常工作。
发明内容
为了解决相关技术中的问题，本申请提供了一种电流源电路。该技术方案如下：
一方面，本申请实施例提供了一种电流源电路，包括主体电路、启动电路和大电流限制电路；
主体电路由2个PMOS管和2个NMOS管构成，启动电路由2个PMOS管构成，主体电路与启动电路连接；
大电流限制电路连接电源电压，大电流限制电路与启动电路连接，大电流限制电路用于在电源电压的上跳幅度大于启动电路中PMOS管的阈值电压时，限制电流源电路的基础电流变化幅度。
可选的，主体电路包括第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管，第一PMOS管与第二PMOS管连接电源电压，第一PMOS管和第二PMOS管构成第一电流镜，第一NMOS管和第二NMOS管构成第二电流镜，第一PMOS管与第一NMOS管连接，第二PMOS管与第二NMOS管连接，第一NMOS管和第二NMOS管分别接地；
启动电路包括第三PMOS管和第四PMOS管，第三PMOS管连接电源电压，第三PMOS管的栅极与启动电路中第二PMOS管的漏极连接，第三PMOS管与第四PMOS管的栅极连接，第四PMOS管的漏极与启动电路中第一NMOS管的栅极连接，第四PMOS管的栅极通过电容接地；
大电流限制电路包括第五PMOS管和第三NMOS管，第五PMOS管的漏极与启动电路中第四PMOS管的源极连接，第五PMOS管的源极与电源电压连接，第五PMOS管的漏极与第三NMOS管的栅极连接，第五PMOS管的栅极与第三NMOS管的漏极连接，第三PMOS管的源极接地。
可选的，大电流限制电路用于在电源电压上跳幅度大于启动电路中第四PMOS管的阈值电压时，限制第四PMOS管的漏电流。
可选的，在主体电路中，第一PMOS管的源极和第二PMOS管的源极分别连接电源电压；
第一PMOS管的栅极与第二PMOS管的栅极连接，第二PMOS管的栅极与漏极连接；
第一PMOS管的漏极与第一NMOS管的漏极连接，第一NMOS管的漏极与栅极连接；
第一NMOS管的栅极与第二NMOS管的栅极连接，第二NMOS管的漏极与第二PMOS管的漏极连接；
第一NMOS管的源极接地，第二NMOS管的源极通过电阻接地。
可选的，在启动电路中，第三PMOS管的源极连接电源电压，第三PMOS管的漏极与第四PMOS管的栅极连接。
可选的，第一NMOS管、第二NMOS管、第一PMOS管和第二PMOS管为增强型MOS管。
可选的，第三PMOS管和第四PMOS管为增强型MOS管。
可选的，第五PMOS管和第三NMOS管为增强型MOS管。
本申请技术方案，至少包括如下优点：
通过大电流限制电路，在电源电压上跳时，降低电流源电路的基础电流的变化幅度，为其他电路模块提供更加稳定的偏置电流。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是一种现有的电流源电路的电路原理图；
图2是本申请实施例提供的一种电流源电路的电路原理图；
图3是本申请实施例提供的电流源电路中电源电压跳变与PMOS管MP1的电流跳变曲线图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
本申请实施例提供了一种电流源电路，该电流源电路包括主体电路、启动电路和大电流限制电路。
主体电路由2个PMOS管和2个NMOS管构成，启动电路由2个PMOS管构成。
主体电路与电源电压连接，启动电路与电源电压连接，主体电路与启动电路连接。
大电流限制电路与电源电压连接，大电流限制电路与启动电路连接。
大电流限制电路用于在电源电压的上跳幅度大于启动电路中PMOS管的阈值电压时，限制电流源电路的基础电流变化幅度。
电流源电路的基础电流用于为其他电路模块提供偏置电流。
通过大电流限制电路，在电源电压上跳时，降低电流源电路的基础电流的变化幅度，为其他电路模块提供更加稳定的偏置电流。
图2示出了本申请实施例提供的一种电流源电路的电路原理图。
请参考图2，主体电路包括第一PMOS管MP1、第二PMOS管MP2，第一NMOS管MN1、第二NMOS管MN2；启动电路包括第三PMOS管MP3、第四PMOS管MP4；大电流限制电流包括第五PMOS管MP5和第三NMOS管MN3。
在主体电路中，第一PMOS管MP1和第二PMOS管MP2构成第一电流镜，第一NMOS管MN1和第二NMOS管MN2构成第二电流镜。第一PMOS管MP1和第二PMOS管MP2分别连接电源电压VDD；第一PMOS管MP1与第一NMOS管MN1连接，第二PMOS管与第二NMOS管MN2连接，第一NMOS管MN1和第二NMOS管MN2分别接地。
具体地，第一PMOS管MP1的源极和第二PMOS管MP2的源极分别连接电源电压VDD；第一PMOS管MP1的栅极与第二PMOS管MP2的栅极连接，第二PMOS管MP2的栅极与第二PMOS管MP2的漏极连接；第一PMOS管MP1的漏极与第一NMOS管MN1的漏极连接，第一NMOS管MN1的漏极与第一NMOS管MN1的栅极连接；第一NMOS管MN1的栅极与第二NMOS管MN2的栅极连接；第二NMOS管MN2的漏极与第二PMOS管MP2的漏极连接；第一NMOS管MN1的源极接地，第二NMOS管MN2的源极通过电阻R1接地。
在启动电路中，第三PMOS管MP3连接电源电压VDD，第三PMOS管MP3的栅极与第二PMOS管MP2的漏极连接，第三PMOS管MP3与第四PMOS管MP4的栅极连接，第四PMOS管MP4的漏极与第一NMOS管MN1的栅极、第二NMOS管MN2的栅极连接，第四PMOS管MP4的栅极通过电容C1接地。
具体地，第三PMOS管MP3的源极连接电源电压VDD，第三PMOS管MP3的漏极与第四PMOS管MP4的栅极连接。
在大电流限制电路中，第五PMOS管MP5的漏极与第四PMOS管MP4的源极连接，第五PMOS管MP5的源极与电源电压VDD连接，第五PMOS管MP5的漏极与第三NMOS管MN3的栅极连接，第五PMOS管MP5的栅极与第三NMOS管MN3的漏极连接，第三PMOS管MP3的源极接地。
当电源电压VDD上跳且上跳幅度大于启动电路中第四PMOS管MP4的阈值电压时，大电流限制电路限制第四PMOS管MP4的漏电流。
当电源电压VDD上跳且上跳幅度大于第四PMOS管的阈值电压时，第五PMOS管MP5起电阻作用，用于限制大电流的产生，以及第三NMOS管MN3起电容作用，用于稳定第五PMOS管MP5的漏电流，令第四PMOS管MP4的漏电流上跳幅度较低，有利于稳定电流源电路输出的基础电流。
在一个例子中，电流源电路中的PMOS管的阈值电压小于5V，电源电压VDD从3V快速跳变至5V，跳变时间为1ns，如图3所示，曲线31对应电源电压VDD，曲线32对应图1所示的电流源电路中PMOS管MP1的源漏电流，曲线33对应图2所示的电流源电路中PMOS管MP1的源漏电流；从图3可以看出，图1所示的电流源电路中的PMOS管MP1的源漏电流从1.25μA向上跳的幅度约为1.5μA，图2所示的电流源电路中PMOS管MP1的源漏电流从1.25μA向上跳的幅度约为0.3uA。
可以看出，增加了大电流限制电路后，在电源电压跳变幅度大于启动电路中PMOS管的阈值电压时，电流源电路的基础电流的上跳幅度被有效地降低，有助于稳定电流电源电路的输出。
在基于图2所示实施例的可选实施例中，第一NMOS管MN1、第二NMOS管MN2、第一PMOS管MP1、第二PMOS管MP2均为增强型MOS管。
在基于图2所示实施例的可选实施例中，第三PMOS管MP3、第四PMOS管MP4均为增强型MOS管。
在基于图2所示实施例的可选实施例中，第五PMOS管MP5和第三NMOS管均为增强型MOS管。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (8)

1.一种电流源电路，其特征在于，包括主体电路、启动电路和大电流限制电路；
所述主体电路由2个PMOS管和2个NMOS管构成，所述启动电路由2个PMOS管构成，所述主体电路与所述启动电路连接；
所述大电流限制电路连接电源电压，所述大电流限制电路与所述启动电路连接，所述大电流限制电路用于在所述电源电压的上跳幅度大于所述启动电路中PMOS管的阈值电压时，限制电流源电路的基础电流变化幅度。
2.根据权利要求1所述的电流源电路，其特征在于，所述主体电路包括第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管，所述第一PMOS管与所述第二PMOS管连接所述电源电压，所述第一PMOS管和所述第二PMOS管构成第一电流镜，所述第一NMOS管和所述第二NMOS管构成第二电流镜，所述第一PMOS管与所述第一NMOS管连接，所述第二PMOS管与所述第二NMOS管连接，所述第一NMOS管和所述第二NMOS管分别接地；
所述启动电路包括第三PMOS管和第四PMOS管，所述第三PMOS管连接所述电源电压，所述第三PMOS管的栅极与所述启动电路中第二PMOS管的漏极连接，所述第三PMOS管与所述第四PMOS管的栅极连接，所述第四PMOS管的漏极与所述启动电路中第一NMOS管的栅极连接，所述第四PMOS管的栅极通过电容接地；
所述大电流限制电路包括第五PMOS管和第三NMOS管，所述第五PMOS管的漏极与所述启动电路中第四PMOS管的源极连接，所述第五PMOS管的源极与所述电源电压连接，所述第五PMOS管的漏极与所述第三NMOS管的栅极连接，所述第五PMOS管的栅极与所述第三NMOS管的漏极连接，所述第三PMOS管的源极接地。
3.根据权利要求2所述的电流源电路，其特征在于，所述大电流限制电路用于在所述电源电压上跳幅度大于所述启动电路中第四PMOS管的阈值电压时，限制所述第四PMOS管的漏电流。
4.根据权利要求2所述的电流源电流，其特征在于，在所述主体电路中，所述第一PMOS管的源极和所述第二PMOS管的源极分别连接所述电源电压；
所述第一PMOS管的栅极与所述第二PMOS管的栅极连接，所述第二PMOS管的栅极与漏极连接；
所述第一PMOS管的漏极与所述第一NMOS管的漏极连接，所述第一NMOS管的漏极与栅极连接；
所述第一NMOS管的栅极与所述第二NMOS管的栅极连接，所述第二NMOS管的漏极与所述第二PMOS管的漏极连接；
所述第一NMOS管的源极接地，所述第二NMOS管的源极通过电阻接地。
5.根据权利要求2所述的电流源电路，其特征在于，在所述启动电路中，所述第三PMOS管的源极连接所述电源电压，所述第三PMOS管的漏极与所述第四PMOS管的栅极连接。
6.根据权利要求2所述的电流源电路，其特征在于，所述第一NMOS管、第二NMOS管、第一PMOS管和第二PMOS管为增强型MOS管。
7.根据权利要求2所述的电流源电路，其特征在于，所述第三PMOS管和第四PMOS管为增强型MOS管。
8.根据权利要求2所述的电流源电路，其特征在于，第五PMOS管和所述第三NMOS管为增强型MOS管。
CN202010253121.2A 2020-04-02 2020-04-02 电流源电路 Active CN111506143B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010253121.2A CN111506143B (zh) 2020-04-02 2020-04-02 电流源电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010253121.2A CN111506143B (zh) 2020-04-02 2020-04-02 电流源电路

Publications (2)

Publication Number Publication Date
CN111506143A true CN111506143A (zh) 2020-08-07
CN111506143B CN111506143B (zh) 2022-03-08

Family

ID=71877448

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010253121.2A Active CN111506143B (zh) 2020-04-02 2020-04-02 电流源电路

Country Status (1)

Country Link
CN (1) CN111506143B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5982227A (en) * 1995-09-27 1999-11-09 Lg Semicon Co., Ltd. CMOS current source circuit
CN200997085Y (zh) * 2006-12-30 2007-12-26 Bcd半导体制造有限公司 低功耗电流源电路
CN102662427A (zh) * 2012-05-25 2012-09-12 中国科学院微电子研究所 一种电压源电路
CN203536947U (zh) * 2013-09-25 2014-04-09 无锡中星微电子有限公司 电流限制电路
CN104076856A (zh) * 2014-07-17 2014-10-01 电子科技大学 一种超低功耗无电阻非带隙基准源
CN104881071A (zh) * 2015-04-20 2015-09-02 成都岷创科技有限公司 低功耗基准电压源
CN107390763A (zh) * 2017-08-31 2017-11-24 长江存储科技有限责任公司 一种对电源不敏感的低温漂电流源电路
CN107807704A (zh) * 2017-10-31 2018-03-16 成都锐成芯微科技股份有限公司 一种高电源抑制比电流偏置电路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5982227A (en) * 1995-09-27 1999-11-09 Lg Semicon Co., Ltd. CMOS current source circuit
CN200997085Y (zh) * 2006-12-30 2007-12-26 Bcd半导体制造有限公司 低功耗电流源电路
CN102662427A (zh) * 2012-05-25 2012-09-12 中国科学院微电子研究所 一种电压源电路
CN203536947U (zh) * 2013-09-25 2014-04-09 无锡中星微电子有限公司 电流限制电路
CN104076856A (zh) * 2014-07-17 2014-10-01 电子科技大学 一种超低功耗无电阻非带隙基准源
CN104881071A (zh) * 2015-04-20 2015-09-02 成都岷创科技有限公司 低功耗基准电压源
CN107390763A (zh) * 2017-08-31 2017-11-24 长江存储科技有限责任公司 一种对电源不敏感的低温漂电流源电路
CN107807704A (zh) * 2017-10-31 2018-03-16 成都锐成芯微科技股份有限公司 一种高电源抑制比电流偏置电路

Also Published As

Publication number Publication date
CN111506143B (zh) 2022-03-08

Similar Documents

Publication Publication Date Title
EP3038256B1 (en) Inverter and ring oscillator with high temperature sensitivity
US20080290841A1 (en) Charging Circuit for Bootstrap Capacitor and Integrated Driver Circuit Using Same
US8174309B2 (en) Reference voltage circuit
CN113050750B (zh) 一种能够实现宽输入范围和快速稳态的低压差线性稳压器
US8786324B1 (en) Mixed voltage driving circuit
CN111934657B (zh) 一种低功耗上电复位和掉电复位电路
JP2009527176A (ja) ヒステリシス動作による論理出力電圧レベルへの入力信号の変換
CN115328245A (zh) 偏置电流产生电路
CN110045779B (zh) 一种电压选择电路及方法
CN111443753B (zh) 一种带软启动的耗尽管基准电路
CN111506143B (zh) 电流源电路
CN111090296B (zh) 基准电压电路及电源接通复位电路
CN107979285B (zh) 一种电源转换电路
CN111141948B (zh) 一种掉电检测电路
CN112650351B (zh) 一种亚阈值电压基准电路
JP5570973B2 (ja) アナログ回路をパワーダウンするための集積回路、装置、および方法
CN211830191U (zh) 一种欠压锁定电路
JP2006005089A (ja) 半導体装置
CN113885639A (zh) 基准电路、集成电路及电子设备
CN109062308B (zh) 电压调整电路
CN108365844B (zh) 一种可单片集成的负温度系数补偿振荡器电路
CN111722668A (zh) 一种ldo电路
JP3641345B2 (ja) 基板バイアス効果を利用した遅延回路
CN112630513B (zh) 一种Boost电容电压检测电路
CN111313671B (zh) 一种集成防过压电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant