CN111492462A - 在形成半导体时冻结牺牲材料 - Google Patents

在形成半导体时冻结牺牲材料 Download PDF

Info

Publication number
CN111492462A
CN111492462A CN201880081342.7A CN201880081342A CN111492462A CN 111492462 A CN111492462 A CN 111492462A CN 201880081342 A CN201880081342 A CN 201880081342A CN 111492462 A CN111492462 A CN 111492462A
Authority
CN
China
Prior art keywords
sacrificial material
freezing
solvent
freezing point
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201880081342.7A
Other languages
English (en)
Inventor
M·S·托鲁姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111492462A publication Critical patent/CN111492462A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B9/00—Cleaning hollow articles by methods or apparatus specially adapted thereto 
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00777—Preserve existing structures from alteration, e.g. temporary protection during manufacturing
    • B81C1/00785—Avoid chemical alteration, e.g. contamination, oxidation or unwanted etching
    • B81C1/00793—Avoid contamination, e.g. absorption of impurities or oxidation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00777—Preserve existing structures from alteration, e.g. temporary protection during manufacturing
    • B81C1/00825—Protect against mechanical threats, e.g. against shocks, or residues
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02334—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment in-situ cleaning after layer formation, e.g. removing process residues
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/67034—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for drying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B1/00—Cleaning by methods involving the use of tools
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B3/00—Cleaning by methods involving the use or presence of liquid or steam
    • B08B3/04—Cleaning involving contact with liquid
    • B08B3/08—Cleaning involving contact with liquid the liquid having chemical or dissolving effect
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00841—Cleaning during or after manufacture
    • B81C1/00849—Cleaning during or after manufacture during manufacture
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0102—Surface micromachining
    • B81C2201/0105—Sacrificial layer
    • B81C2201/0109—Sacrificial layers not provided for in B81C2201/0107 - B81C2201/0108

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Micromachines (AREA)

Abstract

本发明包含与在形成半导体时冻结牺牲材料相关的设备及方法。在实例中，一种方法可包含：经由冻结固化结构的开口中的牺牲材料，其中所述牺牲材料具有低于在湿法清洁操作中使用的溶剂的沸点的冻结点；及通过将所述牺牲材料暴露于特定温度范围而经由升华移除所述牺牲材料。

Description

在形成半导体时冻结牺牲材料
技术领域
本发明大体上涉及半导体处理，且更特定来说，涉及在形成半导体时冻结牺牲材料。
背景技术
半导体处理(例如，制造)可用于形成半导体装置，例如集成电路、存储器装置、微机电装置(MEMS)等。
可通过半导体处理形成的存储器装置的实例包含但不限于：易失性存储器(例如，其可需要电源来维持其数据)，例如随机存取存储器(RAM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)等等；及非易失性存储器(例如，其可通过在未被供电时保持经存储数据而提供永久性数据)，例如NAND快闪存储器、NOR快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)等等。
半导体处理可涉及形成可被称为晶片或衬底的(例如，硅的)半导体上及/或中的特征(例如，图案)。在一些实例中，一或多个材料，例如硅基材料(例如，氧化硅(SiO)、碳化硅(SiN)、原硅酸四乙酯(TEOS)及/或多晶硅)可形成在半导体上。例如，可使用沉积工艺(例如物理气相沉积(PVD)、化学气相沉积(CVD)、原子层沉积(ALD)、电化学沉积及/或分子束外延等等)将一或多个材料形成在半导体上。
随后，可例如通过湿法及/或干法蚀刻移除一或多个材料的部分(及在一些情况下，半导体的部分)以形成特征。在一些实例中，特征可具有高纵横比(例如，高度对宽度或直径的比)且可被称为高纵横比(HAR)特征。例如，特征可能通过HAR开口彼此分离。
在处理期间，半导体及特征可经受湿法处理(例如湿法清洁)及后续干燥。例如，湿法清洁可有助于例如通过移除工艺或其它处理移除留下的残余物。
附图说明
图1呈现特征倾倒的各种实例。
图2A到2D说明根据本发明的数个实施例的与形成半导体装置相关联的处理步骤的横截面视图。
图3是根据本发明的数个实施例的与形成半导体装置相关联的处理步骤的实例。
图4是根据本发明的数个实施例的结合与形成半导体装置相关联的处理步骤使用的处理设备的框图说明。
图5是至少部分根据本发明的数个实施例形成的设备的框图说明。
具体实施方式
本发明包含与形成半导体装置(例如集成电路、存储器装置、MEMS等等)相关联的处理方法。形成半导体装置的实例可包含：经由冻结固化结构的开口中的牺牲材料，其中所述牺牲材料具有低于在湿法清洁操作中使用的溶剂的沸点的冻结点；及通过将所述牺牲材料暴露于特定温度及压力范围而经由升华移除所述牺牲材料。
相较于先前方法，本发明的实施例提供技术优点，例如降低处理期间的特征倒塌(例如，倾倒)的可能性。例如，数个实施例在结构(例如待用于半导体装置(例如，存储器装置)中的结构)中的特征之间的开口中形成牺牲材料，所述牺牲材料用于防止在湿法清洁工艺结束时结构干燥时或在处理(例如，形成半导体装置)期间将结构从一个处理工具移动到另一处理工具时的特征倒塌(例如，有时被称为图案倒塌)。
一些先前方法可包含：在干法蚀刻工具处例如通过干法蚀刻而在结构中形成特征：及将结构移动到湿法清洁工具(例如，以从结构清洁来自干法蚀刻的残余物)。在清洁之后，来自湿法清洁工具的溶剂可保留在结构上。
例如，液体溶剂可保留在结构的表面上。剩余液体溶剂对于具有高纵横比结构的结构(例如浅沟槽隔离(STI)结构)可能成问题。例如，液体溶剂可形成在特征之间的开口中。高表面张力可由开口中的液体产生，这可能致使特征朝向彼此倾倒(例如，倒塌)，从而使相邻特征彼此接触。例如，图1说明倾倒(例如，倒塌)到相邻特征中的特征101及倾倒到彼此中(例如，有时被称为桥接)的一对相邻特征102。这可导致半导体装置结构中的缺陷，且甚至可致使半导体装置无法操作。
本文中描述的实施例的牺牲材料阻塞开口以防止液体溶剂在湿法清洁操作之后保留在高纵横比结构上及开口中，且因此可降低高纵横比特征由于由液体溶剂产生的毛细管力而倒塌(例如，消除高纵横比特征倒塌)的可能性。牺牲材料可完全或部分填充开口以防止液体溶剂在结构干燥时保留在开口中。牺牲材料可为共晶混合物、过共晶组合物及/或亚共晶组合物以形成在室温下为固体、具有高升华蒸气压且具有低于溶剂的沸点的冻结点的牺牲材料。
在以下详细描述中，参考形成其部分且其中以说明方式展示特定实例的附图。在附图中，贯穿若干视图，类似数字描述基本上类似组件。可利用其它实例且可在不脱离本发明的范围的情况下进行结构及电气改变。因此，以下详细描述不应被视为限制意义，且本发明的范围仅由权利要求书及其等效物定义。
术语半导体可指例如块体材料、半导电晶片或衬底且包含任何基底半导体结构。“半导体”或“半导电”应被理解为包含蓝宝石上覆硅(silicon-on-sapphire)(SOS)技术、绝缘体上覆硅(silicon-on-insulator)(SOI)技术、薄膜晶体管(TFT)技术、掺杂及非掺杂半导体、由基底半导体结构支撑的硅的外延层以及其它半导体结构。此外，当在以下描述中引用半导体时，可能已利用先前工艺步骤来形成基底半导体结构中的区/结，且术语半导体可包含含有此类区/结的下伏层。设备可通过半导体处理形成但不限于半导体或半导电结构。例如，设备可使用石英衬底及/或其它材料形成。
本文中的图遵循编号惯例，其中首位或前几位数字对应于附图图号且剩余数字识别附图中的元件或组件。可通过使用类似数字而识别不同图之间的类似元件或组件。例如，211可在图2A中指代元件“11”，且类似元件在图3中可被指代为311。如将明白，可添加、交换及/或消除在本文中的各个实施例中所展示的元件以便提供本发明的数个额外实施例。另外，如将明白，图中所提供的元件的比例及相对尺度意在说明本发明的实施例且不应被视为限制意义。
图2A到2D说明根据本发明的数个实施例的与形成半导体装置(例如集成电路的部分、存储器装置、MEMS等等)相关联的处理步骤的横截面视图。例如，处理步骤可与形成DRAM存储器装置、NAND快闪存储器装置、NOR快闪存储器装置等等(例如，其存储器阵列)相关联。
图2A描绘在已发生若干处理步骤之后的结构(例如，待用于半导体装置中)。结构可包含基底结构，例如衬底206(例如，半导体)。在一些实例中，可使用例如沉积工艺(例如PVD、CVD、ALD、电化学沉积及/或分子束外延等等)将一或多个材料210(例如硅基或非硅基材料)形成在半导体206的表面208(例如上表面)上(例如，上方)。
通过移除结构的部分(例如一或多个材料210的部分及半导体206的部分)而形成特征211，例如微特征(例如，具有约0.1微米到约100微米的宽度或直径)及/或纳米特征(例如，具有约0.1纳米到约100纳米的宽度或直径)。移除工艺形成穿过一或多个材料210而停止在半导体206上或中(例如，如图2A中展示)的开口212，例如空间(例如，沟槽)。例如，开口212可介于相邻特征211之间。在一些实例中，相应特征211中的每一者包含一或多个材料210及半导体206的部分。在一些情况下，移除工艺可停止在衬底206的表面上方或上。
在一些实例中，半导体206中的开口212(例如，低于表面208)的部分可对应于隔离区(例如浅沟槽隔离(STI)区)及/或高纵横比特征(例如在形成电容器、晶体管及其它电组件时使用的特征)。在实例中，特征211可完全为半导体206，且开口212可对应于STI区。特征211可为HAR特征，且开口212可为HAR开口。例如，HAR可具有10比1、25比1或更大的高度对宽度或直径比。
在一些实例中，开口212及因此图2A中的结构可使用干法处理工具(未展示)(例如干法移除工具(例如，干法蚀刻工具))、使用干法移除工艺(例如干法蚀刻)而形成。掩模(未展示)(例如成像抗蚀剂(例如，光致抗蚀剂))可形成在一或多个材料210上方且经图案化以暴露一或多个材料210的区。随后，可例如通过干法蚀刻工艺移除经暴露区以形成可终止在半导体206上或中的开口212。
在一些实例中，例如电介质材料(例如，氧化硅、氮化硅等)、有机化合物(例如，有机聚合物)、离子化合物(例如，铵盐或卤盐)、可溶性材料(例如，可溶于例如水、氢氟酸(HF)等的溶剂)等等的材料可形成在图2A的结构上以阻塞开口212。例如，可在将图2A的结构暴露于含水分气氛(例如空气)之前在干法移除工具处将材料形成在所述结构上。
湿法清洁工具可专用于移除可因干法蚀刻而形成的颗粒及/或残余物及/或移除沉积在晶片上的其它材料(例如，牺牲材料及/或掩模材料)。在一些实例中，用于填充开口的材料的组合物可经选择使得其可通过待用于湿法清洁的湿法清洁化学物移除。
可经由湿法清洁工具(例如，作为湿法清洁工艺的部分)从结构移除来自干法蚀刻工艺的材料以重新暴露(例如，重新敞开)特征211之间的开口212。在实例中，湿法清洁工艺可在惰性气氛中执行使得未将图2A的结构暴露于反应性气体(例如，O2)。
在一些实例中，湿法清洁可包含水性湿法清洁，所述水性湿法清洁可包含氢氟酸(HF)。在实例中，水性湿法清洁可包含标准清洁-1(SC-1)(例如，用于移除有机物、颗粒及膜)，所述SC-1可包含去离子(DI)水、水性氢氧化铵及水性过氧化氢。在一些情况下，可在SC-1之后作为水性湿法清洁的部分执行标准清洁2(SC-2)(例如，用于移除金属离子)，所述SC-2可包含去离子(DI)水、水性盐酸及水性过氧化氢。湿法清洁工艺可进一步包含运用DI水清洗、之后异丙基(IPA)清洗的水性湿法清洁，之后干燥，例如旋转干燥。在其它实例中，可集成湿法清洁操作及材料移除，且湿法清洁操作可移除来自干法蚀刻的残余物。
随后，如图2B中展示，在湿法清洁工具处将牺牲材料220(例如挥发性固体材料)形成在图2A的结构上(例如，使用牺牲材料220来涂覆图2A的结构)以阻塞开口212(例如，未将结构暴露于气体)。例如，可将牺牲材料220旋涂到图2A的结构上。在一些实例中，牺牲材料220通过完全填充开口212而阻塞开口212。在一些实例中，牺牲材料220可完全填充开口212使得牺牲材料220的上表面可与特征211的上表面216共面(例如，齐平)。另外，如图2B中展示，牺牲材料220可过填充开口212且在特征211的上表面216上方延伸(例如，覆盖上表面216)。在一些实例中，牺牲材料220可部分填充开口212使得牺牲材料220的上表面可低于上表面216的高度。在一些实例中，牺牲材料220可使来自湿法清洁操作的任何液体完全移位。
在一些实例中，可熔融挥发性固体以产生液体。接着，可将液体沉积在图2A的结构上且到图2A中的开口212中，且将液体固化以形成图2B的结构。例如，可经由冻结而固化液体。
随后，可将图2B的结构从湿法清洁工具移动到不同处理工具，例如沉积工具。例如，图2B的结构随着从湿法清洁工具移动到沉积工具可暴露于含水分气氛。然而，通过封闭开口212且覆盖特征211，牺牲材料220防止特征211上及开口212中的冷凝，且因此防止起因于冷凝及/或物理力的特征211的倾倒。牺牲材料220还可保护特征211免于随着结构移动通过含氧气氛可发生的氧化。
如图2C中展示，可在湿法清洁工具及/或沉积工具处移除牺牲材料220以重新暴露特征211之间的开口212。对于其中牺牲材料220是挥发性材料的实例，可通过升华移除牺牲材料220。例如，腔室(例如腔室440，如图4中展示)中的压力、温度及/或气体可经设置使得牺牲材料220升华。例如，可通过如图4中展示的泵444控制压力，可通过温度控件443控制温度，且可通过如图4中展示的气体冲洗446控制腔室内部的气体。在其它实例中，可通过从腔室移除结构而移除挥发性牺牲材料220。牺牲材料220可为共晶混合物、过共晶组合物及/或亚共晶组合物以形成在室温下为固体、具有高升华蒸气压且具有低于溶剂的沸点的冻结点的牺牲材料220。
在一些实例中，可在未用牺牲材料(例如图2B中的牺牲材料220)完全填充开口212的情况下阻塞图2A的结构中的开口212。如图3中展示，牺牲材料330可形成在结构(例如图2A的结构)上以形成图3中的结构。牺牲材料330形成在开口312中及特征311之间，使得牺牲材料330邻近于开口312的顶部阻塞开口312而未完全填充开口312。牺牲材料330在完全填充开口之前邻近于开口的顶部夹止，而在特征311之间留下空隙332。例如，牺牲材料330加内衬于开口312且邻近于开口312的顶部阻塞开口312以产生空隙332。例如，牺牲材料330通过横跨相邻特征311之间的开口的上部分而耦合在相邻特征311之间。
在一些实例中，牺牲材料330可为牺牲材料220(例如挥发性材料)，且图3的结构可形成在湿法清洁工具(其可包含腔室440)处。例如，在牺牲材料330是挥发性材料的情况中，可通过升华而移除牺牲固体330以形成图2C的结构，如先前所描述。在一些实例中，可通过作为液化固体施加挥发性固体且允许液化固体固化而形成图3的结构。
在其它实例中，牺牲材料330可经沉积以部分填充开口312使得牺牲材料330形成在特征311上的开口312内(如图3中展示)，因此加内衬于开口312但未夹止。
图4是根据本发明的数个实施例的结合与形成半导体装置相关联的处理步骤使用的处理设备的框图说明。处理设备可包含：腔室440，其用于将牺牲材料形成在结构的开口中；载体442，其可固持一批半导体晶片443；及工具，例如泵444、气体冲洗446及温度控件448，其可经由升华移除牺牲材料。
在一些实例中，可在腔室440中将牺牲材料形成在结构的开口中。牺牲材料可阻塞结构中的开口212(在图2A或2C中)。结构可包含在半导体晶片443中的一者上。结构可包含多个特征。呈固态的牺牲材料可防止在湿法清洁操作之后因毛细管力致使的图案倒塌。
在一些实例中，可响应于执行湿法清洁操作而将牺牲材料形成在结构的开口中。湿法清洁操作可在腔室440中及/或与腔室440所处的相同设备中执行。湿法清洁操作可包含在形成牺牲材料之前使用溶剂来湿法清洁结构。溶剂可在移除牺牲材料之前蒸发。例如，溶剂可在二氧化碳(CO2)气氛中蒸发。在一些实例中，呈液态的牺牲材料可使湿法清洁操作的溶剂移位。可将牺牲材料旋涂到结构中的开口212中(在图2A或2C中)。
在一些实例中，可经由冻结而固化结构的开口中的牺牲材料。固化牺牲材料可阻塞结构的开口。固化可包含将牺牲材料冷却到低于其冻结点。可通过经由腔室440的温度控制机构448降低腔室440的温度而冷却牺牲材料。
在一些实例中，牺牲材料的冻结点可高于室温以允许牺牲材料在受热时施加且接着在室温下冻结。高于室温的牺牲材料的冻结点防止需要冷却结构且允许牺牲材料在室温下在未熔融的情况下保留在结构的开口中，直到升华。牺牲材料的冻结点可高于发生升华的温度以防止在结构干燥时发生升华。牺牲材料的冻结点可低于溶剂的沸点以防止在提供牺牲材料时溶剂沸腾。当溶剂沸腾时，可产生蒸气气泡且导致因毛细管力致使的倒塌。例如，牺牲材料的冻结点可低于82摄氏度(异丙醇(IPA)的沸点)。在一些实例中，牺牲材料的冻结点可介于30摄氏度与60摄氏度之间，这是高于室温且低于溶剂的沸点的区。
在一些实例中，牺牲材料可为共晶混合物、过共晶组合物及/或亚共晶组合物以形成在室温下为固体、具有高升华蒸气压且具有低于溶剂的沸点的冻结点的牺牲材料。例如，牺牲材料可为樟脑及萘混合物。
可在腔室440中移除牺牲材料。可通过经由腔室440的温度控制机构448提高腔室440的温度而经由升华移除牺牲材料。加热结构可致使牺牲材料在未熔融的情况下热分解成气态产物。可使用温度控件448(例如，热板)来加热结构。腔室440及/或温度控件448可包含气体冲洗446或泵444(例如，真空)以移除气态副产物。气体冲洗446及泵444可经提供以通过移除气态副产物而保护结构免于氧化。
在一些实例中，可通过将牺牲材料暴露于次大气压而经由升华移除牺牲材料。可经由泵444对腔室440加压而将牺牲材料暴露于次大气压。例如，泵444可为连接到腔室440或与腔室440分离的真空。在一些实例中，可通过加热结构而加速升华。例如，可通过温度控件448加热结构。
在一些实例中，可通过从结构移除反应性气体而经由升华移除牺牲材料。牺牲材料可响应于从结构移除反应性气体而分解成气体混合物。例如，可经由气体冲洗446移除反应性气体。
图5是设备(例如存储器装置550)的框图。例如，存储器装置550可为易失性存储器装置(例如DRAM)、非易失性存储器装置(例如NAND快闪存储器或NOR快闪存储器)等等。例如，存储器装置550可至少部分使用例如先前结合图2A到2D及图3所描述的处理形成。
存储器装置550包含耦合到存储器阵列554(例如DRAM阵列、NAND阵列、NOR阵列等等)的控制器552，例如专用集成电路(ASIC)。例如，存储器阵列454可至少部分根据先前所描述的处理形成。
控制器552可控制存储器装置550上及存储器阵列554的操作，包含例如数据感测(例如，读取)及数据编程(例如，写入)。存储器装置550可耦合到主机装置(图5中未展示)。
本发明的实施例使用牺牲材料来阻塞(例如，待用于例如集成电路、存储器装置、MEMS等的半导体装置中的)结构中(例如在结构中的特征之间)的开口。牺牲材料防止在结构移动通过工具之间的潮湿气氛时在开口中形成冷凝，由此防止特征倒塌。
尽管本文中已说明及描述特定实例，但是所属领域一般技术人员将明白，经计算以实现相同结果的布置可取代所展示的特定实施例。本发明意在涵盖本发明的一或多个实施例的调适或变动。应了解，已以说明性方式且非限制性方式进行以上描述。应参考权利要求书以及此权利要求书所授权的等效物的全范围确定本发明的一或多个实例的范围。

Claims (20)

1.一种用于形成半导体装置的方法，其包括：
经由冻结固化结构的开口中的牺牲材料，其中所述牺牲材料具有低于在湿法清洁操作中使用的溶剂的沸点的冻结点；及
通过将所述牺牲材料暴露于特定温度范围而经由升华移除所述牺牲材料。
2.根据权利要求1所述的方法，其中响应于执行湿法清洁操作而在所述结构的所述开口中固化所述牺牲材料。
3.根据权利要求1所述的方法，其中固化所述牺牲材料阻塞所述结构的所述开口。
4.根据权利要求1所述的方法，其中固化所述牺牲材料包含将所述牺牲材料冷却到低于其冻结点。
5.根据权利要求1到4中任一权利要求所述的方法，其中所述牺牲材料的所述冻结点高于室温。
6.根据权利要求1到4中任一权利要求所述的方法，其中所述牺牲材料的所述冻结点低于82摄氏度。
7.根据权利要求1到4中任一权利要求所述的方法，其中所述牺牲材料是樟脑及萘混合物。
8.根据权利要求1到4中任一权利要求所述的方法，其中固化所述牺牲材料防止所述结构干燥时的图案倒塌。
9.一种用于形成半导体装置的方法，其包括：
在结构中形成多个特征；
经由冻结固化所述特征的开口中的牺牲材料，其中所述牺牲材料具有低于在湿法清洁操作中使用的溶剂的沸点的冻结点；及
通过将所述牺牲材料暴露于特定温度范围而经由升华移除所述牺牲材料。
10.根据权利要求9所述的方法，其中所述牺牲材料的所述冻结点介于30摄氏度与60摄氏度之间。
11.根据权利要求9到10中任一权利要求所述的方法，其中所述溶剂在移除所述牺牲材料之前蒸发。
12.根据权利要求9到10中任一权利要求所述的方法，其中所述溶剂通过所述牺牲材料移位。
13.根据权利要求9到10中任一权利要求所述的方法，其中所述牺牲材料是共晶混合物。
14.一种用于形成半导体装置的方法，其包括：
在结构中形成多个特征；
使用溶剂对所述结构执行湿法清洁操作；
经由冻结固化所述特征的开口中的牺牲材料，其中所述牺牲材料具有低于在湿法清洁操作中使用的溶剂的沸点的冻结点；及
通过将所述牺牲材料暴露于特定温度范围而经由升华移除所述牺牲材料。
15.根据权利要求14所述的方法，其中所述牺牲材料的所述冻结点高于发生升华的温度。
16.根据权利要求14所述的方法，其中所述牺牲材料的所述冻结点低于所述溶剂的所述沸点以防止所述溶剂沸腾。
17.根据权利要求14到16中任一权利要求所述的方法，其中所述溶剂是异丙醇IPA。
18.一种半导体处理系统，其包括：
腔室，其经配置以处理载体上的半导体晶片；
其中所述腔室经配置以冻结所述半导体晶片上的结构的开口中的牺牲材料且经由升华移除所述牺牲材料，其中所述牺牲材料的冻结点低于在湿法清洁操作中使用的溶剂的沸点。
19.根据权利要求18所述的系统，其中能够通过经由所述腔室的温度控制机构降低所述腔室的温度而形成所述牺牲材料。
20.根据权利要求18到19中任一权利要求所述的系统，其中能够通过经由所述腔室的温度控制机构提高所述腔室的温度而移除所述牺牲材料。
CN201880081342.7A 2017-12-19 2018-12-12 在形成半导体时冻结牺牲材料 Withdrawn CN111492462A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/847,705 US10957530B2 (en) 2017-12-19 2017-12-19 Freezing a sacrificial material in forming a semiconductor
US15/847,705 2017-12-19
PCT/US2018/065120 WO2019125853A1 (en) 2017-12-19 2018-12-12 Freezing a sacrificial material in forming a semiconductor

Publications (1)

Publication Number Publication Date
CN111492462A true CN111492462A (zh) 2020-08-04

Family

ID=66814681

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880081342.7A Withdrawn CN111492462A (zh) 2017-12-19 2018-12-12 在形成半导体时冻结牺牲材料

Country Status (4)

Country Link
US (2) US10957530B2 (zh)
CN (1) CN111492462A (zh)
TW (1) TWI698924B (zh)
WO (1) WO2019125853A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10964525B2 (en) * 2017-12-19 2021-03-30 Micron Technology, Inc. Removing a sacrificial material via sublimation in forming a semiconductor
US10957530B2 (en) * 2017-12-19 2021-03-23 Micron Technology, Inc. Freezing a sacrificial material in forming a semiconductor
EP4087592A1 (en) * 2020-01-10 2022-11-16 Real Isolates, LLC Methods for obtaining compounds from a plant or fungus material, respective compositions, and uses thereof
US11476268B2 (en) * 2020-05-29 2022-10-18 Micron Technology, Inc. Methods of forming electronic devices using materials removable at different temperatures

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013042094A (ja) * 2011-08-19 2013-02-28 Central Glass Co Ltd ウェハの洗浄方法
CN103650116A (zh) * 2011-05-31 2014-03-19 朗姆研究公司 衬底冷冻干燥装置和方法
US20170062244A1 (en) * 2015-08-26 2017-03-02 Kabushiki Kaisha Toshiba Substrate processing method and substrate processing apparatus

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4762098B2 (ja) * 2006-09-28 2011-08-31 大日本スクリーン製造株式会社 基板処理装置および基板処理方法
US7838425B2 (en) 2008-06-16 2010-11-23 Kabushiki Kaisha Toshiba Method of treating surface of semiconductor substrate
DE102009058278B3 (de) 2009-12-13 2011-05-19 Stiftung Alfred-Wegener-Institut Für Polar- Und Meeresforschung Vorrichtung zur Ansiedelung und Erntung von marinen Hartbodentieren
US8617993B2 (en) 2010-02-01 2013-12-31 Lam Research Corporation Method of reducing pattern collapse in high aspect ratio nanostructures
JP2012084789A (ja) 2010-10-14 2012-04-26 Toshiba Corp 半導体装置の製造方法および半導体製造装置
JP5753391B2 (ja) 2011-02-03 2015-07-22 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法
JP5622675B2 (ja) 2011-07-05 2014-11-12 株式会社東芝 基板処理方法及び基板処理装置
JP5755958B2 (ja) 2011-07-08 2015-07-29 株式会社フジキン 半導体製造装置の原料ガス供給装置
US20130081301A1 (en) 2011-09-30 2013-04-04 Applied Materials, Inc. Stiction-free drying of high aspect ratio devices
TWI826650B (zh) 2012-11-26 2023-12-21 美商應用材料股份有限公司 用於高深寬比半導體元件結構具有污染物去除之無黏附乾燥處理
US20150064911A1 (en) * 2013-08-27 2015-03-05 Tokyo Electron Limited Substrate processing method, substrate processing apparatus and storage medium
US10090376B2 (en) * 2013-10-29 2018-10-02 Micron Technology, Inc. Methods of forming semiconductor device structures, and methods of forming capacitor structures
US10347503B2 (en) 2013-11-11 2019-07-09 Tokyo Electron Limited Method and hardware for enhanced removal of post etch polymer and hardmask removal
US20160042945A1 (en) 2014-08-11 2016-02-11 Lam Research Corporation Coverage of high aspect ratio features using spin-on dielectric through a wetted surface without a prior drying step
US9653307B1 (en) 2016-07-14 2017-05-16 Micron Technology, Inc. Surface modification compositions, methods of modifying silicon-based materials, and methods of forming high aspect ratio structures
JP6356207B2 (ja) 2016-12-15 2018-07-11 東京エレクトロン株式会社 基板乾燥方法及び基板処理装置
US10957530B2 (en) * 2017-12-19 2021-03-23 Micron Technology, Inc. Freezing a sacrificial material in forming a semiconductor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103650116A (zh) * 2011-05-31 2014-03-19 朗姆研究公司 衬底冷冻干燥装置和方法
JP2013042094A (ja) * 2011-08-19 2013-02-28 Central Glass Co Ltd ウェハの洗浄方法
US20170062244A1 (en) * 2015-08-26 2017-03-02 Kabushiki Kaisha Toshiba Substrate processing method and substrate processing apparatus

Also Published As

Publication number Publication date
US20190189427A1 (en) 2019-06-20
US20210225637A1 (en) 2021-07-22
TW201931456A (zh) 2019-08-01
US10957530B2 (en) 2021-03-23
US11482409B2 (en) 2022-10-25
TWI698924B (zh) 2020-07-11
WO2019125853A1 (en) 2019-06-27

Similar Documents

Publication Publication Date Title
US11482409B2 (en) Freezing a sacrificial material in forming a semiconductor
US11600485B2 (en) Using sacrificial solids in semiconductor processing
US11651952B2 (en) Using sacrificial polymer materials in semiconductor processing
US20210210341A1 (en) Sublimation in forming a semiconductor
US10825686B2 (en) Hydrosilylation in semiconductor processing
US11791152B2 (en) Residue removal during semiconductor device formation
KR102221560B1 (ko) 고종횡비 피처들의 건조

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20200804

WW01 Invention patent application withdrawn after publication