CN111490953A - 能够选择性地补偿串扰噪声和符号间干扰的电子电路 - Google Patents

能够选择性地补偿串扰噪声和符号间干扰的电子电路 Download PDF

Info

Publication number
CN111490953A
CN111490953A CN201911218582.XA CN201911218582A CN111490953A CN 111490953 A CN111490953 A CN 111490953A CN 201911218582 A CN201911218582 A CN 201911218582A CN 111490953 A CN111490953 A CN 111490953A
Authority
CN
China
Prior art keywords
signal
circuit
driven
compensation
compensator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911218582.XA
Other languages
English (en)
Other versions
CN111490953B (zh
Inventor
李秀旻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN111490953A publication Critical patent/CN111490953A/zh
Application granted granted Critical
Publication of CN111490953B publication Critical patent/CN111490953B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0033—Systems modifying transmission characteristics according to link quality, e.g. power backoff arrangements specific to the transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/0286—Provision of wave shaping within the driver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03248—Arrangements for operating in conjunction with other apparatus
    • H04L25/0328—Arrangements for operating in conjunction with other apparatus with interference cancellation circuitry
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03343—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
    • H04L25/03834—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using pulse shaping
    • H04L25/03853—Shaping by digital methods other than look up tables or up/down converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H04L25/03885—Line equalisers; line build-out devices adaptive
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03025—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception using a two-tap delay line

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Databases & Information Systems (AREA)
  • Quality & Reliability (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Surgical Instruments (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

一种电子电路包括：驱动器，用于通过驱动并行接收的信号之中的第一信号来输出第一经驱动信号；选择器电路，用于选择并行接收的信号之中的第一信号和第二信号中的一个；以及补偿器电路，用于响应于选择器电路选择的第一信号或第二信号，生成用于补偿第一经驱动信号的第一补偿信号，其中，当选择器电路选择第一信号时，补偿器电路生成第一补偿信号以补偿第一经驱动信号的符号间干扰，并且其中，当选择器电路选择第二信号时，补偿器电路生成第一补偿信号，以补偿从驱动第二信号而得到的第二经驱动信号所引起的第一经驱动信号的串扰噪声。

Description

能够选择性地补偿串扰噪声和符号间干扰的电子电路
相关申请的交叉引用
本申请要求于2019年1月28日在韩国知识产权局递交的韩国专利申请No.10-2019-0010550的优先权，其全部公开内容通过引用合并于本文。
技术领域
本发明构思涉及电子电路，更具体地，涉及用于传输数据信号的电子电路的配置和操作。
背景技术
通常，电子设备根据电子设备中包括的各种电子电路的操作来执行独特的功能。电子设备和电子电路可以独立操作，或者可以在与另一电子设备或另一电子电路通信时操作。
随着在电子设备之间交换的数据量增加，使用能够高速发送和接收信号的电子电路(例如，通信电路)。电子设备通过通信信道连接，并且在电子设备之间发送和接收的信号通过通信信道传送。当使用多个通信信道时，可以通过多个通信信道并行发送和接收信号。因此，可以进一步提高通信性能。
但是，由于各种物理因素可能会发生噪声。例如，由于通信信道的物理特性，通过一个通信信道传送的信号可能失真而具有不期望的波形。另外，由于其他通信信道的影响，信号可能会失真。发生这种情况时，可能会降低高速传输的信号的质量，并可能导致通信错误。
发明内容
在本发明构思的示例性实施例中，一种电子电路包括：第一驱动器，用于通过驱动并行接收到的信号之中的第一信号来输出第一经驱动信号；第一选择器电路，用于选择并行接收到的信号之中的第一信号和第二信号中的一个；以及第一补偿器电路，用于响应于第一选择器电路选择的第一信号或第二信号，生成用于补偿第一经驱动信号的第一补偿信号，其中，当第一选择器电路选择第一信号时，第一补偿器电路生成第一补偿信号以补偿第一经驱动信号的符号间干扰，并且其中，当第一选择器电路选择第二信号时，第一补偿器电路生成第一补偿信号，以补偿从驱动第二信号而得到的第二经驱动信号引起的第一经驱动信号的串扰噪声。
在本发明构思的示例性实施例中，一种用于传输输出信号的电子电路包括：驱动器，用于接收第一信号并输出第一经驱动信号；以及补偿器电路，用于接收从第一信号和与第一信号并行接收到的第二信号中所选择的一个，并用于响应于第一信号，输出第一补偿信号以补偿第一经驱动信号的符号间干扰，或响应于第二信号，输出第二补偿信号以补偿第一经驱动信号的串扰噪声。
在本发明构思的示例性实施例中，一种电子电路包括：驱动器，用于驱动并行接收到的信号中的第一信号；选择器电路，用于选择并行接收到的信号之中的第一信号和第二信号中的一个；以及补偿器电路，用于响应于选择器电路选择的第一信号来补偿在第一经驱动信号中发生的第一噪声，或者用于响应于选择器电路选择的第二信号来补偿关于第二信号引起的第一经驱动信号的第二噪声。
在本发明构思的示例性实施例中，一种电子电路包括：驱动器，用于驱动第一信号并输出第一经驱动信号；选择器电路，用于选择第一信号和与第一信号并行接收到的第二信号中的一个；以及补偿器电路，用于根据选择器电路的选择，基于第一信号生成第一补偿信号以补偿第一经驱动信号的符号间干扰，或者基于第二信号生成第二补偿信号以补偿从驱动第二信号而得到的第二经驱动信号所引起的第一经驱动信号的串扰噪声，其中，当第一经驱动信号的符号间干扰或串扰噪声的影响改变时，第一补偿信号或第二补偿信号的波形改变。
在本发明构思的示例性实施例中，一种电子电路包括：驱动器，用于驱动第一信号并输出第一经驱动信号；选择器电路，各自用于选择第一信号和与第一信号并行接收到的第二信号中的一个；以及补偿器电路，分别与选择器电路连接，并且每一个补偿器电路用于根据选择器电路中连接到该补偿器电路的一个选择器电路的选择，基于第一信号生成第一补偿信号以补偿第一经驱动信号的符号间干扰，或基于第二信号生成第二补偿信号以补偿从驱动第二信号而得到的第二经驱动信号所引起的第一经驱动信号的串扰噪声。
在本发明构思的示例性实施例中，一种电子电路包括：驱动器，用于驱动第一信号并输出第一经驱动信号；选择器电路，用于接收第一信号和第二信号，并选择第一信号和第二信号中的一个；以及补偿器电路，用于响应于第一选择器电路选择的第一信号或第二信号，生成补偿信号以补偿第一经驱动信号，其中，当选择器电路选择第一信号时，补偿器电路生成补偿信号以补偿影响第一经驱动信号的第一失真，并且其中，当选择器电路选择第二信号时，补偿器电路生成补偿信号以补偿影响第一经驱动信号的第二失真。
附图说明
通过参考附图详细描述本发明构思的示例性实施例，本发明构思的上述和其他特征将变得显而易见。
图1是示出根据本发明构思的示例性实施例的包括电子电路的电子系统的配置的框图。
图2是示出图1的发送电路和接收电路之间的连接的框图。
图3是用于描述在图2的通信信道之间发生的串扰噪声的图。
图4和图5是用于描述在图3的通信信道之间发生的远端串扰噪声的曲线图。
图6是用于描述如何补偿图5的远端串扰噪声的曲线图。
图7是用于描述图2的通信信道的特性的图。
图8和图9是用于描述通过图3的通信信道传送的信号的符号间干扰的图。
图10是用于描述如何补偿图9的符号间干扰的曲线图。
图11是示出图1的电子系统中包括的电子电路的配置的框图。
图12是用于描述图11的电子电路的操作的流程图。
图13是示出与图11的电子电路相关联的配置的框图。
图14是用于描述如何对图11的电子电路处的远端串扰噪声或符号间干扰进行补偿的图。
图15、图16和图17是示出与图11的电子电路相关的配置的框图。
图18是用于描述图17的电子电路的操作的框图。
图19是示出与图11的电子电路相关联的配置的框图。
图20是用于描述图19的电子电路的操作的框图。
图21和图22是示出与图11的电子电路相关的配置的框图。
图23是示出包括图11的电子电路的存储器系统的配置的框图。
具体实施方式
图1是示出根据本发明构思的示例性实施例的包括电子电路的电子系统1000的配置的框图。
电子系统1000可以包括电子设备1100和1300。在本发明构思的示例性实施例中，电子设备1100和1300中的每一个可以是以下各种电子设备中的一个，诸如台式计算机、膝上型计算机、平板计算机、智能电话、可穿戴设备、视频游戏控制台、电动汽车、家用电器和医疗设备。
然而，本发明构思可以不限于此。在本发明构思的其他示例性实施例中，电子系统1000可以是单个电子设备。在这些实施例中，电子设备1100和1300中的每一个可以是包括在单个电子设备中的组件或知识产权(IP)，并且可以是电路、模块、芯片和/或封装级的实体。
电子设备1100和1300可以彼此通信，换句话说，电子设备1100和1300可以通过通信路径P1和P2交换数据信号。通信路径P1和P2可以包括用于并行传送数据信号的多个通信信道，这将参考图2进行描述。
电子设备1100可以包括功能电路1110、串行器/解串器SER/DES 1130、发送电路1150和接收电路1170。电子设备1300可以包括功能电路1310、SER/DES 1330、发送电路1350和接收电路1370。
功能电路1110和1310可以提供电子设备1100和1300的独特功能。例如，功能电路1110和1310可以构成各种组件或IP，诸如处理器(例如，中央处理单元(CPU)和应用处理器(AP))、存储器、图像传感器和显示器。功能电路1110和1310可以以各种方式处理信号以提供独特的功能。在这方面，功能电路1110和1310中的每一个可以被称为“处理电路”或“处理器”。
SER/DES 1130可以串行化根据功能电路1110的操作所生成的数据。发送电路1150可以输出与由SER/DES 1130串行化的数据相对应的信号。输出信号可以通过通信路径P1从电子设备1100发送到电子设备1300。
接收电路1370可以通过通信路径P1接收信号。SER/DES1330可以对接收电路1370接收的信号的数据进行解串行化。解串行化的数据可以对应于功能电路1110生成的数据。SER/DES 1330可以将解串行化的数据提供给功能电路1310。功能电路1310可以基于所提供的数据进行操作。
SER/DES1330可以串行化根据功能电路1310的操作所生成的数据。发送电路1350可以输出与SER/DES 1330串行化的数据相对应的信号。输出信号可以通过通信路径P2从电子设备1300发送到电子设备1100。
接收电路1170可以通过通信路径P2接收信号。SER/DES 1130可以对接收电路1170接收的信号的数据进行解串行化。解串行化的数据可以对应于功能电路1310生成的数据。SER/DES 1130可以将解串行化的数据提供给功能电路1110。功能电路1110可以基于所提供的数据进行操作。
通过使用上述技术，电子设备1100和1300可以通过通信路径P1和P2彼此交换数据信号。当电子设备1100和1300之间的通信速度增加时(例如，当发送电路1150和1350以及接收电路1170和1370以更高的频率或带宽操作时)，电子设备1100和1300可以在单位时间期间交换更大量的数据。换句话说，可以改善通信的性能。
另外，当通过多个通信信道并行传输数据信号时，可以在单位时间期间发送和接收更大量的数据。将参考图2描述实现它的配置。
图2是示出图1的发送电路1150和1350与接收电路1170和1370之间的连接的框图。
通信路径P1和P2可以包括用于并行传送数据信号的多个通信信道。例如，通信路径P1可以包括通信信道CH11至CH19，并且通信路径P2可以包括通信信道CH21至CH29。
通信信道CH11至CH19和CH21至CH29中的每一个可以包括用于传送信号的传导材料。例如，通信信道CH11至CH19和CH21至CH29中的每一个可以是印刷电路板(PCB)上的迹线图案、电缆的导线或连接器的金属引脚/焊盘。
发送电路1150的发送器Tx11至Tx19可以通过通信信道CH11至CH19连接到接收电路1370的接收器Rx11至Rx19。通信信道CH11至CH19可以在发送器Tx11至Tx19与接收器Rx11至Rx19之间并行地传送信号。例如，由发送器Tx11至Tx19驱动的信号可以通过通信信道CH11至CH19并行发送到接收器Rx11至Rx19。
发送电路1350的发送器Tx21至Tx29可以通过通信信道CH21至CH29连接到接收电路1170的接收器Rx21至Rx29。通信信道CH21至CH29可以在发送器Tx21至Tx29与接收器Rx21至Rx29之间并行地传送信号。例如，由发送器Tx21至Tx29驱动的信号可以通过通信信道CH21至CH29并行发送到接收器Rx21至Rx29。
通信信道CH11至CH19可以并行连接在发送电路1150和接收电路1370之间。另外，通信信道CH21至CH29可以并联连接在发送电路1350和接收电路1170之间。在这方面，通信信道CH1至CH19和CH21至CH29可以被称为“并行信道”。
与使用单个通信信道的情况相比，多个通信信道CH11至CH19和CH21至CH29可以允许传输更大量的数据。因此，通信信道CH11至CH19和CH21至CH29可以在快速传输大量数据的环境中使用。
发送器Tx11至Tx19可以并行地接收由SER/DES 1130串行化的数据，并且可以并行地输出信号。接收器Rx11至Rx19可以并行地接收信号，并且可以并行地将接收的信号提供给SER/DES 1330。发送器Tx21至Tx29可以并行地接收由SER/DES 1330串行化的数据，并且可以并行地输出信号。接收器Rx21至Rx29可以并行地接收信号，并且可以并行地将接收的信号提供给SER/DES 1130。
图3是用于描述在图2的通信信道CH11至CH19和CH21至CH29之间发生的串扰噪声的图。图4和图5是用于描述在图3的通信信道CH11和CH12之间发生的远端串扰噪声的曲线图。图6是用于描述如何补偿图5的远端串扰噪声的曲线图。
图3示出了通信信道CH11至CH19和CH21至CH29的两个通信信道CH11和CH12、以及通过通信信道CH11和CH12连接的发送器Tx11和Tx12以及接收器Rx11和Rx12。可以理解，以下描述可以应用于图2的剩余通信信道CH13至CH19和CH21至CH29。
参考图3，发送器Tx11可以将由发送器Tx11驱动的信号S1(t)传送到通信信道CH11。当信号S1(t)通过通信信道CH11发送到接收器Rx11时，可能发生时间延迟TD。接收器Rx11可以接收延迟与时间延迟TD一样多的信号S1(t-TD)。
发送器Tx12可以将由发送器Tx12驱动的信号S2(t)传送到通信信道CH12。当信号S2(t)通过通信信道CH12发送到接收器Rx12时，可能发生时间延迟TD。由于通信信道CH12的特性导致的时间延迟TD可以不同于由于通信信道CH12的特性导致的时间延迟TD。然而，为了便于描述，假设通信信道CH11的时间延迟TD与通信信道CH12的时间延迟TD相同。可以预期，接收器Rx12接收延迟与时间延迟TD一样多的信号S2(t-TD)。
例如，通信信道CH11和CH12可以在空间上彼此相邻或者可以在距离上彼此接近。在这种情况下，由于通信信道CH11和CH12之间的电容耦合和电感耦合，通过通信信道CH11传送信号S1(t)可能对通过通信信道CH12传送信号S2(t)有影响。另外，通过通信信道CH12传送信号S2(t)可能对通过通信信道CH11传送信号S1(t)产生影响。这些影响可能导致串扰噪声。
为了便于描述，将描述通过通信信道CH11传送信号S1(t)对通过通信信道CH12传送信号S2(t)的影响的情况。在该示例中，信号S1(t)可以是侵略者信号，并且信号S2(t)可以是受害者信号。
由于侵略者信号S1(t)，在通信信道CH12的发送端可能发生近端串扰，并且在通信信道CH12的接收端可能发生远端串扰。例如，远端串扰可以引起与信号S2(t-TD)相关联的串扰噪声FE(t-TD)。因此，接收器Rx12可以接收失真信号“S2(t-TD)+FE(t-TD)”，而不是信号S2(t-TD)。
从图4和图5可以理解串扰噪声FE(t-TD)的影响。参考图4，例如，信号S1(t)的电平可以在时间T0处从电平L11转变到电平L12。在经过时间延迟TD之后的时间T0+TD，接收器Rx11可以接收延迟信号S1(t-TD)。
由于远端串扰的影响，在时间T0+TD，串扰噪声FE(t-TD)可能发生在信道CH12上。由于在通过信道CH11发送信号S1(t)的同时持续影响信道CH12，因此串扰噪声FE(t-TD)可以包括脉冲。
由于与信道CH11的耦合，串扰噪声FE(t-TD)的脉冲的幅度可以与信号S1(t-TD)的斜率成比例。另外，串扰噪声FE(t-TD)的脉冲的符号可以与信号S1(t-TD)的斜率的符号相反。例如，串扰噪声FE(t-TD)的脉冲可以在时间T0+TD处具有电平-L13。
参考图5，例如，信号S2(t)的电平可以在时间T0从电平L11转变到电平L12。在经过时间延迟TD之后的时间T0+TD，可以预期接收器Rx12接收延迟信号S2(t-TD)。然而，由于串扰噪声FE(t-TD)，接收器Rx12可以在时间T0+TD接收失真信号“S2(t-TD)+FE(t-TD)”。失真信号“S2(t-TD)+FE(t-TD)”可能具有随着串扰噪声FE(t-TD)的脉冲而变化的非预期波形。换句话说，失真信号“S2(t-TD)+FE(t-TD)”的波形可以根据串扰噪声FE(t-TD)的脉冲而变化。
这样，在接收器Rx12接收失真信号“S2(t-TD)+FE(t-TD)”而不是信号S2(t-TD)的情况下，信号质量可能降低，并且在通信中可能发生错误。因此，本发明构思的实施例可以补偿串扰噪声FE(t-TD)，从而防止或最小化信号失真。在本发明构思的示例性实施例中，可以通过将具有与噪声分量的特性相反的特性的信号分量应用于预期信号来补偿串扰噪声FE(t-TD)，以完全或部分地抵消信号失真。
参考图6，本发明构思的实施例可以使用补偿信号-FE(t)来补偿信号S2(t)。补偿信号-FE(t)可以具有用于防止信号S2(t-TD)的波形由于串扰噪声FE(t-TD)而失真的波形。为此，可以生成补偿信号-FE(t)，使得补偿信号-FE(t)的特性与串扰噪声FE(t-TD)的特性相反。
例如，补偿信号-FE(t)可以包括具有与串扰噪声FE(t-TD)的脉冲的特性相反的特性的脉冲。补偿信号-FE(t)的脉冲的幅度可以与串扰噪声FE(t-TD)的脉冲的幅度基本相同。另外，补偿信号-FE(t)的脉冲的符号可以与串扰噪声FE(t-TD)的脉冲的符号相反。例如，可以生成补偿信号-FE(t)的脉冲以在时间T0具有电平-L13。另外，可以在时间T0生成补偿信号-FE(t)的脉冲以具有各种其他电平，例如-L12、-L11.5或-L11。
例如，补偿信号-FE(t)的脉冲的幅度可以与信号S1(t-TD)的斜率成比例。另外，补偿信号-FE(t)的脉冲的符号可以与信号S1(t-TD)的斜率的符号相同。在这方面，在本发明构思的一些实施例中，可以生成补偿信号-FE(t)以包括与通过在时间T0对信号S1(t)的波形进行微分所获得的波形相对应的脉冲。
当在时间T0将补偿信号-FE(t)施加到信号S2(t)时，可以生成补偿后信号“S2(t)+(-FE(t))”。补偿信号-FE(t)的脉冲对信号S2(t)的波形进行补偿的方向可以与信号S2(t-TD)的波形由于串扰噪声FE(t)而失真的方向相反。当在补偿后信号“S2(t)+(-FE(t))”通过通信信道CH12传送时补偿后信号“S2(t)+(-FE(t))”具有串扰噪声FE(t-TD)的影响时，接收器Rx12可以在时间T0+TD接收信号“S2(t-TD)+(-FE(t-TD))+FE(t-TD)”。
信号“S2(t-TD)+(-FE(t-TD))+FE(t-TD)”的波形可以与预期信号S2(t-TD)的波形基本相同或几乎相似。这样，补偿信号-FE(t)可以补偿与信号S2(t-TD)相关联的串扰噪声FE(t-TD)。因此，可以提高信号质量，并且可以防止通信中的错误。
图7是用于描述图2的通信信道CH11至CH19和CH21至CH29的特性的曲线图。图8和图9是用于描述通过图3的通信信道CH12传送的信号S2(t)的符号间干扰的图。图10是用于描述如何补偿图9的符号间干扰的图。
将关于图3中所示的信号S2(t)和通信信道CH12来描述图7至图10。然而，提供描述是为了便于理解。因此，可以理解，以下描述可以应用于图2的剩余通信信道CH11、CH13至CH19和CH21至CH29。
参考图7，发送器Tx12可以将信号S2(t)传送到通信信道CH12。例如，信号S2(t)的电平可以在时间T0从电平L11转变到电平L12。在时间延迟TD经过之后的时间T0+TD，可以期望接收器Rx12接收延迟信号S2(t-TD)。
然而，由于诸如皮肤效应和介电损耗的各种因素，通信信道CH12可以具有低通频率响应特性。由于通信信道CH12的这种物理特性，接收器Rx12可以在时间T0+TD接收失真信号S2′(t-TD)。失真信号S2′(t-TD)的高频分量的强度可以弱于预期信号S2(t-TD)的高频分量的强度。
从图8和图9可以理解通信信道CH12的低通频率响应特性。参考图8，例如，可以生成信号S2(t)以顺序地具有与逻辑“0”、逻辑“1”和逻辑“0”对应的信号电平。当图8的信号S2(t)通过通信信道CH12从发送器Tx12传送到接收器Rx12时，信号S2(t)可能由于通信信道CH12的特性而失真。因此，接收器Rx12接收的信号S2′(t-TD)的波形可以与信号S2(t-TD)的波形不同。
参考图9，例如，可以生成信号S2(t)以顺序地具有与逻辑“0”、逻辑“1”、逻辑“1”和逻辑“0”对应的信号电平。当图9的信号S2(t)通过通信信道CH12从发送器Tx12传送到接收器Rx12时，由于通信信道CH12的特性，对应于逻辑“1”的符号可以与波形S2A和S2B一起发送。
波形S2A和S2B可能在时域上相互影响(例如，符号间干扰)，并且信号S2(t)可能失真。因此，接收器Rx12接收的信号S2′(t-TD)的波形可以与信号S2(t-TD)的波形不同。这样，当信号S2(t)通过通信信道CH12传送时，信号S2(t)的波形可能失真而与预期波形不同。
这可能使通过通信信道CH12传送的信号的高频分量变弱，因此，可以限制通信信道CH12的带宽。特别地，随着用于发送信号的速度增加，信号可能变得更加失真，并且这种信号的质量可能降低。在一些情况下，在电子设备1100和1300之间会交换不正确的数据，并且在通信中会发生错误。因此，本发明构思的示例性实施例可以补偿符号间干扰，从而防止或最小化信号失真。
参考图10，本发明构思的实施例可以使用补偿信号PM(t)来补偿信号S2(t)。补偿信号PM(t)可以具有用于防止信号S2(t-TD)的波形由于符号间干扰而失真的波形。为此，可以生成补偿信号PM(t)，使得补偿信号PM(t)的特性与信道CH12的低通频率响应特性相反。例如，补偿信号PM(t)可以包括用于预加重信号S2(t)的脉冲。
术语“预加重”可以意味着：在发送器Tx12将信号S2(t)传送到通信信道CH12之前，预先将与通信信道CH12的特性相反的效果施加于信号S2(t)。在这种情况下，当信号S2(t)通过通信信道CH12传送时，信号S2(t)的波形变为预期波形(或类似于预期波形的波形)。
例如，补偿信号PM(t)的脉冲的大小可以与信号S2(t-TD)的斜率成比例。另外，补偿信号PM(t)的脉冲的符号可以与信号S2(t)的斜率的符号相同。例如，可以生成补偿信号PM(t)的脉冲以在时间T0具有电平L14。在这方面，在本发明构思的一些实施例中，可以生成补偿信号PM(t)以包括与通过在时间T0对信号S2(t)的波形进行微分所获得的波形相对应的脉冲。
当在时间T0将补偿信号PM(t)施加到信号S2(t)时，可以生成补偿信号“S2(t)+PM(t)”。如图7所示，信号S2′(t-TD)可能失真，使得在时间T0+TD，信号S2′(t-TD)的电平低于预期信号S2(t-TD)的电平。因此，可以生成补偿信号PM(t)以使信号S2(t)预失真，使得在时间T0，补偿信号“S2(t)+PM(t)”的电平高于预期信号S2(t)的电平。
换句话说，补偿信号PM(t)的脉冲补偿信号S2(t)的波形的方向可以与信号S2(t-TD)的波形由于符号间干扰而失真的方向相反。当在补偿信号“S2(t)+PM(t)”通过通信信道CH12传送时补偿信号“S2(t)+PM(t)”具有符号间干扰的影响时，接收器Rx12可以在时间T0+TD接收信号“S2′(t-TD)+PM′(t-TD)”。
信号“S2(t-TD)+PM(t-TD)”的波形可以与预期信号S2(t-TD)的波形基本相同或几乎相似。这样，补偿信号PM(t)可以补偿与信号S2(t-TD)相关联的符号间干扰。因此，可以提高信号质量，并且可以防止通信中的错误。
尽管参考图3至图10描述了远端串扰噪声和符号间干扰的减少，但是本发明构思不限于此。例如，通过通信信道CH11至CH19和CH21至CH29传送的信号可能受到各种类型噪声的影响。
例如，对信号具有影响的噪声可以包括在信号内发生的噪声(例如，类似于符号间干扰)。参考图7至图10描述的示例可以类似地应用于补偿信号内发生的噪声。
例如，对信号具有影响的噪声可以包括关于任何其他信号引起的噪声(例如，类似于串扰噪声)。参考图3至图6描述的示例可以类似地应用于补偿由于任何其他信号的影响而发生的噪声。
为了便于描述，将描述本发明构思的以下实施例为补偿远端串扰噪声和符号间干扰。然而，应该理解，可以对以下实施例进行各种改变或修改以补偿不同类型的噪声。
图11是示出图1的电子系统1000中包括的电子电路2000的配置的框图。
参考图11，在本发明构思的示例性实施例中，电子电路2000可以包括主驱动器2100、选择器电路2300和补偿器电路2400。电子电路2000可以包括在图1的发送电路1150或1350中。
当发送电路1150包括电子电路2000时，可以为每个发送器和为每个通信信道提供一个电子电路2000。在本发明构思的示例性实施例中，电子电路2000的组件可以包括在图2的发送器Tx11至Tx19中的每一个中。备选地，主驱动器2100可以包括在发送器Tx11至Tx19中的每一个中。另外，选择器电路2300和补偿器电路2400可以设置在发送器Tx11至Tx19的外部，以对应于发送器Tx11至Tx19中的每一个。
为了便于描述，将描述发送电路1150包括电子电路2000的情况。应当理解，这些描述可以类似地应用于发送电路1350包括电子电路2000的情况。
主驱动器2100可以从SER/DES 1130接收并行接收的信号中的信号IN1。主驱动器2100可以驱动信号IN1，并且可以输出经驱动的信号IN1。
选择器电路2300可以接收信号IN1和IN2。信号IN2可以是与信号IN1并行接收的，并且可以是从SER/DES 1130并行接收的信号中的一个。选择器电路2300可以选择信号IN1和IN2中的一个。例如，选择器电路2300可以响应于控制信号CTL来选择信号IN1或信号IN2。
选择器电路2300可以输出从信号IN1和IN2中选择的一个信号。例如，选择器电路2300可以基于控制信号CTL来输出信号IN1或信号IN2。将参考图14至图16描述控制信号CTL。
补偿器电路2400可以接收由选择器电路2300选择的一个信号。当选择器电路2300响应于控制信号CTL来选择信号IN1时，补偿器电路2400可以接收信号IN1。当选择器电路2300响应于控制信号CTL来选择信号IN2时，补偿器电路2400可以接收信号IN2。
补偿器电路2400可以基于由选择器电路2300选择的一个信号来输出补偿信号CSG。可以基于信号IN1或信号IN2生成补偿信号CSG，以补偿经驱动的信号IN1。补偿信号CSG可以具有用于补偿与经驱动的信号IN1相关联的噪声的波形。例如，补偿信号CSG可以对应于参照图6描述的补偿信号-FE(t)或参照图10描述的补偿信号PM(t)。
如参照图3至图10所述，补偿信号CSG可以具有基于信号IN1或信号IN2的波形所获得的波形。因此，补偿器电路2400可以是被配置为处理信号IN1或信号IN2以提供补偿信号CSG的适当波形的硬件电路。
当补偿信号CSG被施加到经驱动的信号IN1时，可以基于补偿信号CSG补偿经驱动的信号IN1。输出信号OUT可以对应于基于补偿信号CSG补偿的经驱动的信号IN1。例如，输出信号OUT可以对应于参考图6描述的补偿后信号“S2(t-TD)+(-FE(t-TD))+FE(t-TD)”或参考图10描述的补偿后信号“S2′(t-TD)+PM′(t-TD)”。电子电路2000可以输出输出信号OUT，并且可以通过通信信道将输出信号OUT发送到接收器。
如参照图3至图6所述，当经驱动的信号IN1通过通信信道传送时，由于从驱动信号IN2而得到的信号，在经驱动的信号IN1中可能发生串扰噪声。在这种情况下，信号IN1可以是受害者信号，并且信号IN2可以是侵略者信号。
图12是用于描述图11的电子电路2000的操作的流程图。
例如，电子电路2000可以接收受害者信号IN1和侵略者信号IN2(S110)。选择器电路2300可以从受害者信号IN1和侵略者信号IN2之中将基于控制信号CTL选择的一个信号提供给补偿器电路2400(S120)。
当选择器电路2300选择侵略者信号IN2时，补偿器电路2400可以基于侵略者信号IN2来补偿关于侵略者信号IN2引起的受害者信号IN1的噪声(例如，远端串扰噪声)(S130)。例如，当选择器电路2300选择侵略者信号IN2时，补偿器电路2400可以基于侵略者信号IN2输出补偿信号CSG。
例如，基于侵略者信号IN2生成的补偿信号CSG可以对应于参照图6描述的补偿信号-FE(t)。可以基于与补偿信号-FE(t)对应的补偿信号CSG，针对受害者信号IN1来补偿从侵略者信号IN2驱动的信号引起的串扰噪声。
当选择器电路2300选择受害者信号IN1时，补偿器电路2400可以基于受害者信号IN1来补偿在受害者信号IN1中发生的噪声(例如，符号间干扰)(S140)。例如，当选择器电路2300选择受害者信号IN1时，补偿器电路2400可以基于受害者信号IN1输出补偿信号CSG。
例如，基于受害者信号IN1生成的补偿信号CSG可以对应于参照图10描述的补偿信号PM(t)。可以基于与补偿信号PM(t)对应的补偿信号CSG，针对受害者信号IN1来补偿符号间干扰。
电子电路2000可以输出输出信号OUT(S150)。输出信号OUT可以是基于经驱动的信号IN1和补偿信号CSG来生成的。例如，可以通过基于补偿信号CSG补偿经驱动的信号IN1来生成输出信号OUT。例如，电子电路2000可以输出基于补偿信号-FE(t)或补偿信号PM(t)进行补偿的经驱动的信号IN1，作为输出信号OUT。由于噪声(例如，串扰噪声或符号间干扰)引起的信号IN1的失真可以基于输出信号OUT而减小。
返回图11，为了执行上述操作，主驱动器2100和补偿器电路2400可以并联连接在用于接收信号IN1的端子和用于输出输出信号OUT的端子之间。在该配置中，补偿器电路2400可以根据由选择器电路2300进行的选择来选择性地补偿不同类型的噪声(例如，串扰噪声和符号间干扰)。
换句话说，可以共享补偿器电路2400以补偿不同类型的噪声。因此，与提供各单独的补偿器电路的情况相比，可以减小电路面积。
具有相同特性的补偿信号可用于补偿某些类型的噪声。例如，具有与信号S1(t)的斜率成比例的脉冲幅度的补偿信号-FE(t)可用于补偿图4的串扰噪声。另外，具有与信号S2(t)的斜率成比例的脉冲幅度的补偿信号PM(t)可以用于补偿图9的符号间干扰。在该示例中，补偿信号-FE(t)的脉冲补偿信号S2(t)的波形的方向可以与补偿信号PM(t)的脉冲补偿信号S2(t)的波形的方向相同。
这样，可以共享补偿器电路2400以生成相同特性的补偿信号。例如，关于图3至图10的示例，补偿器电路2400可以生成补偿信号CSG，该补偿信号CSG的幅度与输入到补偿器电路2400的信号的斜率成比例。然而，输入到补偿器电路2400的信号可以根据补偿信号CSG所补偿的噪声的类型而改变，并且可以取决于选择器电路2300的选择。
图13是示出与图11的电子电路2000相关联的配置的框图。
在本发明构思的示例性实施例中，图11的电子电路2000可以用图13的电子电路2000a实现。电子电路2000a可以包括电压模式主驱动器2100a、多路复用器2300a和微分器电路2400a。
电压模式主驱动器2100a可以对应于主驱动器2100。电压模式主驱动器2100a可以包括驱动器DV1和电阻组件R1。电压模式主驱动器2100a可以接收信号IN1，并且可以使用驱动器DV1来通过电阻组件R1驱动信号IN1。然而，本发明构思不限于此。例如，主驱动器2100的配置可以被不同地改变或修改为电流模式驱动器或任何其他实现方式。
多路复用器2300a可以对应于选择器电路2300。多路复用器2300a可以接收信号IN1和IN2，并且可以响应于控制信号CTL选择性地输出信号IN1或信号IN2。然而，本发明构思不限于此。例如，选择器电路2300的配置可以被不同地改变或修改为开关电路、门电路或可选择信号IN1和IN2中的一个的任何其他实现方式。
微分器电路2400a可以对应于补偿器电路2400。微分器电路2400a可以处理由选择器电路2300选择的信号以生成补偿信号CSG。例如，关于图6的示例，在多路复用器2300a输出信号IN2的情况下，微分器电路2400a可以处理信号IN2，使得补偿信号-FE(t)具有对信号IN2的波形进行微分所获得的波形。
例如，关于图10的示例，在多路复用器2300a输出信号IN1的情况下，微分器电路2400a可以处理信号IN1，使得补偿信号PM(t)具有对信号IN1的波形进行微分所获得的波形。这样，可以共享微分器电路2400a以处理信号IN1和信号IN2。
例如，微分器电路2400a可以是包括反相器INV1和电容元件C1在内的帽峰值型驱动器。例如，电容元件C1的电容可以是固定的或可变的。
当电容元件C1的电容可变时，由微分器电路2400a生成的补偿信号CSG的波形可以是可调节的。在这种情况下，微分器电路2400a补偿噪声(例如，串扰噪声或符号间干扰)的程度可以是可变的。例如，当噪声对信号IN1的影响改变(例如，增大或减小)时，可以调节电容元件C1的可变电容，使得微分电路2400a补偿噪声的程度改变(例如，增加或减少)。
然而，图13的微分器电路2400a仅是各种可能实施例中的一个，并不旨在限制本发明构思。在本发明构思的示例性实施例中，微分器电路2400a可以包括被分段的电路，将参考图17至图20对其进行描述。备选地，微分器电路2400a可以不同地改变或修改为与帽峰值型驱动器不同的任何其他实现方式。在本发明构思的示例性实施例中，补偿器电路2400可以被不同地改变或修改为与微分器电路2400a不同的任何其他实现方式，以生成适当的补偿信号CSG。
图14是用于描述如何对图11的电子电路2000处的远端串扰噪声或符号间干扰进行补偿的图。
例如，在通信环境CTN中，随着信号频率降低，由于符号间干扰引起的信号失真或损耗可能变得严重。相反，随着信号频率增加，串扰噪声可能变得严重。
在该通信环境CTN中，当信号频率低于频率F0时，符号间干扰(图14中的ISI)可能比串扰噪声更占优势。相反，当信号频率高于频率F0时，串扰噪声可能比符号间干扰更占优势。
例如，当通过通信信道以低于频率F0的频率F1传送信号时，符号间干扰的影响可能大于串扰噪声的影响。在这种情况下，补偿符号间干扰可能更有利。当提供控制信号CTL使得选择器电路2300选择信号IN1时，补偿器电路2400可以接收信号IN1。补偿器电路2400可以基于信号IN1生成用于补偿符号间干扰的补偿信号CSG。
相反，当通过通信信道以高于频率F0的频率F2传送信号时，串扰噪声的影响可能大于符号间干扰的影响。在这种情况下，补偿串扰噪声可能更有利。当提供控制信号CTL使得选择器电路2300选择信号IN2时，补偿器电路2400可以接收信号IN2。补偿器电路2400可以基于信号IN2生成用于补偿串扰噪声的补偿信号CSG。
可以基于通信环境CTN提供控制信号CTL，例如，可以基于符号间干扰的影响和串扰噪声的影响来提供控制信号CTL。然而，图14的通信环境CTN仅是一个示例，因此，不旨在限制本发明构思。取决于诸如电路设计和实际操作环境的各种因素，符号间干扰的影响和串扰噪声的影响可以改变为与图14所示的不同。
图15是示出与图11的电子电路2000相关联的配置的框图。
在本发明构思的示例性实施例中，图11的电子电路2000可以包括图15的电子电路2000b。电子电路2000b可以包括主驱动器2100、选择器电路2300、补偿器电路2400和寄存器2600。
例如，在装运包括电子电路2000b的电子系统1000之前，可以测试电子系统1000以确定其是否正常操作。此外在测试期间，可以确定信号是否通过通信信道CH11至CH19和CH21至CH29正常传输。在测试中，可以针对每个通信信道来测量符号间干扰的影响和串扰噪声的影响。
基于测量结果，可以将与控制信号CTL对应的值存储在寄存器2600中。可以基于符号间干扰是否占优势或者串扰噪声是否占优势来确定与控制信号CTL对应的值。选择器电路2300可以基于具有从测试获得的值的控制信号CTL来选择信号IN1和IN2中的一个。
图16是示出与图11的电子电路2000相关联的配置的框图。
在本发明构思的示例性实施例中，图11的电子电路2000可以包括图16的电子电路2000c。电子电路2000c可以包括主驱动器2100、选择器电路2300、补偿器电路2400、模式控制器2700和存储器2800。
例如，当包括电子电路2000c的电子系统1000工作时，模式控制器2700可以监视信号流以测量符号间干扰和串扰噪声的影响。在一些情况下，接收信号的接收侧设备可以提供与信号的噪声相关联的信息，并且模式控制器2700可以获得从接收侧设备提供的信息。
存储器2800可以存储关于通信环境CTN的信息。例如，可以在电子系统1000的测试或实际操作期间收集关于通信环境CTN的信息。
模式控制器2700可以基于存储在存储器2800中的通信环境CTN的信息、所监视的信号流以及从接收侧设备提供的信息，将控制信号CTL提供给选择器电路2300。可以基于符号间干扰在当前通信环境中是否占优势或者串扰噪声在当前通信环境中是否占优势来生成控制信号CTL。选择器电路2300可以基于补偿符号间干扰是否更好或者补偿串扰噪声是否更好来选择信号IN1和IN2中的一个。
图17是示出与图11的电子电路2000相关联的配置的框图。图18是用于描述图17的电子电路2000d的操作的框图。
在本发明构思的示例性实施例中，图11的电子电路2000可以包括图17的电子电路2000d。参考图17，电子电路2000d可以包括主驱动器2100、选择器电路2300和补偿器电路2400d。参考图18，补偿器电路2400d可以包括“K”个分段的补偿器电路2401d至2409d。
参考图17和图18，补偿器电路2401d至2409d可以根据选择器电路2300的选择来接收信号IN1或信号IN2。每个补偿器电路2401d至2409d的配置和操作可以与补偿器电路2400的配置和操作基本相同。
例如，补偿器电路2401d至2409d中的每一个可以基于信号IN1生成用于补偿符号间干扰的补偿信号，或者可以基于信号IN2生成用于补偿串扰噪声的补偿信号。补偿器电路2400d可以基于由补偿器电路2401d至2409d生成的补偿信号来输出最终补偿信号CSG。
可以基于控制信号COEF[1∶K]来控制补偿器电路2401d至2409d。例如，控制信号COEF[1∶K]可以包括“K”个控制值，并且控制值可以分别控制补偿器电路2401d至2409d的操作。
基于控制信号COEF[1∶K]，可以控制补偿器电路2401d至2409d操作或不操作。进行操作的补偿器电路(例如，图18的补偿器电路2401d和2402d)可以基于信号IN1或信号IN2来输出补偿信号。最终补偿信号CSG可以从进行操作的补偿器电路输出。
相反，不操作的补偿器电路(例如，图18的补偿器电路2403d和2409d)可以不输出补偿信号。例如，当基于控制值关断包括在补偿器电路中的元件(例如，开关或晶体管)时或者当基于控制值断开来自补偿器电路的信号输出路径时，可以认为补偿器电路没有操作。
可以基于控制信号COEF[1∶K]独立地控制补偿器电路2401d至2409d中的每一个进行操作或不进行操作，而不管任何其他补偿器电路是否操作。例如，补偿器电路2401d可以被控制为响应于控制信号COEF[1∶K]之中具有“1”的控制值而操作，与补偿器电路2403d不操作的情况无关。补偿器电路2403d可以被控制为基于控制信号COEF[1∶K]之中具有“0”的控制值而不操作，与补偿器电路2401d操作的情况无关。
例如，可以基于噪声(例如，串扰噪声或符号间干扰)的影响是大还是小，将控制信号COEF[1∶K]提供给补偿器电路。与参考图15和图16描述的控制信号CTL类似，可以基于测试结果或监视结果来确定或改变控制信号COEF[1∶K]。
当噪声影响改变时，补偿器电路2401d至2409d中操作来生成补偿信号CSG的补偿器电路的数量可以改变。例如，当噪声影响大时，进行操作的补偿器电路的数量可以增加，并且当噪声影响小时，进行操作的补偿器电路的数量可以减少。
随着当噪声影响改变时进行操作的补偿器电路的数量改变，补偿信号CSG的波形可以改变。例如，当进行操作的补偿器电路的数量增加时，补偿信号CSG的波形可以改变，使得基于补偿信号CSG来补偿信号IN1的程度增大。相反，当进行操作的补偿器电路的数量减少时，补偿信号CSG的波形可以改变，使得基于补偿信号CSG来补偿信号IN1的程度减小。
这样，根据通信环境，补偿信号CSG的波形可以基于控制信号COEF[1∶K]而改变。随着补偿信号CSG的波形改变，对噪声的补偿程度可以改变。因此，电子电路2000d可以主动应对通信环境的变化。
图19是示出与图11的电子电路2000相关联的配置的框图。图20是用于描述图19的电子电路2000e的操作的框图。
在本发明构思的示例性实施例中，图11的电子电路2000可以包括图19的电子电路2000e。参考图19，电子电路2000e可以包括主驱动器2100、选择器电路2300e和补偿器电路2400e。参考图20，选择器电路2300e可以包括“K”个选择器电路2301e至2309e，并且补偿器电路2400e可以包括“K”个补偿器电路2401e至2409e。
参考图19和图20，可以基于控制信号CTL[1∶K]来控制选择器电路2301e至2309e。例如，控制信号CTL[1∶K]可以包括“K”个控制值，并且控制值可以分别提供给选择器电路2301e至2309e。
选择器电路2301e至2309e中的每一个可以响应于控制信号CTL[1∶K]的控制值来选择信号IN1或信号IN2，并且可以将所选择的信号提供给补偿器电路2401e至2409e。每个选择器电路2301e至2309e的配置和操作可以与图11的选择器电路2300的配置和操作基本相同。
选择器电路2301e至2309e中的每一个可以独立地选择信号IN1或信号IN2，而不管任何其他选择器电路选择信号IN1还是信号IN2。例如，选择器电路2301e可以基于控制信号CTL[1∶K]的控制值来选择信号IN1，与选择器电路2304e选择信号IN2无关。选择器电路2303e可以基于控制信号CTL[1∶K]的控制值来选择信号IN2，与选择器电路2302e选择信号IN1无关。
补偿器电路2401e至2409e可以分别与选择器电路2301e至2309e连接。补偿器电路2401e至2409e中的每一个可以取决于与其连接的选择器电路的操作，基于信号IN1或信号IN2生成补偿信号。
补偿器电路2401e至2409e的操作可以类似于图18的补偿器电路2401d至2409d的操作。可以基于控制信号COEF[1∶K]独立地控制每个补偿器电路2401e至2409e进行操作或不进行操作，而不管任何其他补偿器电路是否操作。例如，当补偿器电路2401e至2405e操作时，补偿器电路2406e至2409e可以不操作。例如，补偿器电路2401e至2405e可以响应于值为“1”的控制信号COEF[1∶K]而操作，并且补偿器电路2406e至2409e可以响应于值为“0”的控制信号COEF[1∶K]而不操作。
另外，进行操作的补偿器电路可以生成补偿信号，并且最终补偿信号CSG可以从进行操作的补偿器电路输出。控制信号COEF[1∶K]和最终补偿信号CSG可以关于噪声的影响而改变。
由于连接单独的各选择器电路2301e至2309e时，补偿器电路2401e至2409e可以接收不同的信号。在这种情况下，补偿器电路2401e至2409e可以独立地生成补偿信号，而不管任何其他补偿器电路是生成用于补偿符号间干扰的补偿信号还是生成用于补偿串扰噪声的补偿信号。
例如，当连接到补偿器电路2401e的选择器电路2301e选择信号IN1时，补偿器电路2401e可以基于信号IN1生成补偿信号以补偿符号间干扰。相反，当连接到补偿器电路2405e的选择器电路2305e选择信号IN2时，补偿器电路2405e可以基于信号IN2生成补偿信号以补偿串扰噪声。
这样，例如，补偿器电路2401e至2402e中的每一个可以基于信号IN1生成补偿信号以补偿符号间干扰，并且补偿器电路2403e至2405e中的每一个可以同时基于信号IN2生成补偿信号以补偿串扰噪声。在这种情况下，可以同时补偿符号间干扰和串扰噪声。
基于补偿信号CSG补偿符号间干扰的程度可以随着接收信号IN1的补偿器电路的数量而变化。基于补偿信号CSG补偿串扰噪声的程度可以随着接收信号IN2的补偿器电路的数量而变化。取决于由选择器电路2301e至2309e选择的信号，补偿符号间干扰的程度可以与补偿串扰噪声的程度相同或不同。
可以基于控制信号CTL[1∶K]确定由选择器电路2301e至2309e选择的信号。因此，基于控制信号CTL[1∶K]，补偿符号间干扰的程度和补偿串扰噪声的程度可以改变。与参考图15和图16描述的控制信号CTL类似，可以基于测试结果或监视结果来确定或改变控制信号CTL[1∶K]。
在一些情况下，补偿器电路2401e至2409e可以接收相同的信号，并且可以输出补偿信号以补偿相同的噪声。在这种情况下，补偿器电路2401e至2409e的操作可以类似于图17和图18的补偿器电路2401d至2409d的操作。
图21是示出与图11的电子电路2000相关联的配置的框图。
在本发明构思的示例性实施例中，图11的电子电路2000可以包括图21的电子电路2000f。电子电路2000f可以包括主驱动器2100和2100f、选择器电路2300和2300f、以及补偿器电路2400和2400f。
图3至图20的实施例描述了信号IN1具有关于信号IN2而引起的串扰噪声的影响。信号IN2可能受到关于信号IN1而引起的串扰噪声的影响。电子电路2000f可以补偿信号IN1和信号IN2之间的相互串扰噪声。
选择器电路2300可以响应于控制信号CTL11来选择信号IN1或信号IN2，并且补偿器电路2400可以基于由选择器电路2300选择的信号来生成补偿信号CSG11。可以通过将补偿信号CSG11施加到由主驱动器2100驱动的信号IN1来生成输出信号OUT1。输出信号OUT1可以对应于期望通过信号IN1传送的数据。
主驱动器2100f可以驱动信号IN2以输出经驱动的信号IN2。选择器电路2300f可以响应于控制信号CTL12来选择信号IN1或信号IN2。无论选择器电路2300选择信号IN1还是信号IN2，选择器电路2300f都可以独立于选择器电路2300来选择信号IN1或信号IN2。控制信号CTL12和选择器电路2300f的选择可以基于与信号IN2相关联的噪声的类型和影响。
补偿器电路2400f可以基于由选择器电路2300f选择的信号来生成用于补偿经驱动的信号IN2的补偿信号CSG12。在选择器电路2300f选择信号IN1的情况下，补偿器电路2400f可以基于信号IN1来生成补偿信号CSG12，以补偿由经驱动的信号IN1引起的经驱动的信号IN2的串扰噪声。
在选择器电路2300f选择信号IN2的情况下，补偿器电路2400f可以基于信号IN2来生成补偿信号CSG12以补偿经驱动的信号IN2的符号间干扰。可以通过将补偿信号CSG12施加到经驱动的信号IN2来生成输出信号OUT2。输出信号OUT2可以对应于期望通过信号IN2传送的数据。
图22是示出与图11的电子电路2000相关联的配置的框图。
在本发明构思的示例性实施例中，图11的电子电路2000可以包括图22的电子电路2000g。电子电路2000g可以包括主驱动器2100、选择器电路2300、2302g和2303g、以及补偿器电路2400、2402g和2403g。
图3至图21的实施例描述了信号IN1仅具有关于信号IN2而引起的串扰噪声的影响。在实际操作中，信号IN1的串扰噪声可以是关于多个信号(例如，信号IN2、IN3和IN4)而引起的。
可以从SER/DES并行接收信号IN2、IN3和IN4。例如，信号IN1、IN2、IN3和IN4可以对应于要通过通信信道传送的信号，所述通信信道在空间中彼此相邻或者在距离上彼此接近。电子电路2000g可以补偿由信号IN2、IN3和IN4引起的信号IN1的串扰噪声。在这方面，信号IN1可以是受害者信号，并且信号IN2、IN3和IN4可以是侵略者信号。
选择器电路2300可以响应于控制信号CTL21来选择信号IN1或信号IN2。补偿器电路2400可以基于由选择器电路2300选择的信号来生成补偿信号CSG21。
选择器电路2302g可以响应于控制信号CTL22来选择信号IN1或信号IN3。补偿器电路2402g可以基于由选择器电路2302g选择的信号来生成用于补偿驱动的信号IN1的补偿信号CSG22。
当选择器电路2302g选择信号IN1时，补偿器电路2402g可以基于信号IN1来生成补偿信号CSG22以补偿经驱动的信号IN1的符号间干扰。当选择器电路2302g选择信号IN3时，补偿器电路2402g可以基于信号IN3生成补偿信号CSG22，以补偿从信号IN3驱动的信号引起的经驱动的信号IN1的串扰噪声。
选择器电路2303g可以响应于控制信号CTL23来选择信号IN1或信号IN4。补偿器电路2403g可以基于由选择器电路2303g选择的信号来生成补偿信号CSG23，以补偿经驱动的信号IN1的符号间干扰或信号IN4的串扰噪声。
无论选择器电路2300选择信号IN1还是信号IN2，选择器电路2302g都可以独立于选择器电路2300来选择信号IN1或信号IN3。无论选择器电路2300和2302g选择信号IN1还是信号IN2或IN3，选择器电路2303g都可独立于选择器电路2300和2302g来选择信号IN1或信号IN4。
从图21和图22可以理解，可以在通信信道CH11至CH19和CH21至CH29之间提供用于选择性地补偿噪声的电子电路2000。另外，参考图11至图22描述的实施例彼此独立地描述，但是应该理解，两个或更多个实施例可以组合。
图23是示出包括图11的电子电路2000的存储器系统3000的配置的框图。
存储器系统3000可以包括存储器设备(例如，动态随机存取存储器(DRAM)设备3100)和存储器控制器(例如，控制器3300)。DRAM设备3100可以存储数据或者可以输出存储的数据。控制器3300可以控制DRAM设备3100，使得DRAM设备3100存储或输出数据。
存储器系统3000可以包括物理层(PHY)3500。PHY 3500可以包括用于在DRAM设备3100和控制器3300之间传送数据信号的物理电路。物理电路可以包括数字电路3510和模拟电路3530。
由数字电路3510处理的数据可以被提供给每个模拟电路3530的SER。由每个模拟电路3530的DES所处理的数据可以提供给数字电路3510。
在每个模拟电路3530中，SER可以串行化数据并且可以将串行化的数据提供给发送器Tx，并且发送器Tx可以将与串行化的数据相对应的信号发送到DRAM设备3100。接收器Rx可以将从DRAM设备3100接收的信号提供给DES，并且DES可以对接收信号的数据进行解串行化。
可以在模拟电路3530和DRAM设备3100之间传输DQ信号DQ[1]至DQ[N]。关于将DQ信号DQ[1]至DQ[N]发送到DRAM设备3100，每个模拟电路3530可以使用电子电路2000来选择性地补偿不同类型的噪声(例如，串扰噪声和符号间干扰)。
例如，当存储器系统3000包括在包括图形处理单元(GPU)的处理器设备中时，DQ信号DQ[1]至DQ[N]可以以图形双倍数据速率(GDDR)技术并行传输。然而，本发明构思不限于此。应当理解，可以对电子电路2000进行各种改变或修改，使得电子电路2000应用于不同类型的通信技术和不同类型的电子系统。
根据本发明构思的示例性实施例，由于串扰噪声或符号间干扰引起的信号失真可以减小。例如，本发明构思的示例性实施例提供了一种用于在数据传输期间补偿在通信信道中发生的噪声的电子电路。在本发明构思的示例性实施例中，电子电路可以选择性地补偿串扰噪声和符号间干扰。在本发明构思的示例性实施例中，由于共享补偿器电路来提供对串扰噪声的补偿和对符号间干扰的补偿，所以电路面积可以减小。
尽管已经参考本发明的示例性实施例描述了本发明构思，但是对于本领域普通技术人员来说显而易见的是，可以在不脱离如在所附权利要求中说明的本发明构思的精神和范围的情况下，对其进行各种改变和修改。

Claims (20)

1.一种电子电路，包括：
第一驱动器，用于通过驱动并行接收到的信号之中的第一信号来输出第一经驱动信号；
第一选择器电路，用于选择所述信号之中的所述第一信号和第二信号中的一个信号；以及
第一补偿器电路，用于响应于由所述第一选择器电路选择的所述一个信号，生成用于补偿所述第一经驱动信号的第一补偿信号，
其中，当所述第一选择器电路选择所述第一信号时，所述第一补偿器电路生成所述第一补偿信号，以补偿所述第一经驱动信号的符号间干扰，并且
其中，当所述第一选择器电路选择所述第二信号时，所述第一补偿器电路生成所述第一补偿信号，以补偿从驱动所述第二信号而得到的第二经驱动信号引起的所述第一经驱动信号的串扰噪声。
2.根据权利要求1所述的电子电路，其中，所述第一经驱动信号和所述第二经驱动信号被传送到相邻的并行信道。
3.根据权利要求1所述的电子电路，还包括：
第二驱动器，用于通过驱动所述第二信号来输出所述第二经驱动信号；
第二选择器电路，用于选择所述第一信号和所述第二信号中的一个信号；以及
第二补偿器电路，用于基于由所述第二选择器电路选择的所述第一信号或所述第二信号来生成用于补偿所述第二经驱动信号的第二补偿信号。
4.根据权利要求3所述的电子电路，其中，当所述第二选择器电路选择所述第二信号时，所述第二补偿器电路生成所述第二补偿信号，以补偿所述第二经驱动信号的符号间干扰，并且
其中，当所述第二选择器电路选择所述第一信号时，所述第二补偿器电路生成所述第二补偿信号，以补偿由所述第一经驱动信号引起的所述第二经驱动信号的串扰噪声。
5.根据权利要求3所述的电子电路，其中，所述第二选择器电路独立于所述第一选择器电路来选择所述第一信号或所述第二信号，而不管所述第一选择器电路选择所述第一信号还是所述第二信号。
6.根据权利要求1所述的电子电路，还包括：
第三选择器电路，用于选择所述信号之中的所述第一信号和第三信号中的一个信号；以及
第三补偿器电路，用于基于由所述第三选择器电路选择的所述一个信号来生成用于补偿所述第一经驱动信号的第三补偿信号。
7.根据权利要求6所述的电子电路，其中，当所述第三选择器电路选择所述第一信号时，所述第三补偿器电路生成所述第三补偿信号，以补偿所述第一经驱动信号的符号间干扰，并且
其中，当所述第三选择器电路选择所述第三信号时，所述第三补偿器电路生成所述第三补偿信号，以补偿从驱动所述第三信号而得到的第三经驱动信号引起的所述第一经驱动信号的串扰噪声。
8.根据权利要求6所述的电子电路，其中，所述第三选择器电路独立于所述第一选择器电路来选择所述第一信号或所述第三信号，而不管所述第一选择器电路选择所述第一信号还是所述第二信号。
9.根据权利要求1所述的电子电路，其中，所述第一选择器电路响应于控制信号来选择所述第一信号和所述第二信号，并且
其中，所述控制信号基于所述第一经驱动信号的符号间干扰的影响或所述第一经驱动信号的串扰噪声的影响。
10.一种用于传输输出信号的电子电路，包括：
驱动器，用于驱动第一信号并输出第一经驱动信号；以及
补偿器电路，用于：接收从所述第一信号和与所述第一信号并行接收到的第二信号中选择的一个；并响应于所述第一信号，输出第一补偿信号以补偿所述第一经驱动信号的符号间干扰，或响应于所述第二信号，输出第二补偿信号以补偿所述第一经驱动信号的串扰噪声。
11.根据权利要求10所述的电子电路，其中，所述串扰噪声是从驱动所述第二信号而得到的第二经驱动信号引起的，
其中，所述第一补偿信号具有用于补偿由于所述符号间干扰而引起的所述第一经驱动信号的波形失真的波形，并且
其中，所述第二补偿信号具有用于补偿由于所述串扰噪声而引起的所述第一经驱动信号的波形失真的波形。
12.根据权利要求10所述的电子电路，其中，所述补偿器电路包括：
微分电路，用于处理所述第一信号或所述第二信号，使得所述第一补偿信号或所述第二补偿信号具有通过对所述第一信号或所述第二信号的波形进行微分而获得的波形，
其中，所述微分器电路被配置为处理所述第一信号和所述第二信号。
13.根据权利要求10所述的电子电路，其中，所述第一补偿信号包括第一脉冲，所述第一脉冲对应于通过对所述第一信号的波形进行微分而获得的波形，并且
其中，所述第一脉冲补偿所述第一经驱动信号的波形的方向与由于所述符号间干扰而引起的所述第一经驱动信号的波形失真的方向相反。
14.根据权利要求10所述的电子电路，其中，所述第二补偿信号包括第二脉冲，所述第二脉冲对应于通过对所述第二信号的波形进行微分而获得的波形，并且
其中，所述第二脉冲补偿所述第一经驱动信号的波形的方向与由于所述串扰噪声而引起的所述第一经驱动信号的波形失真的方向相反。
15.根据权利要求10所述的电子电路，其中，所述第一补偿信号包括第一脉冲，所述第一脉冲对应于通过对所述第一信号的波形进行微分而获得的波形，
所述第二补偿信号包括第二脉冲，所述第二脉冲对应于通过对所述第二信号的波形进行微分而获得的波形，并且
其中，所述第一脉冲补偿所述第一经驱动信号的波形的方向与所述第二脉冲补偿所述第一经驱动信号的波形的方向相同。
16.根据权利要求10所述的电子电路，其中，当所述符号间干扰的影响大于所述串扰噪声的影响时，所述补偿器电路接收所述第一信号，以及当所述第一经驱动信号的串扰噪声的影响大于所述符号间干扰的影响时，所述补偿器电路接收所述第二信号。
17.根据权利要求10所述的电子电路，其中，所述电子电路参考基于所述第一补偿信号或所述第二补偿信号所补偿的所述第一经驱动信号来输出所述输出信号，并且
其中，所述驱动器和所述补偿器电路并联连接在用于接收所述第一信号的端子与用于输出所述输出信号的端子之间。
18.一种电子电路，包括：
驱动器，用于驱动并行接收到的信号之中的第一信号；
选择器电路，用于选择所述信号之中的所述第一信号和第二信号中的一个信号；以及
补偿器电路，用于响应于由所述选择器电路选择的所述第一信号来补偿在所述第一经驱动信号中发生的第一噪声，或者用于响应于由所述选择器电路选择的所述第二信号来补偿关于所述第二信号而引起的所述第一经驱动信号的第二噪声。
19.根据权利要求18所述的电子电路，其中，当所述第一经驱动信号的所述第一噪声或所述第二噪声的影响改变时，所述补偿器电路对所述第一噪声或所述第二噪声进行补偿的程度改变。
20.根据权利要求18所述的电子电路，其中，所述第一信号和所述第二信号与要以图形双倍数据速率GDDR技术传输到存储器设备的DQ信号相关联。
CN201911218582.XA 2019-01-28 2019-12-02 能够选择性地补偿串扰噪声和符号间干扰的电子电路 Active CN111490953B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0010550 2019-01-28
KR1020190010550A KR102549607B1 (ko) 2019-01-28 2019-01-28 크로스토크 노이즈 및 심볼 간 간섭을 선택적으로 보상할 수 있는 전자 회로

Publications (2)

Publication Number Publication Date
CN111490953A true CN111490953A (zh) 2020-08-04
CN111490953B CN111490953B (zh) 2023-11-10

Family

ID=71524128

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911218582.XA Active CN111490953B (zh) 2019-01-28 2019-12-02 能够选择性地补偿串扰噪声和符号间干扰的电子电路

Country Status (5)

Country Link
US (1) US10937488B2 (zh)
KR (1) KR102549607B1 (zh)
CN (1) CN111490953B (zh)
DE (1) DE102019124195A1 (zh)
TW (1) TWI809197B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI748899B (zh) * 2021-03-23 2021-12-01 瑞昱半導體股份有限公司 用來量測待測裝置的雜訊的方法以及量測設備

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1499753A (zh) * 2002-11-08 2004-05-26 ��ʿͨ��ʽ���� Ofdm传输系统中的接收装置
CN101110581A (zh) * 2006-07-19 2008-01-23 三星电子株式会社 减少码元间干扰和补偿信号增益损失的接收机及其方法
US20100309963A1 (en) * 1998-11-09 2010-12-09 Agazzi Oscar E Multi-pair gigabit ethernet transceiver having adaptive disabling of circuit elements
WO2017059784A1 (en) * 2015-10-06 2017-04-13 Huawei Technologies Co., Ltd. Apparatus and Method for Unified Mitigation of Correlative Additive and Multiplicative Noise
CN108574652A (zh) * 2017-03-13 2018-09-25 特克特朗尼克公司 用于受限符号间干扰的均衡器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6430243B1 (en) * 1998-05-18 2002-08-06 Sarnoff Corporation Symbol sign directed phase detector
US7724761B1 (en) * 2000-03-07 2010-05-25 Juniper Networks, Inc. Systems and methods for reducing reflections and frequency dependent dispersions in redundant links
WO2002039629A2 (en) 2000-10-31 2002-05-16 Igor Anatolievich Abrosimov Channel time calibration means
US7260155B2 (en) 2001-08-17 2007-08-21 Synopsys, Inc. Method and apparatus for encoding and decoding digital communications data
US7447971B2 (en) * 2004-05-14 2008-11-04 Hewlett-Packard Development Company, L.P. Data recovery systems and methods
EP1856869B1 (en) * 2005-01-20 2017-09-13 Rambus Inc. High-speed signaling systems with adaptable pre-emphasis and equalization
KR100805007B1 (ko) * 2006-03-22 2008-02-20 주식회사 하이닉스반도체 데이터 출력 속도를 증가시키는 파이프 래치 회로와 이를포함하는 반도체 메모리 장치, 및 그 데이터 출력 동작방법
US8027409B2 (en) 2007-12-21 2011-09-27 Agere Systems Inc. Noise prediction-based signal detection and cross-talk mitigation
KR20120000192A (ko) 2010-06-25 2012-01-02 포항공과대학교 산학협력단 누화잡음의 영향을 보상하여 병렬데이터를 전송하는 송신 시스템
US8891383B2 (en) * 2010-06-29 2014-11-18 Aquantia Corp. High-speed ethernet transceiver calibration with echo canceller reuse
US9069688B2 (en) * 2011-04-15 2015-06-30 Sandisk Technologies Inc. Dynamic optimization of back-end memory system interface
US8504334B2 (en) 2010-07-16 2013-08-06 Micron Technology, Inc. Simulating the transmission and simultaneous switching output noise of signals in a computer system
EP2466757A1 (en) * 2010-12-17 2012-06-20 Alcatel Lucent Crosstalk cancellation device and method with improved vectoring stabilisation
KR20140028952A (ko) 2012-08-31 2014-03-10 에스케이하이닉스 주식회사 신호 전달 회로
US9942125B1 (en) * 2012-09-24 2018-04-10 Aquantia Corp. High-speed ethernet diagnostic apparatus and method for cross-pair faults
KR102032854B1 (ko) 2012-12-20 2019-10-16 에스케이하이닉스 주식회사 신호 전달 회로
AU2016405656A1 (en) 2016-05-03 2018-08-30 Visa International Service Association Platform for appliance based resource catalog

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100309963A1 (en) * 1998-11-09 2010-12-09 Agazzi Oscar E Multi-pair gigabit ethernet transceiver having adaptive disabling of circuit elements
CN1499753A (zh) * 2002-11-08 2004-05-26 ��ʿͨ��ʽ���� Ofdm传输系统中的接收装置
CN101110581A (zh) * 2006-07-19 2008-01-23 三星电子株式会社 减少码元间干扰和补偿信号增益损失的接收机及其方法
WO2017059784A1 (en) * 2015-10-06 2017-04-13 Huawei Technologies Co., Ltd. Apparatus and Method for Unified Mitigation of Correlative Additive and Multiplicative Noise
CN108574652A (zh) * 2017-03-13 2018-09-25 特克特朗尼克公司 用于受限符号间干扰的均衡器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王怀亮: ""基于统计方法的高速链路误码率分析"", 《中国优秀硕士学位论文全文数据库（电子期刊）信息科技辑》 *

Also Published As

Publication number Publication date
KR102549607B1 (ko) 2023-06-29
US20200243129A1 (en) 2020-07-30
DE102019124195A1 (de) 2020-07-30
KR20200093277A (ko) 2020-08-05
CN111490953B (zh) 2023-11-10
US10937488B2 (en) 2021-03-02
TW202114354A (zh) 2021-04-01
TWI809197B (zh) 2023-07-21

Similar Documents

Publication Publication Date Title
US10855413B2 (en) Method and apparatus for evaluating and optimizing a signaling system
EP2253964B1 (en) Method and apparatus for evaluating and optimizing a signaling system
US20070041454A1 (en) Device having communication function, method for automatically adjusting transmitter, system and program
KR102430572B1 (ko) 트레이닝 동작에서 조절되는 계수에 기초하여 동작하는 이퀄라이저를 포함하는 전자 장치
EP2638673B1 (en) Adjustable finite impulse response transmitter
US11223468B1 (en) Receiver circuit performing adaptive equalization and system including the same
EP4175239A1 (en) Continuous time linear equalizer and device including the same
CN111490953B (zh) 能够选择性地补偿串扰噪声和符号间干扰的电子电路
KR20060034204A (ko) 데이터 전송 장치 및 데이터 전송 방법
CN116974971A (zh) 双向收发serdes电路和电子设备
EP3381138B1 (en) On-chip test interface for voltage-mode mach-zehnder modulator driver
KR102458308B1 (ko) 완화된 임피던스 매칭을 제공하는 송신 장치 및 수신 장치
US20170180162A1 (en) Adaptive equalizer
CN100421436C (zh) 输入-输出驱动器电路的串扰均衡
CN109691046B (zh) 发送装置和系统
US20230376058A1 (en) Semiconductor device and semiconductor system
KR20240130587A (ko) 수동 등화기, 수신기, 및 등화 방법
Equalization LVDS Repeaters and Crosspoints Extend the Reach of FPD-Link II Interfaces
JPH0613937A (ja) インタフェースケーブルの伝送特性補償回路
JP2011114789A (ja) 送信装置および送受信システム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant